DE10019813C2 - Avalanchefestes Halbleiterbauelement - Google Patents

Avalanchefestes Halbleiterbauelement

Info

Publication number
DE10019813C2
DE10019813C2 DE10019813A DE10019813A DE10019813C2 DE 10019813 C2 DE10019813 C2 DE 10019813C2 DE 10019813 A DE10019813 A DE 10019813A DE 10019813 A DE10019813 A DE 10019813A DE 10019813 C2 DE10019813 C2 DE 10019813C2
Authority
DE
Germany
Prior art keywords
semiconductor
avalanche
region
zone
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10019813A
Other languages
English (en)
Other versions
DE10019813A1 (de
Inventor
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10019813A priority Critical patent/DE10019813C2/de
Publication of DE10019813A1 publication Critical patent/DE10019813A1/de
Application granted granted Critical
Publication of DE10019813C2 publication Critical patent/DE10019813C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein avalanchefestes Halbleiterbauele­ ment mit einem Halbleiterkörper des einen Leitungstyps, in den angrenzend an eine Oberfläche des Halbleiterkörpers eine Halbleiterzone des anderen, zum einen Leitungstyp entgegenge­ setzten Leitungstyps eingebracht ist, und mit einer auf der einen Oberfläche vorgesehenen Isolierschicht mit einem Kon­ taktloch zu der Halbleiterzone, die sich unter der Isolier­ schicht über den Rand des Kontaktloches hinaus bis zu wenig­ stens einer Feldplatte erstreckt, die zur Bildung eines Randabschlusses des Halbleiterbauelements in die Isolier­ schicht eingebettet ist.
Halbleiterbauelemente mit Randabschlüssen dieser Art sind in EP 0 341 453 B1 oder der WO 96/29744 beschrieben. Das aus der WO 96/29744 bekannte Halbleiterbauelement hat unterhalb der Halbleiterzone im Abstand von dieser im Bereich unterhalb des Kontaktloches für diese Halbleiterzone ein stärker als der Halbleiterkörper dotiertes Halbleitergebiet. Dieses Halblei­ tergebiet hat dabei den gleichen Leitungstyp wie der Halblei­ terkörper und damit den zur Halbleiterzone entgegengesetzten Leitungstyp.
Bei Leistungshalbleiterbauelementen, wie insbesondere Hoch­ volt-Dioden, treten, sofern nicht spezielle Gegenmaßnahmen ergriffen werden, elektrische Durchbrüche lokal in den um den Zellbereich gelegenen Randbereichen dieser Halbleiterbauele­ mente auf. Solche Gegenmaßnahmen bestehen insbesondere in Feldplatten und/oder geeigneten Dotierungen im Randbereich. Diese Dotierungen um den Zellbereich des Halbleiterbauele­ ments können ringförmig eingebrachte Dotierungen des zum Leitungstyp des Grundmaterials entgegengesetzten Leitungstyps sein, die gegebenenfalls auch in elektrischer Verbindung mit Feldplatten stehen.
Durch derartige Maßnahmen läßt sich die Sperrfähigkeit des den homogenen Zellbereich umgebenden Randbereiches, des soge­ nannten Randabschlusses, auf nahezu das gleiche Niveau brin­ gen, wie dieses für den homogenen Zellbereich vorliegt.
Tritt nun bei einem Leistungshalbleiterbauelement, beispiels­ weise einer Hochvolt-Diode, bei der die Sperrfähigkeit des Randabschlusses nahezu auf das gleiche Niveau wie diejenige des homogenen Zellbereiches gebracht ist, eine z. B. dynami­ sche Überspannung auf, so wird durch die durch diese Über­ spannung bewirkte Lawinenmultiplikation ein Stromfluß am Rand des Zellbereiches aufrechterhalten. Da diese Lawinenmultipli­ kation lokal auf praktisch eine Linie begrenzt ist, kann der Chip des Halbleiterbauelementes durch die auftretenden hohen Stromdichten ohne weiteres zerstört werden.
Aus diesem Grund wird bisher der Randabschluß so optimiert, daß dessen Durchbruchspannung möglichst nahe an der Durch­ bruchspannung des Zellbereiches liegt. Kommt es unter diesen Umständen in dem Halbleiterbauelement zu einer Lawinenmulti­ plikation im Randabschluß, so erhitzt sich der Chip des Halb­ leiterbauelements, und der Durchbruch wandert in den Zellbe­ reich bzw. das sogenannte aktive Gebiet.
Auch bei einem Halbleiterbauelement mit einem derartigen Randabschluß ist aber der noch zulässige Avalanche-Strom wäh­ rend des lokalen Beginnes des Durchbruches begrenzt.
Fig. 2 zeigt eine herkömmliche Hochvolt-Diode mit einem n-- leitenden Siliziumkörper 1, in dessen Oberflächenbereich eine wannenförmige p-leitende Siliziumzone 2 vorgesehen ist. Diese p-leitende Siliziumzone 2 ist in einem durch eine Isolier­ schicht 4 aus Siliziumdioxid gebildeten Kontaktloch 3 durch eine Aluminium-Metallisierung kontaktiert, die als Leiterbahn auch über die Isolierschicht 4 geführt ist. In der Isolier­ schicht 4 befindet sich noch eine Feldplatte 6 aus beispiels­ weise polykristallinem Silizium.
Die Siliziumzone 2 und der darunterliegende Teil des Halblei­ terkörpers 1 bilden den aktiven Zellbereich, während unter­ halb der Feldplatte 6 der Randabschluß der Hochvolt-Diode liegt.
Bei einer tatsächlichen Hochvolt-Diode können mehrere solche Feldplatten 6 im Randabschluß vorhanden und gegebenenfalls noch durch ringförmige, p-leitende Zonen ergänzt sein, die im Halbleiterkörper im Bereich des Randabschlusses die Silizium­ zone 2 im Abstand umgeben.
Auf strichlierten Achsen x im Zellbereich und x' im Über­ gangsbereich zum Randabschluß ist in Strichpunktlinien je­ weils der Verlauf der elektrischen Feldstärke |E| aufgetra­ gen. Dieser Feldverlauf sollte im Zellbereich und im Randab­ schluß so verlaufen, daß ein Avalanche-Durchbruch möglichst nahe an dem Zellbereich auftritt.
Es ist Aufgabe der vorliegenden Erfindung, ein avalanchefe­ stes Halbleiterbauelement anzugeben, das relativ einfach her­ stellbar ist und sich durch Robustheit bei einem Avalanche- Durchbruch auszeichnet.
Diese Aufgabe wird bei einem avalanchefesten Halbleiterbau­ element der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß unterhalb der Halbleiterzone angrenzend an die Halbleiterzone im Bereich unterhalb des Kontaktloches ein stärker als der Halbleiterkörper dotiertes Halbleitergebiet des einen Leitungstyps vorgesehen ist.
Mit diesem Halbleitergebiet des einen Leitungstyps, also bei­ spielsweise einem n-leitenden Siliziumgebiet unterhalb einer p-leitenden Siliziumzone im Bereich unterhalb eines Kontakt­ loches für eine Aluminium-Kontaktierung wird ein vom bisheri­ gen Stand der Technik vollkommen abweichender Weg beschrit­ ten: anstelle weiterer Maßnahmen zur Optimierung des Randab­ schlusses, um dessen Sperrfähigkeit möglichst genau an dieje­ nige des homogenen Zellbereiches anzugleichen, wird bei der Erfindung durch das Halbleitergebiet des einen Leitungstyps im gesamten Zellbereich die Durchbruchspannung gezielt um et­ wa einige 10 V reduziert. Eine derartige Reduktion der Durchbruchspannung im homogenen Zellbereich um nur wenige 10 V läßt sich bei Halbleiterbauelementen mit mehreren 100 V Sperrfähigkeit ohne weiteres kompensieren. Durch diese Reduk­ tion der Durchbruchspannung im Zellbereich sind aber die An­ forderungen an den Randabschluß erheblich vermindert, so daß Randabschluß und Zellbereich in ihrer Sperrfähigkeit ohne weiteres aneinander anzugleichen sind. Dies bedeutet, daß sich das erfindungsgemäße Halbleiterbauelement durch eine große Robustheit bei einem Avalanche-Durchbruch auszeichnet und dabei relativ einfach herstellbar ist.
Das bei dem erfindungsgemäßen avalanchefesten Halbleiterbau­ element vorgesehene Halbleitergebiet des einen Leitungstyps, also beispielsweise eine zusätzliche n-Dotierung, unter der eine p-leitende Wanne bildenden Halbleiterzone des anderen Leitungstyps, läßt sich in bevorzugter Weise durch Implanta­ tion und nachfolgende Ausdiffusion herstellen. Diese Implan­ tation wird zweckmäßigerweise vorgenommen, wenn das Kontakt­ loch zu der Halbleiterzone geöffnet ist. In diesem Fall sind nämlich die Kanten des Kontaktloches weiter von dem Randab­ schluß entfernt.
Für die Dotierung des Halbleitergebietes des einen Leitungs­ typs sollte eine schnell diffundierende Substanz gewählt wer­ den, da das nach der Ionenimplantation dieser Substanz für eine Ausdiffusion verwendbare Temperaturbudget im Prozeß stark eingeschränkt ist. Für eine n-leitende Dotierung des Halbleitergebietes eignen sich in besonders vorteilhafter Weise Selen und Schwefel.
Bei dem erfindungsgemäßen avalanchefesten Halbleiterbauele­ ment handelt es sich in bevorzugter Weise um eine Diode, wie insbesondere eine Hochvolt-Diode. Es kann aber auch bei­ spielsweise eine MOS-Transistorzelle usw. sein.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine schematische Schnittdarstellung durch eine Hochvolt-Diode als einem Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes und
Fig. 2 eine schematische Schnittdarstellung durch eine bestehende Hochvolt-Diode.
Die Fig. 2 ist bereits eingangs erläutert worden. In den Fig. 1 und 2 werden für einander entsprechende Bauteile die glei­ chen Bezugszeichen verwendet.
Bei dem erfindungsgemäßen avalanchefesten Halbleiterbauele­ ment liegt, wie aus der Fig. 1 zu ersehen ist, unterhalb der p-leitenden Siliziumzone 2 im Bereich unterhalb des Kontakt­ loches 3 für die Aluminium-Metallisierung 5 ein n-leitendes Siliziumgebiet 7, das höher dotiert ist als der n--leitende Siliziumkörper 1. Dieses Siliziumgebiet 7 wird in bevorzugter Weise durch Ionenimplantation oder durch Ionenimplantation und nachfolgende Ausdiffusion hergestellt, wobei die Implan­ tation vorgenommen wird, wenn das Kontaktloch 3 geöffnet wird. Mit anderen Worten, das Kontaktloch 3 dient hierbei als Implantationsmaske.
Als Dotierstoffe für das n-leitende Siliziumgebiet 7 sind in vorteilhafter Weise Selen und Schwefel geeignet, da diese ei­ ne rasche Ausdiffusion bei einer nachfolgenden Temperaturbe­ handlung mit eingeschränktem Temperaturbudget erlauben.
Die Implantation für das Siliziumgebiet 7 kann nach Herstel­ lung der Siliziumzone 2 vorgenommen werden.
Durch Einbringen des Siliziumgebietes 7 in den Siliziumkörper 1 unterhalb der wannenförmigen Siliziumzone 2 wird der Ver­ lauf des elektrischen Feldes |E| in dem Siliziumgebiet 7 so beeinflußt, daß das Feld |E| relativ rasch abnimmt, wie dies durch eine Strichpunktlinie oberhalb der Achse X aufgetragen ist. Damit ist es in optimaler Weise möglich, ohne aufwendi­ gen Randabschluß beispielsweise mit nur einer Feldplatte 6 so für eine Reduktion der Durchbruchspannung im Zellbereich zu sorgen, daß diese Durchbruchspannung an die Durchbruchspan­ nung im Randabschluß angepaßt ist und anstelle der Linie ei­ nes möglichen Avalanche-Durchbruches am Rand ein vollstän­ diger, homogener Avalanche-Durchbruch im Zellbereich tritt.
Die Herstellung des Siliziumgebietes 7 erfordert keine zu­ sätzliche Photoebene, da in vorteilhafter Weise als Implanta­ tionsmaske das Kontaktloch 3 ausgenutzt werden kann. Anstelle der angegebenen Materialien, nämlich Silizium für den Halb­ leiterkörper 1, die Halbleiterzone 2 und das Halbleitergebiet 7, Aluminium für die Metallisierung 5 und polykristallines Silizium für die Feldplatte 6 können auch andere geeignete Materialien herangezogen werden, wie beispielsweise Silizium­ carbid (SiC) für den Halbleiterkörper 1, die Halbleiterzone 2 und das Halbleitergebiet 7 oder andere Leiterbahn-Materialien für die Metallisierung 5 oder geeignete Metalle für die Feld­ platte 6. Auch können die angegebenen Leitungstypen jeweils umgekehrt werden, so daß der Halbleiterkörper 1 p--dotiert ist, während die Halbleiterzone 2 eine n-Dotierung aufweist und das Halbleitergebiet 7 p-dotiert ist.
Wesentlich an der Erfindung ist, daß durch Einfügung des Halbleitergebietes 7, das den gleichen Leitungstyp wie der Halbleiterkörper 1 hat, jedoch stärker als dieser dotiert ist und unterhalb des Bereiches des Kontaktloches 3 sowie unter­ halb einer den pn-Übergang zum Halbleiterkörper 1 bildenden Halbleiterzone liegt, im Zellbereich eine Reduktion der elek­ trischen Feldstärke bewirkt wird, so daß diese rascher von der kritischen Feldstärke Ekrit am pn-Übergang zwischen der Halbleiterzone und dem Halbleiterkörper abnimmt. Dadurch wird der Ort eines möglichen Durchbruches vom Randabschluß in den Zellbereich oder das aktive Gebiet verlagert.
Neben Bauelementen mit einem Randabschluß nach dem oben er­ läuterten Feldplattenrand läßt sich die Erfindung auch für andere Randkonzepte verwenden, die z. B. Feldringe ohne Feld­ platten, semiisolierende Abdeckungen oder eine Variation der lateralen Dotierung im Randbereich benutzen, wie sie in C. Mingues and G. Charitat: "Efficiency of Junction Termination Techniques vs. Oxide Trapped Charges", 1997 IEEE Internatio­ nal Symposium on Power Semiconductor Devices and ICs, Weimar, Seiten 137 bis 140 beschrieben sind.
Im Unterschied zum oben angegebenen Prinzip muß hier der Do­ tierstoff für das Gebiet 7 gegebenenfalls über eine zusätzli­ che Maske innerhalb des aktiven Gebiets und in entsprechendem Abstand zum Randabschluß eingebracht und dann bei Bedarf in der beschriebenen Weise ausdiffundiert werden.

Claims (4)

1. Avalanchefestes Halbleiterbauelement mit einem Halblei­ terkörper (1) des einen Leitungstyps, in den angrenzend an eine Oberfläche des Halbleiterkörpers (1) eine Halb­ leiterzone (2) des anderen, zum einen Leitungstyp entge­ gengesetzten Leitungstyps eingebracht ist, und mit einer auf der einen Oberfläche vorgesehenen Isolierschicht (4) mit ei­ nem Kontaktloch (3) zu der Halbleiterzone (2), die sich un­ ter der Isolierschicht (4) über den Rand des Kontaktloches (3) hinaus bis zu wenigstens einer Feldplatte (6) erstreckt, die zur Bildung eines Randabschlusses des Halbleiterbauele­ mentes in die Isolierschicht (4) eingebettet ist, dadurch gekennzeichnet, daß unterhalb der Halbleiterzone (2) angrenzend an die Halb­ leiterzone (2) im Bereich unterhalb des Kontaktloches (3) ein stärker als der Halbleiterkörper (1) dotiertes Halblei­ tergebiet (7) des einen Leitungstyps vorgesehen ist.
2. Avalanchefestes Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitergebiet (7) durch Ionenimplantation oder durch Ionenimplantation und anschließende Ausdiffusion gebil­ det ist.
3. Avalanchefestes Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitergebiet (7) mit Selen und/oder Schwefel do­ tiert ist.
4. Avalanchefestes Halbleiterbauelement nach einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß das Halbleitergebiet (7) durch eine zusätzliche Maske in den Halb­ leiterkörper (1) eingebracht ist.
DE10019813A 2000-04-20 2000-04-20 Avalanchefestes Halbleiterbauelement Expired - Fee Related DE10019813C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10019813A DE10019813C2 (de) 2000-04-20 2000-04-20 Avalanchefestes Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10019813A DE10019813C2 (de) 2000-04-20 2000-04-20 Avalanchefestes Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10019813A1 DE10019813A1 (de) 2001-12-13
DE10019813C2 true DE10019813C2 (de) 2002-10-31

Family

ID=7639599

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10019813A Expired - Fee Related DE10019813C2 (de) 2000-04-20 2000-04-20 Avalanchefestes Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE10019813C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10360574B4 (de) 2003-12-22 2008-11-27 Infineon Technologies Ag Leistungshalbleiterbauelement mit sanftem Abschaltverhalten

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0341435A2 (de) * 1988-05-09 1989-11-15 Ovonic Synthetic Materials Company, Inc. Verfahren zur Herstellung von ferromagnetischen Legierungsfestkörperteilchen durch rasches Abschrecken
WO1996029744A1 (fr) * 1995-03-17 1996-09-26 Hitachi, Ltd. Semi-conducteur plan, son procede de fabrication et convertisseur de puissance

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0341435A2 (de) * 1988-05-09 1989-11-15 Ovonic Synthetic Materials Company, Inc. Verfahren zur Herstellung von ferromagnetischen Legierungsfestkörperteilchen durch rasches Abschrecken
WO1996029744A1 (fr) * 1995-03-17 1996-09-26 Hitachi, Ltd. Semi-conducteur plan, son procede de fabrication et convertisseur de puissance

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
in: 1997 International Symposium on Power Semicon-ductor Devices and ICs, S. 137-140 *
MINGUES, C., CHARITAT, G.: Efficiency of Junction Termination Techniques us Oxide Trapped Charges *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
DE10019813A1 (de) 2001-12-13

Similar Documents

Publication Publication Date Title
DE112015004515B4 (de) Halbleitervorrichtungen
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19828191C1 (de) Lateral-Hochspannungstransistor
DE112009005069B4 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE112016006380B4 (de) Halbleiterbauelement
DE102013224134A1 (de) Halbleiterbauelement
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE10101081B4 (de) Schottky-Diode
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017127848A1 (de) Siliziumcarbid-Halbleiterbauelement mit Randabschlussstruktur
DE19830332A1 (de) Vertikales Halbleiterbauelement mit reduziertem elektrischem Oberflächenfeld
DE102014117767A1 (de) Halbleitervorrichtung mit rekombinationsbereich
EP1131852B1 (de) Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE2904424A1 (de) Thyristor mit steuerung durch feldeffekttransistor
DE2406807B2 (de) Integrierte Halbleiterschaltung
DE10100802C1 (de) Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE10019813C2 (de) Avalanchefestes Halbleiterbauelement
DE2915885C2 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE102004057792B4 (de) Halbleiterbauteil
DE102015224035B4 (de) Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee