DE10011642C2 - Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils - Google Patents

Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils

Info

Publication number
DE10011642C2
DE10011642C2 DE10011642A DE10011642A DE10011642C2 DE 10011642 C2 DE10011642 C2 DE 10011642C2 DE 10011642 A DE10011642 A DE 10011642A DE 10011642 A DE10011642 A DE 10011642A DE 10011642 C2 DE10011642 C2 DE 10011642C2
Authority
DE
Germany
Prior art keywords
oxide layer
layer
hdp
trenches
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10011642A
Other languages
English (en)
Other versions
DE10011642A1 (de
Inventor
Seung-Jae Lee
Soo-Geun Lee
Hoon Lim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10011642A1 publication Critical patent/DE10011642A1/de
Application granted granted Critical
Publication of DE10011642C2 publication Critical patent/DE10011642C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

Ein Verfahren zur Herstellung der STI (Flachgrabenisolation) eines Halbleiterbauteils umfaßt die Schritte: Bilden einer aktiven Maskenschicht auf dem Halbleitersubstrat, Ätzen der aktiven Maskenschicht und des Halbleitersubstrats, um mehrere Gräben herzustellen, Abscheiden einer Oxidschicht mittels HDP-CVD (hochdichte plasma-chemische Dampfabscheidung) über der aktiven Maskenschicht, um die Gräben bis zu einer Dicke zu füllen, die größer als die Tiefe der Gräben und kleiner als die Summe der Tiefe und der Dicke der aktiven Maskenschicht ist, Abscheiden einer Deckoxidschicht über der HDP-CVD-Oxidschicht mittels einer Plasmaquelle aus TEOS (Tetraethylorthosilikat) und Polieren der Deckoxidschicht und der HDP-CVD-Oxidschicht, um die aktive Maskenschicht freizulegen.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft Verfahren zur Herstellung einer Flachgrabenisolation eines Halbleiterbauteils zur Verringerung des Leckstroms der Transistoren und zur Er­ reichung einer gewünschten Lückenauffüllung in der Halbleiterherstellung.
2. Beschreibung des Standes der Technik
Bei der Ausbildung einer Halbleiterschaltung auf einem Halbleitersubstrat sind elektri­ sche Isolierstrukturen erforderlich, um einzelne Bauteile wie Transistoren, Dioden, Wi­ derstände etc. elektrisch zu isolieren. Das Verfahren zur Ausbildung der Isolations­ strukturen wird dabei zu Beginn der Herstellung aller Halbleiterbauteile durchgeführt, wodurch entscheidend die Größen der aktiven Gebiete und die Prozeßgrenze des sich anschließenden Prozesses beeinflußt werden.
Eines von mehreren verschiedenen Verfahren zum Erhalten der Isolationsstrukturen ist das Verfahren zum Anwenden der LOCOS (LOKale Oxidation von Silizium), die im all­ gemeinen verwendet wird zum Erhalten der Bauteilgeometrie in der Größenordnung unter einem halben Mikrometer, wobei dieses Verfahren die Schritte umfaßt: aufeinan­ derfolgendes Abscheiden einer Kontaktoxidschicht und einer Nitridschicht auf einem Siliziumsubstrat, Strukturieren der Nitridschicht und selektives Oxidieren des Silizium­ substrats, um die Feldoxidschichten zu bilden. Eine derartige LOCOS-Isolation weist inhärent den großen, als "Vogelschnabeleffekt" bezeichneten Nachteil auf, wobei das oxidierte Material seitlich an den Rändern des Siliziumnitrids während der Bildung der Isolation diffundiert. Unter den Nitridrändern bildet sich Oxid und hebt die Nitridränder. Diese seitliche Erweiterung des Feldoxids in die aktiven Bauteilgebiete verursacht die Verkürzung der Kanallänge, die als "enger Kanaleffekt" bezeichnet wird, so daß die Schwellwertspannung angehoben wird, um damit die elektrischen Eigenschaften der Transistoren zu verschlechtern. Ferner wird, wenn die Kanallänge unter 0,3 µm verringert wird, der "Durchschlageffekt" erzeugt, wobei die Feldoxidschichten sich in stumpfer Weise an beide Seiten der aktiven Gebiete anschließen, so daß die aktiven Gebiete nicht ausreichend gesichert sind.
Folglich wurde die STI für ein Halbleiterbauelement, das nach den Entwurfsregeln für weniger als 0,25 µm herzustellen ist, als Ersatz für die herkömmliche LOCOS betrach­ tet. Die Erzeugung der STI umfasst die Schritte: Ätzen von Gräben mit einer vorge­ schriebenen Tiefe auf einem Siliziumsubstrat, Abscheiden einer isolierenden Schicht über dem Substrat mit den Gräben und Durchführen eines Zurückätzens oder eines chemisch mechanischen Polierens (CMP) der isolierenden Schicht, um schließlich die mit der isolierenden Schicht gefüllten Gräben zu erhalten. Mit Bezug zu den Fig. 1 bis 3 wird das Herstellen der STI genauer erläutert; eine Kontaktoxidschicht 11, eine Silizium­ nitridschicht 12 und eine Hochtemperaturoxidschicht (nicht gezeigt) werden nacheinan­ der über einem Halbleitersubstrat 10 abgeschieden. Anschließend werden diese teilwei­ se über den Gebieten für die Ausbildung der Gräben auf dem Substrat durch photolitho­ graphisches Ätzen entfernt, um eine Maskenschicht, die aus der Hochtemperaturoxid­ schicht, der Siliziumnitridschicht 12 und der Kontaktoxidschicht 11 besteht, über den aktiven Gebieten zu bilden. Die Maske wird verwendet, um das Substrat 10 zur Bildung der Gräben 14 mit einer vorgeschriebenen Tiefe zu ätzen. Während des Ätzens wird auch die Hochtemperaturoxidschicht entfernt.
Anschließend wird eine Ozon-TEOS USG-Schicht 16 über der Siliziumnitridschicht 12 mit einer Dicke abgelagert, die ausreicht, die Gräben 14 aufzufüllen, wie dies in Fig. 2 gezeigt ist. Um die Oberflächenspannung der Oxidschicht, die die Gräben 14 füllt, und um diese dicht abzudecken, wird eine Deckoxidschicht 20 über der Ozon-TEOS USG- Schicht 16 unter Verwendung plasmaverstärkter chemischer Dampfabscheidung (PE- CVD) abgelagert, wie dies in Fig. 3 gezeigt ist. Nach einem teilweisen Rückätzen der Deckoxidschicht 20 und der Ozon-TEOS USG-Schicht 16 zur Verringerung der Oberflä­ chenniveauunterschiede des Substrats wird zum Entfernen der Deckoxidschicht 20 und der Ozon-TEOS USG-Schicht 16 ein CMP-Schritt durchgeführt, um damit die Siliziumni­ tridschicht 12 freizulegen, wodurch erreicht wird, daß die STI-Gebiete mit der eingeeb­ neten Ozon-TEOS USG-Schicht 16 gefüllt sind. Dieses Verfahren weist allerdings den Nachteil auf, daß das Aspektverhältnis der Gräben vergrößert wird, so daß diese nicht vollständig mit der Ozon-TEOS USG-Schicht gefüllt sind, wobei intern Hohlräume gebildet werden. Zudem ist die Ozon-TEOS USG-Schicht gegenüber dem thermisch ge­ wachsenen Oxid von Nachteil.
Das Dokument US 5494854 beschreibt die Ablagerung einer HDP Silizium-Dioxid- Schicht über Leiterbahnen, um das Seitenverhältnis der Leiterbahnen einzuebnen. Weiterhin wird die Ablagerung und das Polieren einer PETEOS Schicht auf der HDP Silizium-Dioxid-Schicht beschrieben.
Das Dokument US 5728621 zeigt ein Verfahren, bei dem eine Silizium Oxidschicht und eine Silizium-Nitrid auf einem Halbleitersubstrat aufgebracht und mittels üblicher Photo­ lithographie und Ätzens teilweise geätzt werden, um flache Gräben auszubilden. Hier­ über wird eine HDP-Oxidschicht abgeschieden, um die Gräben auszufüllen. Anschlie­ ßend wird eine SOG (spin-on-glass)-Schicht abgeschieden und zusammen mit der HDP-Oxidschicht poliert, um eine eingeebnete, flache Grabenisolierung zu erhalten.
Dokument US 5880007 zeigt ein Verfahren zum Einebnen einer nicht-konform abge­ schiedenen HPD-CVD Schicht.
ÜBERBLICK ÜBER DIE ERFINDUNG
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen der STI eines Halbleiterbauelements zur Reduzierung des Leckstroms von Transistoren bereit­ zustellen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung der STI eines Halbleiterbauteils bereitzustellen, um eine gewünschte Lückenfüllung durch Verringerung des Aspektverhältnisses der Gräben zu erreichen.
Gemäß einem Gesichtspunkt der vorliegenden Erfindung umfaßt ein Verfahren zum Herstellen der STI (Flachgrabenisolation) eines Halbleiterbauteils die Schritte: Ausbilden einer Maskenschicht auf einem Halbleitersubstrat, Ätzen der Maskenschicht und des Halbleitersubstrats, um mehrere Gräben herzustellen, Abscheiden einer Oxidschicht durch HDP-CVD (hochdichte plasma-chemische Dampfabscheidung) über der Masken­ schicht, um die Gräben bis zu einer Dicke aufzufüllen, die größer als die Tiefe der Gräben und geringer als die Summe der Tiefe und der Dicke der Maskenschicht ist, Ab­ scheiden einer Deckoxidschicht über der HDP-CVD-Oxidschicht mittels einer Plas­ maquelle aus TEOS (Tetraethylorthosilikat) und Polieren der Deckoxidschicht und der HDP-CVD-Oxidschicht, um die Maskenschicht freizulegen.
Vorzugsweise umfaßt der Schritt zum Bilden der Maskenschicht weiterhin die Schritte: Bilden einer Kontaktoxidschicht über dem Halbleitersubstrat, Abscheiden einer Silizium­ nitridschicht über der Kontaktoxidschicht und Ablagern einer weiteren Oxidschicht über der Siliziumnitridschicht. Die Deckoxidschicht wird mit einer Dicke von 100-500 nm ab­ geschieden.
Gemäß einem weiteren Gesichtspunkt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung der STI eines Halbleiterbauteils die Schritte: Bilden einer Maskenschicht auf einem Halbleitersubstrat, Ätzen der Maskenschicht und des Halbleitersubstrats zur Herstellung vieler Gräben, um ein erstes weites Maskengebiet zwischen zwei der Grä­ ben und ein zweites enges Maskengebiet zwischen anderen zwei der Gräben zu bilden, Abscheiden einer Oxidschicht durch HDP-CVD über der Maskenschicht, um die Gräben zu füllen, wobei die Dicke der HDP-CVD-Oxidschicht auf dem ersten weiten Maskenge­ biet größer als die Dicke auf dem zweiten engen Maskengebiet ist, Abscheiden einer Deckoxidschicht über der HDP-CVD-Oxidschicht mittels einer Plasmaquelle aus TEOS, teilweises Zurückätzen der Deckoxidschicht und der HDP-CVD-Oxidschicht auf dem ersten weiten Maskengebiet, und Polieren der Deckoxidschicht und der HDP-CVD- Oxidschicht, um die Maskenschicht freizulegen.
Vorzugsweise umfaßt der Schritt des teilweisen Zurückätzens der Deckoxidschicht und der HDP-CVD-Oxidschicht weiterhin einen Photolithographieschritt, um das erste weite Maskengebiet zu öffnen. Die HDP-CVD-Oxidschicht wird über der Maskenschicht abge­ schieden, um die Gräben bis zu einer Dicke aufzufüllen, die größer ist als die Tiefe der Gräben und kleiner als die Summe der Tiefe und die Dicke der Maskenschicht.
Gemäß eines noch weiteren Gesichtspunkts der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung der STI eines Halbleiterbauteils die Schritte: Bilden einer Maskenschicht auf einem Halbleitersubstrat, Ätzen der Maskenschicht und des Halblei­ tersubstrats, um mehrere Gräben herzustellen, Abscheiden einer Oxidschicht durch HDP-CVD über der Maskenschicht, um die Gräben zur Reduzierung des Aspektverhält­ nisses der Gräben teilweise zu füllen, Ablagern einer Ozon-TEOS USG-Schicht über der HDP-CVD-Oxidschicht, um die Gräben zu füllen, Ablagern einer Deckoxidschicht über der Ozon-TEOS USG-Schicht mittels einer Plasmaquelle aus TEOS, und Polieren der Deckoxidschicht, Ozon-TEOS USG-Schicht und HDP-CVD-Oxidschicht, um die Mas­ kenschicht freizulegen.
Somit resultiert die Ablagerung der Deckoxidschicht des PE-TEOS nach dem Auffüllen der Gräben mit der HDP-CVD-Oxidschicht in einer Verbesserung des Leckstromes und Ladungserneuerungs- bzw. Ladungsauffrischungseigenschaften der Transistoren. Fer­ ner wird die Ozon-TEOS USG-Schicht abgeschieden, um die zuvor teilweise mit der HDP-CVD-Oxidschicht zur Verringerung des Aspektverhältnisses teilweise gefüllten Gräben ohne Hohlräume auszufüllen.
Im folgenden wird die vorliegende Erfindung mit Bezug zu den begleitenden Zeichnun­ gen beispielhaft beschrieben.
KURZE BESCHREIBUNG DER BEIGEFÜGTEN ZEICHNUNGEN
Fig. 1 bis 3 zeigen im Querschnitt ein Halbleitersubstrat zur Erläuterung des her­ kömmlichen Verfahrens zur Herstellung der STI;
Fig. 4 bis 9 erläutern in einer Querschnittsansicht eines Halbleitersubstrats ein Verfahren zur Herstellung der STI gemäß einer Ausführungsform der vorliegenden Erfindung;
Fig. 10 erläutert graphisch die Leckstromeigenschaften von Transistoren im inaktiven Zustand, die sich gemäß den die Deckoxidschicht bildenden Materialien unterscheiden; und
Fig. 11 bis 13 erläutern in einer Querschnittsansicht eines Halbleitersubstrats ein Verfahren zum Herstellen der STI gemäß einer weiteren Ausführungs­ form der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
In Fig. 4 wird zur Ausbildung einer Maskenschicht ein Halbleitersubstrat 100 zunächst einem thermischen Oxidationsprozeß unterzogen, um eine Kontaktoxidschicht 102 mit einer Dicke von ungefähr 11-20 nm abzuscheiden. Anschließend wird über der Kontak­ toxidschicht 102 eine Siliziumnitridschicht 104 mit einer Dicke von ungefähr 150-200 nm mittels LPCVD (Niederdruck-chemische Dampfabscheidung) abgeschieden. Die Silizi­ umnitridschicht 104 dient als Polierstopp im anschließenden CMP.
Über der Siliziumnitridschicht 104 wird eine Hochtemperaturoxidschicht 106 bis zu einer Dicke von ungefähr 150-200 nm mittels CVD abgeschieden. Zur Entfernung des Teils der Hochtemperaturoxidschicht 106, der Siliziumnitridschicht 104 und der Kontaktoxid­ schicht 102 in den Feldgebieten und zur Formung der Gräben wird ein photolithographi­ sches Ätzen durchgeführt, so daß die verbleibenden aktiven Gebiete von der Masken­ schicht bedeckt sind, die aus der Hochtemperaturoxidschicht 106, der Siliziumnitrid­ schicht 104 und der Kontaktoxidschicht 102 besteht.
Gemäß Fig. 5 wird das Halbleitersubstrat 100 einem reaktiven Ionenätzen unter Ver­ wendung der Maskenschicht als Ätzmaske unterzogen, um eine Vielzahl von Gräben 108 mit einer Dicke von ungefähr 250-500 nm zu bilden. Hierbei wird die Hochtempera­ turoxidschicht 106 der Maskenschicht ebenfalls entfernt.
Mit Bezug zu Fig. 6 wird das Verfahren zur Ausbildung einer HDP-CVD-Oxidschicht 110 beschrieben; zunächst wird der thermische Oxidationsprozeß ausgeführt, um eine ther­ mische Oxidschicht (nicht gezeigt) an den Seitenwänden der Gräben mit einer Dicke von mehr als ungefähr 7 nm aufzuwachsen, um die Beschädigungen am Silizium, die durch den Aufprall der Hochenergieionen während des Ätzens der Gräben verursacht werden, zu kompensieren. Anschließend wird eine Siliziumnitridschicht (nicht gezeigt) durch LPCVD über dem Substrat 100 mit einer Dicke von mehr als ungefähr 4,5 nm ab­ geschieden, so daß die anschließende lückenfüllende temperaturbehandelte Oxid­ schicht kein leckstromerzeugendes Diffundieren von Verunreinigungen in das Substrat 100 bewirkt. Ferner wird die Siliziumnitridschicht mit einer Oxidschicht (nicht gezeigt) mittels LPCVD mit einer Dicke von mehr als ungefähr 10 nm bedeckt, um bei der Ablagerung der anschließenden HDP-CVD-Oxidschicht eine Beschädigung des Siliziumni­ trids zu vermeiden.
Schließlich wird die HDP-CVD-Oxidschicht 110 über dem Substrat mittels der Plas­ maquelle aus SiH4-, O2- und Ar-Gasen vorzugsweise mit einer Dicke größer als die Tiefe des Grabens 108 und kleiner als die Summe der Tiefe und die Dicke des Siliziumnitrids 104 abgelagert. Die HDP-CVD-Oxidschicht 110 ist stabiler als die Ozon-TEOS USG- Schicht, die herkömmlich für die Lückenfüllen verwendet wird, und ist insbesondere stärker verdichtet durch die durch das SiH4 und O2 erzeugten Hochenergieionen. Ferner besitzt die HDP-CVD-Oxidschicht 110 ein Profil, das unter einem 45° Winkel aufgrund der gleichzeitigen Sputterung von SiO2 geneigt ist und an den Ecken auftritt. Da die Sputter-Rate in den engen Gebieten größer als in den weiten Gebieten ist, ist die Dicke der HDP-CVD-Oxidschicht 110 an den weiten Gebieten größer als an den engen Ge­ bieten, wie etwa in Speicherzellengebieten, wie dies in der Zeichnung dargestellt ist. Dies erzeugt die Niveauunterschiede oder Stufen zwischen den engen Maskengebieten und den weiten Maskengebieten entsprechend zur Tiefe der Gräben 108.
Gemäß Fig. 7 wird eine Deckoxidschicht 113 über der HDP-CVD-Oxidschicht 110 mit­ tels einer Plasmaquelle aus TEOS (Si(OC2H2)4) mit einer Dicke von ungefähr 1000- 500 nm abgeschieden, um die Verspannung an der Grenzschicht der unteren Schicht zu verringern und diese unterbrechungsfrei abzudecken. Dies trägt entscheidend zu einer Verbesserung der Eigenschaften des Leckstroms Idoff des Transistors im nichtaktiven Zustand bei im Vergleich zur Deckoxidschicht, die mittels PE-SiH4 oder TEOS USG er­ halten wird, wie dies in Fig. 10 gezeigt ist, worin die Idoff-Eigenschaften der Deckoxid­ schichten verglichen sind, die jeweils durch PE-TEOS auf der die Gräben füllenden HDP-CVD-Oxidschicht, durch PE-TEOS auf der die Gräben füllenden Ozon-TEOS USG-Schicht, und durch PE-SiH4 auf der die Gräben füllenden HDP-CVD-Oxidschicht erhalten werden und jeweils mit "", "O", "##" bezeichnet sind. Unter diesen Schichten zeigt die PE-TEOS-Deckoxidschicht, die auf der die Gräben füllenden HDP-CVD- Oxidschicht abgelagert ist, die besten Idoff-Eigenschaften des Transistors bei ungefähr 1,0 × 10-10 [A], während die PE-SiH4-Deckoxidschicht die schlechtesten Idoff- Eigenschaften des Transistors bei ungefähr 1,0 × 10-2 [A] zeigt.
Obwohl die PE-TEOS-Deckoxidschicht, die auf der die Gräben füllenden Ozon-TEOS USG-Schicht abgeschieden ist, relativ gute Idoff-Eigenschaften des Transistors bei un­ gefähr 1,0 × 10-9 [A] zeigt, vergrößert sie das Aspektverhältnis des Grabens, wodurch sich zeigt, daß die Lückenfüllung ohne Hohlräume durch die Ozon-TEOS USG-Schicht alleine nicht erreicht werden kann. Daher ist die erfindungsgemäße PE-TEOS- Deckoxidschicht, die auf der die Gräben füllenden HDP-CVD-Oxidschicht abgelagert ist, höchst vorteilhaft für die Idoff-Eigenschaften des Transistors, wodurch der Leckstrom ver­ ringert und die Ladungserneuerungseigenschaften des DRAMs verbessert werden.
Mit Bezug zu Fig. 8 wird der Schritt des teilweisen Zurückätzens der Deckoxidschicht 112 und der HDP-CVD-Oxidschicht 110 auf den weiten Maskengebieten beschrieben; das Substrat wird in einer Atmosphäre aus inerten Gasen bei einer hohen Temperatur von ungefähr 800-1050°C wärmebehandelt, so daß die Deckoxidschicht 112 und die HDP-CVD-Oxidschicht 110 verdichtet werden, um die Naßätzrate zu verringern und ein gleichmäßiges Ätzen zu erreichen. Nach Öffnen der weiten Maskengebiete mittels Photolithographie werden die Deckoxidschicht 112 und die HDP-CVD-Oxidschicht 110 teilweise durch zeitgesteuertes Ätzen zurückgeätzt, um die Stufen zwischen den weiten Maskengebieten und den engen Maskengebieten zu verringern.
Anschließend werden die Deckoxidschicht 112 und HDP-CVD-Oxidschicht 110, die auf den Maskengebieten verblieben sind, mittels CMP poliert, um die Siliziumnitridschicht 104 freizulegen, wodurch erreicht wird, daß die STI-Gebiete mit der eingeebneten HDP- CVD-Oxidschicht 110 gefüllt sind, wie dies in Fig. 9 gezeigt ist. Schließlich werden die Siliziumnitridschicht 104 und die Kontaktoxidschicht 102 nacheinander entfernt, um Halbleiterelemente auf dem Substrat 100 zwischen den STI-Gebieten herzustellen.
Mit Bezug zu den Fig. 11 bis 13 wird eine weitere Ausführungsform des erfindungsge­ mäßen Verfahrens zur Herstellung der STI beschrieben; mittels einer Maskenschicht, die in ähnlicher Weise aus einer Kontaktoxidschicht 202 und einer Siliziumnitridschicht 204 gebildet ist, wird ein Halbleitersubstrat 200 geätzt, um eine Vielzahl an Gräben 208 zu bilden. Über der Maskenschicht wird eine HDP-CVD-Oxidschicht 210 abgeschieden, wodurch die Gräben 208 teilweise gefüllt werden. Vorzugsweise wird die HDP-CVD- Oxidschicht 210 bis zu einer Dicke von weniger als drei Viertel der Tiefe des Grabens 208 abgeschieden. Da die HDP-CVD-Oxidschicht 210 in Kombination mit Sputter-Ätzen abgeschieden wird, sind die Seitenwände des Grabens, wenn vorgesehen ist, daß der Graben 208 teilweise gefüllt wird, kaum von der Ablagerung bedeckt, wohl aber der un­ tere Bereich des Grabens. Folglich wird dadurch das Aspektverhältnis des Grabens 208 sowie der Dickenunterschied der HDP-CVD-Oxidschicht 210 zwischen den weiten Mas­ kengebieten und den engen Maskengebieten verringert.
Gemäß Fig. 12 wird nach erfolgtem NH3-Plasmaprozeß des Substrats eine Ozon-TEOS USG-Schicht 212 über der HDP-CVD-Oxidschicht 210 mit einer Dicke abgeschieden, die ausreicht, die Gräben 208 zu füllen. Der NH3-Prozeß dient zur Eliminierung einer Abhängigkeit der Ozon-TEOS USG-Schicht 212 von der unteren Schicht. Vorzugsweise wird die Ozon-TEOS USG-Schicht 212 mit einer Dicke abgeschieden, die sich auf die Summe der Tiefe des Grabens und die Dicke der Siliziumnitridschicht 204 beläuft. Ob­ wohl die als Lückenfüllung verwendete Ozon-TEOS USG-Schicht 212 dazu neigt, Hohl­ räume im Zentrum des Grabens mit anwachsendem Aspektverhältnis des Grabens zu erzeugen, wird im erfindungsgemäßen Verfahren die HDP-CVD-Oxidschicht 210 ver­ wendet, um das Aspektverhältnis des Grabens 208 vor dem Füllen des Grabens mit der Ozon-TEOS USG-Schicht 212 zu verringern, um somit die Hohlräume im Zentrum des Grabens 208 zu vermeiden. Anschließend wird über der Ozon-TEOS USG-Schicht 212 eine Deckoxidschicht 214 mit einer Dicke von ungefähr 100-500 nm mittels der Plas­ maquelle aus TEOS abgeschieden. Die PE-TEOS-Deckoxidschicht 214 verhindert bzw. reduziert die Grenzflächenspannung der Ozon-TEOS USG-Schicht 212, wodurch die Idoff-Eigenschaften des Transistors verbessert werden.
Wie in Fig. 13 gezeigt ist, werden die Deckoxidschicht 214, die Ozon-TEOS USG- Schicht 212 und die HDP-CVD-Oxidschicht 210, die auf den Maskengebieten verblieben sind, mittels CMP entfernt, um die Siliziumnitridschicht 204 freizulegen, wodurch erreicht wird, daß die STI-Gebiete mit der eingeebneten Ozon-TEOS USG-Schicht 212 und der HDP-CVD-Oxidschicht 210 gefüllt sind. Schließlich werden die Siliziumnitridschicht 204 und die Kontaktoxidschicht 202 nacheinander entfernt, um Halbleiterelemente zwischen den STI-Gebieten auf dem Substrat 200 herzustellen. In der vorliegenden Ausfüh­ rungsform kann die nachfolgende Ablagerung der Ozon-TEOS USG-Schicht die Gräben ohne Hohlraumbildung füllen, da die HDP-CVD-Oxidschicht abgeschieden wird, um teil­ weise die Gräben zur Reduzierung des Aspektverhältnisses der Gräben zu füllen. Wei­ terhin reduziert die teilweise Ablagerung der HDP-CVD-Oxidschicht die Stufen zwischen den weiten Maskengebieten und den schmalen Maskengebieten, und ein zusätzlicher Photolithographieschritt zur Ätzung der Oxidschichten der weiten Maskengebieten ist nicht erforderlich, wodurch sich der Herstellungsprozeß vereinfacht.
Somit dient die Ablagerung der PE-TEOS-Deckoxidschicht nach dem Auffüllen des Gra­ bens mit der HDP-CVD-Oxidschicht dazu, die Idoff-Eigenschaften des Transistors und damit die Ladungserneuerungseigenschaften des DRAMs zu verbessern.

Claims (11)

1. Verfahren zur Herstellung einer Flachgrabenisolation eines Halbleiterbauteils mit den Schritten:
Bilden einer Maskenschicht (102, 104, 106) auf einem Halbleitersubstrat (100);
Ätzen der Maskenschicht (102, 104, 106) und des Halbleitersubstrats (100) zur Er­ zeugung einer Vielzahl von Gräben (108);
Ablagern einer HDP-CVD-Oxidschicht (110) über der Maskenschicht (102, 104, 106), um die Gräben (108) bis zu einer Dicke aufzufüllen, die größer als die Tiefe der Gräben (108) und kleiner als die Summe der Tiefe und die Dicke der Maskenschicht (102, 104, 106) ist;
Abscheiden einer Deckoxidschicht über der HDP-CVD-Oxidschicht (110) mittels ei­ ner Plasmaquelle aus TEOS; und
Polieren der Deckoxidschicht (112) und der HDP-CVD-Oxidschicht (110), um die Maskenschicht (102, 104, 106) freizulegen.
2. Das Verfahren nach Anspruch 1, wobei der Schritt zur Bildung der Maskenschicht (102, 104, 106) die Schritte umfasst:
Bilden einer Kontaktoxidschicht (102) über dem Halbleitersubstrat (100);
Abscheiden einer Siliziumnitridschicht (104) über der Kontaktoxidschicht (102); und
Abscheiden einer weiteren Oxidschicht (106) über der Siliziumnitridschicht (104).
3. Das Verfahren nach Anspruch 1, wobei die Deckoxidschicht (112) mit einer Dicke von 100-500 nm abgeschieden wird.
4. Verfahren zur Herstellung einer Flachgrabenisolation eines Halbleiterbauteils mit den Schritten:
Bilden einer Maskenschicht (102, 104, 106) auf einem Halbleitersubstrat (100);
Ätzen der Maskenschicht (102, 104, 106) und des Halbleitersubstrats, um eine Viel­ zahl von Gräben (108) herzustellen, um ein erstes weites Maskengebiet zwischen zwei der Gräben und ein zweites schmales Maskengebiet zwischen zwei anderen der Gräben zu bilden;
Abscheiden einer HDP-CVD-Oxidschicht über der Maskenschicht (102, 104, 106), um die Gräben (108) zu füllen, wobei die Dicke der HDP-CVD-Oxidschicht (110) auf dem ersten weiten Maskengebiet größer ist als die Dicke auf dem zweiten schmalen Maskengebiet;
Abscheiden einer Deckoxidschicht (112) über der HDP-CVD-Oxidschicht (110) mit­ tels einer Plasmaquelle aus TEOS;
teilweises Zurückätzen der Deckoxidschicht (112) und der HDP-CVD-Oxidschicht (110) auf dem ersten weiten Maskengebiet; und
Polieren der Deckoxidschicht (112) und der HDP-CVD-Oxidschicht (110), um die Maskenschicht (102, 104, 106) freizulegen.
5. Das Verfahren nach Anspruch 4, wobei der Schritt zur Bildung der Maskenschicht die Schritte umfasst:
Bilden einer Kontaktoxidschicht (102) über dem Halbleitersubstrat (100);
Abscheiden einer Siliziumnitridschicht (104) über der Kontaktoxidschicht (102); und
Abscheiden einer weiteren Oxidschicht (106) über der Siliziumnitridschicht (104).
6. Das Verfahren nach Anspruch 4, wobei der Schritt des teilweisen Zurückätzens der Deckoxidschicht (112) und der HDP-CVD-Oxidschicht (110) einen Photolithogra­ phieschritt umfasst, um das erste weite Maskengebiet zu öffnen.
7. Das Verfahren nach Anspruch 4, wobei die Deckoxidschicht (112) mit einer Dicke von 100-500 nm abgeschieden wird.
8. Das Verfahren zur Herstellung einer Flachgrabenisolation eines Halbleiterbauteils mit den Schritten:
Bilden einer Maskenschicht (202, 204) auf einem Halbleitersubstrat (200);
Ätzen der Maskenschicht (202, 204) und des Halbleitersubstrats, um eine Vielzahl an Gräben (208) herzustellen;
Abscheiden einer HDP-CVD-Oxidschicht (210) über der Maskenschicht (202, 204) zur teilweisen Füllung der Gräben (208), um das Aspektverhältnis der Gräben (208) zu verringern;
Abscheiden einer Ozon-TEOS USG-Schicht (212) über der HDP-CVD-Oxidschicht (210), um die Gräben (208) zu füllen;
Abscheiden einer Deckoxidschicht (214) über der Ozon-TEOS USG-Schicht (212) mittels einer Plasmaquelle aus TEOS; und
Polieren der Deckoxidschicht (214), der Ozon-TEOS USG-Schicht (212) und der HDP-CVD-Oxidschicht (210), um die Maskenschicht (202, 204) freizulegen.
9. Das Verfahren nach Anspruch 8, wobei der Schritt zur Bildung der Maskenschicht (202, 204) die Schritte umfasst:
Formen einer Kontaktoxidschicht (202) über dem Halbleitersubstrat (200);
Abscheiden einer Siliziumnitridschicht (204) über der Kontaktoxidschicht (202); und
Abscheiden einer weiteren Oxidschicht über der Siliziumnitridschicht (204).
10. Das Verfahren nach Anspruch 8, wobei die HDP-CVD-Oxidschicht (210) mit einer Dicke abgeschieden wird, die weniger als drei Viertel der Tiefe der Gräben (208) be­ trägt.
11. Das Verfahren nach Anspruch 8, wobei die Deckoxidschicht (214) mit einer Dicke von 100-500 nm abgeschieden wird.
DE10011642A 1999-07-03 2000-03-10 Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils Expired - Fee Related DE10011642C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990026765A KR100295782B1 (ko) 1999-07-03 1999-07-03 얕은 트렌치 소자분리 방법

Publications (2)

Publication Number Publication Date
DE10011642A1 DE10011642A1 (de) 2001-01-18
DE10011642C2 true DE10011642C2 (de) 2002-08-01

Family

ID=19599232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10011642A Expired - Fee Related DE10011642C2 (de) 1999-07-03 2000-03-10 Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils

Country Status (4)

Country Link
US (1) US6448149B1 (de)
JP (1) JP2001035916A (de)
KR (1) KR100295782B1 (de)
DE (1) DE10011642C2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372605B1 (en) * 2000-06-26 2002-04-16 Agere Systems Guardian Corp. Additional etching to decrease polishing time for shallow-trench isolation in semiconductor processing
KR100428805B1 (ko) * 2001-08-09 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
US6798038B2 (en) * 2001-09-20 2004-09-28 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device with filling insulating film into trench
KR20030049354A (ko) * 2001-12-14 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US6500728B1 (en) * 2002-05-24 2002-12-31 Taiwan Semiconductor Manufacturing Company Shallow trench isolation (STI) module to improve contact etch process window
US6713365B2 (en) * 2002-09-04 2004-03-30 Macronix International Co., Ltd. Methods for filling shallow trench isolations having high aspect ratios
KR100478484B1 (ko) * 2002-10-09 2005-03-28 동부아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100868655B1 (ko) 2004-12-16 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100746223B1 (ko) * 2005-09-09 2007-08-03 삼성전자주식회사 반도체소자의 트렌치 소자분리 방법
US20070082504A1 (en) * 2005-10-12 2007-04-12 Infineon Technologies Ag Pre-metal dielectric semiconductor structure and a method for depositing a pre-metal dielectric on a semiconductor structure
KR100720232B1 (ko) * 2005-12-30 2007-05-23 주식회사 하이닉스반도체 핀 구조의 반도체 소자의 형성방법
US7811935B2 (en) * 2006-03-07 2010-10-12 Micron Technology, Inc. Isolation regions and their formation
US20140159132A1 (en) * 2012-12-06 2014-06-12 Micron Technology, Inc. Memory arrays with air gaps between conductors and the formation thereof
US11450553B2 (en) * 2020-08-13 2022-09-20 Nanya Technology Corporation Semiconductor structure and method of forming the same
CN112366205B (zh) * 2020-11-09 2021-10-22 长江存储科技有限责任公司 一种半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726090A (en) * 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
KR100240879B1 (ko) * 1997-05-17 2000-01-15 윤종용 반도체 장치의 평탄화 방법
US5741740A (en) * 1997-06-12 1998-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer
US6245691B1 (en) * 1998-05-29 2001-06-12 Taiwan Semiconductor Manufacturing Company Ozone-teos method for forming with attenuated surface sensitivity a silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines
US6090714A (en) * 1998-10-23 2000-07-18 Taiwan Semiconductor Manufacturing Company Chemical mechanical polish (CMP) planarizing trench fill method employing composite trench fill layer
US6303461B1 (en) * 1998-12-23 2001-10-16 United Microelectronics Corp. Method for fabricating a shallow trench isolation structure
US6261923B1 (en) * 1999-01-04 2001-07-17 Vanguard International Semiconductor Corporation Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP
US6100163A (en) * 1999-01-07 2000-08-08 Taiwan Semiconductor Manufacturing Company Gap filling of shallow trench isolation by ozone-tetraethoxysilane
US6048775A (en) * 1999-05-24 2000-04-11 Vanguard International Semiconductor Corporation Method to make shallow trench isolation structure by HDP-CVD and chemical mechanical polish processes
US6150212A (en) * 1999-07-22 2000-11-21 International Business Machines Corporation Shallow trench isolation method utilizing combination of spacer and fill
US6335235B1 (en) * 1999-08-17 2002-01-01 Advanced Micro Devices, Inc. Simplified method of patterning field dielectric regions in a semiconductor device
US6300219B1 (en) * 1999-08-30 2001-10-09 Micron Technology, Inc. Method of forming trench isolation regions
US6197630B1 (en) * 1999-08-31 2001-03-06 United Microelectronics Corp. Method of fabricating a narrow bit line structure
US6242322B1 (en) * 1999-12-03 2001-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming shallow trench isolation filled with high-density plasma oxide layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5880007A (en) * 1997-09-30 1999-03-09 Siemens Aktiengesellschaft Planarization of a non-conformal device layer in semiconductor fabrication

Also Published As

Publication number Publication date
DE10011642A1 (de) 2001-01-18
JP2001035916A (ja) 2001-02-09
KR100295782B1 (ko) 2001-07-12
KR20010008775A (ko) 2001-02-05
US6448149B1 (en) 2002-09-10

Similar Documents

Publication Publication Date Title
DE10011642C2 (de) Verfahren zur Erzeugung einer Flachgrabenisolation eines Halbleiterbauteils
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE69733842T2 (de) Trench-seitenwänden aus n2o-nitriertem oxid zur verhinderung von bor-ausdiffusion und zur stress-reduzierung
DE69031849T2 (de) Verfahren zum Ebnen von Topologien für integrierte Schaltungen
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10134484B4 (de) Verfahren zur Verhinderung eines Biegens von Halbleiterschichten und anhand des Verfahrens hergestellte Halbleitervorrichtung
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE69132118T2 (de) Verfahren zur Herstellung von Isolationszonen für Halbleiteranordnungen
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE102006037710B4 (de) Verfahren zur Herstellung einer Grabenisolation eines Halbleiterbauelements
DE10141948B4 (de) Halbleiterspeichervorrichtung und Herstellungsverfahren dafür
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE69634675T2 (de) Verfahren zur Isolierung einer Halbleiteranordnung
DE10127622A1 (de) Verfahren zur Herstellung eines mit HDPCVD-Oxid gefüllten Isolationsgrabens
DE69723493T2 (de) Grabenisolierung einer Halbleiteranordnung und Verfahren zu seiner Herstellung
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE10234601A1 (de) Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10235793B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung (MOS-Transistor)
EP1019958B1 (de) Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat
DE4320062C2 (de) Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip
DE102004060669A1 (de) Verfahren zum Bilden einer Wandoxidschicht und einer Isolationsschicht in einem Flashspeicherbauelement
EP0855088B1 (de) Verfahren zum erzeugen einer grabenisolation in einem substrat
DE10259728B4 (de) Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee