DE10006919A1 - Ereignisgestützes Prüfsystem - Google Patents
Ereignisgestützes PrüfsystemInfo
- Publication number
- DE10006919A1 DE10006919A1 DE10006919A DE10006919A DE10006919A1 DE 10006919 A1 DE10006919 A1 DE 10006919A1 DE 10006919 A DE10006919 A DE 10006919A DE 10006919 A DE10006919 A DE 10006919A DE 10006919 A1 DE10006919 A1 DE 10006919A1
- Authority
- DE
- Germany
- Prior art keywords
- event
- data
- memory
- timing
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31935—Storing data, e.g. failure memory
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Die vorliegende Erfindung betrifft ein ereignisgestütztes Prüfsystem zum Prüfen von Elektronikbauteilprüflingen (DUT) durch Zuführung eines Prüfsignals zum Bauteilprüfling und Bewerten eines Ausgangssignals vom Bauteilprüfling mit der Zeitsteuerung eines Strobe-Signals. Das ereignisgestützte Prüfsystem enthält dabei einen Ereignisspeicher zur Speicherung von Zeitsteuerungsdaten für jedes Ereignis, wobei die Zeitsteuerungsdaten ein ganzzahliges Vielfaches eines Referenztaktintervalls und einen Bruchteil des Referenztaktintervalls umfassen und einen Zeitunterschied zwischen zwei aufeinanderfolgenden Ereignissen darstellen, eine Adreßfolge-Steuerungseinheit, die Adreßdaten für den Zugriff auf den Ereignisspeicher zum Auslesen der Zeitsteuerungsdaten aus diesem Speicher erzeugt, eine Zeitsteuerungs-Zähllogik, die zur Bestimmung einer Gesamtzeit aller Ereignisse relativ zu einem vorbestimmten Referenzpunkt eine Summe der Zeitsteuerungsdaten bildet, eine Ereignis-Erzeugungsschaltung, die auf der Grundlage der Gesamtzeit zur Festlegung des Prüfsignals oder der Strobe-Signale die einzelnen Ereignisse erzeugt, und einen Hauptrechner zur Steuerung der Gesamtoperation des ereignisgestützten Prüfsystems mit Hilfe eines Prüfprogramms.
Description
Die vorliegende Erfindung betrifft ein Halbleiterprüf
system, das Prüfsignale zum Prüfen von Elektronikbau
teilen erzeugt, und insbesondere ein ereignisgestütztes
Halbleiterprüfsystem zur Erzeugung von Ereignissen mit
unterschiedlicher Zeitsteuerung, die zur Bewertung ei
nes Halbleiter-Bauteilprüflings dienen, wobei die Zeit
steuerung jedes Ereignisses durch einen Zeitraum ab dem
vorhergehenden Ereignis festgelegt wird.
Beim Prüfen von integrierten Halbleiterschaltungsbau
teilen mit Hilfe eines Halbleiterprüfsystems, etwa ei
nes Prüfgeräts für integrierte Schaltungen, werden dem
zu prüfenden integrierten Halbleiterschaltungsbauteil
an dessen entsprechenden Pins Prüfsignale mit einer be
stimmten Prüfzeitsteuerung zugeführt. Das Prüfgerät für
integrierte Schaltungen empfängt vom integrierten
Schaltungsbauteilprüfling in Antwort auf die Prüfsi
gnale erzeugte Ausgangssignale. Die Ausgangssignale
werden sodann abgetastet, d. h. mit Hilfe von Strobe-Si
gnalen mit einer bestimmten Zeitsteuerung bzw. bestimm
ten Verzögerungszeiten abgefragt, um sie mit SOLL-Wer
ten zu vergleichen und so zu bestimmen, ob das inte
grierte Schaltungsbauteil einwandfrei funktioniert.
Herkömmlicherweise wird die Zeitsteuerung der Prüfsi
gnale und Strobe-Signale relativ zu einer Prüfgerätge
schwindigkeit oder einem Prüfgerätzyklus des Halblei
terprüfsystems festgelegt. Ein solches Prüfsystem wird
gelegentlich als zyklusgestütztes Prüfsystem bezeich
net. Ein Beispiel für die Zeitsteuerungsverhältnisse in
einem solchen zyklusgestützten Prüfsystem ist in den
Fig. 1A bis 1E dargestellt. In zyklusgestützten Prüfsy
stemen wird das Halbleiterbauteil (DUT) geprüft, indem
man Vektoren eines sich zyklisch wiederholenden Pin-Mu
sters mit einer programmierten Datenflußrate
(Prüfgerätzyklus) einem Formatierer mit Flankenzeit
steuerung zur Erzeugung der gewünschten Wellenformen
(Prüfsignale) bzw. Strobe-Signale zuführt.
Beim Beispiel gemäß Fig. 1 erzeugt ein zyklusgestütztes
Prüfsystem auf der Grundlage eines in Fig. 1A darge
stellten Referenztakts (Systemtakts) Prüfgerätzyklen
gemäß Fig. 1B und Prüfsignale gemäß den Fig. 1C und 1D
sowie ein Strobe-Signal gemäß Fig. 1E, wobei die Zeit
steuerung der Prüfsignale und des Strobe-Signals je
weils in bezug zum in Fig. 1B dargestellten Prüfgerätzy
klus festgelegt ist. So wird beispielsweise die Zeit
steuerung des Prüfsignals gemäß Fig. 1C durch die
Zeiträume T1, T2 und T3 bestimmt, die sich auf Anfangs
flanken der entsprechenden Prüfgerätzyklen beziehen.
Die Zeitsteuerung des Prüfsignals gemäß Fig. 1D und des
Strobe-Signals gemäß Fig. 1E sind in entsprechender
Weise relativ zu den Prüfgerätzyklen definiert.
Wie bereits erwähnt, erfolgt die unterschiedliche Zeit
steuerung des Prüfgerätzyklus, der Prüfsignale und der
Strobe-Signale üblicherweise auf der Grundlage des in
Fig. 1A gezeigten Referenzsignals, wie es auch beim er
läuterten Beispiel der Fall ist. Der Referenztakt wird
seinerseits beispielsweise durch einen im Prüfgerät für
integrierte Schaltungen vorgesehenen Quarz-Oszillator
vorgegeben. Entspricht die benötigte Zeittaktauflösung
in einem Prüfgerät für integrierte Schaltungen einem
ganzzahligen Vielfachen der höchsten Taktrate
(kürzester Taktzyklus) eines Referenztakt-Oszillators,
so lassen sich Zeitsteuerungssignale generieren, indem
man den Referenztakt einfach durch einen Zähler oder
eine Dividiereinrichtung teilt und das bei der Teilung
entstehende Ausgangssignal mit dem Referenztakt syn
chronisiert.
Allerdings müssen Prüfgeräte für integrierte Schaltun
gen in der Regel eine Zeittaktauflösung aufweisen, die
höher ist als die höchste Taktrate, d. h. das kürzeste
Zeitintervall, eines Referenztakts (Systemtakts). So
kann beispielsweise in einem Fall, in dem der bei
marktüblichen Systemen zur Verfügung stehende Referenz
takt 10 ns (Nanosekunden) beträgt, ein Prüfgerät für
integrierte Schaltungen eine Zeitauflösung von 0,1 ns
benötigen. Darüber hinaus wird bei diesen Prüfgeräten
für integrierte Schaltungen die jeweilige Zeitsteuerung
auf der Grundlage eines Prüfprogramms von einem Zyklus
zum nächsten dynamisch verändert.
Zur Erzeugung derartiger Zeitsteuerungssignale mit ei
ner Zeittaktauflösung, die höher ist als die Referenz
taktrate, werden die Zeitsteuerungssignale gemäß dem
Stand der Technik durch Zeitsteuerungsdaten in einem
Prüfprogramm angegeben. Die Zeitsteuerungsdaten beste
hen dabei aus einer Kombination eines ganzzahligen
Vielfachen und eines Bruchteils des Referenztakt-Zei
tintervalls. Derartige Taktdaten werden in einem Zeit
steuerungsspeicher gespeichert und für jeden Zyklus der
Prüfung ausgelesen. Dabei werden dann in jedem Prüfzy
klus auf der Grundlage der Zeitsteuerungsdaten Prüfsi
gnale und Strobe-Signale erzeugt, die sich auf diesen
Prüfzyklus, und zwar beispielsweise auf einen Anfangs
punkt des jeweiligen Zyklus, beziehen.
Bei einem anderen Typ von Prüfsystem, dem sogenannten
ereignisbezogene Prüfsystem, werden die gewünschten
Prufsignale und Strobe-Signale direkt für jeden Pin mit
Hilfe von aus einem Ereignisspeicher stammenden Daten
gebildet. Zur Zeit werden ereignisgestützte Prüfsysteme
noch untersucht und sind somit noch nicht auf dem Markt
erhältlich. Bei ereignisgestützten Prüfsystemen werden
Ereignisse, bei denen es sich um beliebige Veränderun
gen im Logikzustand, beispielsweise um das Ansteigen
bzw. Abfallen von Prüfsignalen und Strobe-Signalen han
delt, in bezug zu deren zeitlichen Abständen zu Refe
renzzeitpunkten bestimmt. Bei diesen Referenzzeitpunk
ten handelt es sich üblicherweise um Zeittakte vorher
gehender Ereignisse, wie sich dies dem Beispiel gemäß
den Fig. 3A bis 3K entnehmen läßt. Zur Erzeugung einer
hochauflösenden Zeittaktsteuerung wird der Zeitraum
zwischen den Ereignissen durch eine Kombination eines
ganzzahligen Vielfachen eines Referenztakt-Zeitinter
valls und eines Bruchteils des Referenztakt-Zeitinter
valls festgelegt.
Beim Beispiel gemäß Fig. 3 beträgt beim Ereignis 1 die
Zeiteinstellung 1 (3/16) ns (Nanosekunden) ab dem in
Fig. 31 dargestellten Anfangszeitpunkt "0". Die Zeitein
stellung beim Ereignis 2 ist zum Ereignis 1 um 1(7/16)
ns versetzt, wie sich dies Fig. 3 J entnehmen läßt, und
das Ereignis 3 erfolgt 1(8/16) ns nach dem Ereignis 2,
wie sich dies Fig. 3K entnehmen läßt. Die Erzeugung der
Zeitsteuerung beim ereignisgestützten Prüfsystem wird
im folgenden unter Bezugnahme auf die vorliegende Er
findung näher erläutert.
Da bei einem ereignisbezogenen Prüfsystem die Zeit
steuerungsdaten in einem Zeitsteuerungsspeicher
(Ereignisspeicher) nicht alle einzelnen Prüfzyklusdaten
enthalten müssen, läßt sich ein Verfahren zur Erzeugung
der Prüfsignale und Strobe-Signale vereinfachen und die
Erzeugung der Signale unabhängig an jedem Prüfgerätpin
durchführen. Beim ereignisgestützten Prüfsystem werden
die Zeitsteuerungsdaten für jedes im Ereignisspeicher
abgespeicherten Ereignis durch einen Zeitabstand zwi
schen dem gegenwärtigen Ereignis und dem letzten Ereig
nis festgelegt. Da ein solcher Zeitabstand zwischen
zwei aufeinanderfolgenden Ereignissen üblicherweise
sehr kurz ist, können auch die Daten im Speicher einen
geringen Umfang aufweisen, was eine Verringerung der
Speicherkapazität ermöglicht.
Darüber hinaus verwenden bei den heute meist zur Ent
wicklung von Halbleiterbauteilen, etwa hochintegrierten
oder höchstintegrierten Schaltungen, eingesetzten rech
nergestützten Entwicklungssystemen (CAD-Systemen) die
meisten Logiksimulatoren des CAD-Systems ereignisge
stützte Prüfsignale zur Bewertung des Halbleiterbau
teils. Ein ereignisgestütztes Prüfsystem bietet daher
die Möglichkeit einer direkteren Verwendung der während
der Entwicklung in einem CAD-System gewonnenen Entwick
lungsdaten bei der Herstellung der unter Einsatz der
Entwicklungsdaten zu erzeugenden Prüfsignale.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
ein ereignisgestütztes Halbleiterprüfsystem zur Erzeu
gung von der Bewertung eines Halbleiterbauteils dienen
den Prüfsignalen und Strobe-Signalen auf der Grundlage
von in einem Ereignisspeicher gespeicherten Ereignisda
ten zu beschreiben.
Eine weitere Aufgabe der vorliegenden Erfindung liegt
darin, ein ereignisgestütztes Halbleiterprüfsystem zu
beschreiben, bei dem die Zeitsteuerung jedes Ereignis
ses durch einen Zeitabstand (Deltazeit) ab dem letzten
Ereignis bestimmt wird.
Außerdem liegt der vorliegenden Erfindung auch die Auf
gabe zugrunde, ein ereignisgestütztes Halbleiterprüfsy
stem zu beschreiben, das Prüfsignale und Strobe-Signale
auf der Grundlage von Ereignisinformationen erzeugt,
deren Zeitabstand (Deltazeit) vom jeweils vorhergehen
den Ereignis durch eine Kombination eines ganzzahligen
Vielfachen eines Referenztaktintervalls und eines
Bruchteils des Referenztaktintervalls festgelegt ist.
Aufgabe der vorliegenden Erfindung ist es auch, ein er
eignisgestütztes Halbleiterprüfsystem zu beschreiben,
das Prüfsignale und Strobe-Signale direkt unter Verwen
dung von in einem Ereignisspeicher gespeicherten Zeit
steuerungsdaten erzeugt.
Schließlich ist es auch Aufgabe der vorliegenden Erfin
dung, ein ereignisgestütztes Halbleiterprüfsystem zu
beschreiben, das in der Lage ist, von einer Prüfbank
eines CAD-Systems während der Entwicklung des Halblei
terbauteilprüflings gewonnene Daten direkt zur Erzeu
gung von Prüfsignalen und Strobe-Signalen einzusetzen.
Gemäß der vorliegenden Erfindung wird ein ereignisge
stütztes Prüfsystem zum Prüfen von Elektronikbauteil
prüflingen (DUTs) eingesetzt, indem dem Bauteilprüfling
ein Prüfsignal zugeführt und ein Ausgangssignal vom
Bauteilprüfling mit der Zeitsteuerung eines Strobe-Si
gnals bewertet wird. Das ereignisgestützte Prüfsystem
enthält einen Ereignisspeicher zur Speicherung von
Zeitsteuerungsdaten für jedes Ereignis, wobei die Zeit
steuerungsdaten ein ganzzahliges Vielfaches eines Refe
renztaktintervalls (ganzzahliger Datenteil) und einen
Bruchteil des Referenztaktintervalls (Bruch-Datenteil)
umfassen und einen Zeitunterschied zwischen zwei auf
einanderfolgenden Ereignissen darstellen, eine Adreß
folge-Steuerungseinheit, die Adreßdaten für den Zugriff
auf den Ereignisspeicher zum Auslesen der Zeitsteue
rungsdaten aus diesem Speicher erzeugt, eine Zeitsteue
rungs-Zähllogik, die zur Bestimmung einer Gesamtzeit
jedes Ereignisses relativ zu einem vorbestimmten Refe
renzpunkt eine Summe der Zeitsteuerungsdaten bildet,
wobei die Zeitsteuerungs-Zähllogik ein Verzögerungsmit
tel enthält, das jedesmal, wenn eine Summe der Bruch
teile den Referenztaktintervall übersteigt, für eine
zusätzliche Verzögerung von der Länge eines Referenz
taktintervalls sorgt, eine Ereignis-Erzeugungsschal
tung, die auf der Grundlage der Gesamtzeit zur Festle
gung des Prüfsignals oder der Strobe-Signale die
einzelnen Ereignisse erzeugt, und einen Hauptrechner
zur Steuerung der Gesamtoperation des ereignisgestütz
ten Prüfsystems mit Hilfe eines Prüfprogramms.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung
enthält der Ereignisspeicher einen Taktzählspeicher zur
Speicherung des ganzzahligen Datenteils der Zeitsteue
rungsdaten jedes Ereignisses, einen Feinabstimmungs
speicher zur Speicherung des Bruch-Datenteils der Zeit
steuerungsdaten jedes Ereignisses und einen Ereignis
typspeicher zur Speicherung von Daten, die den Typ je
des den Zeitsteuerungsdaten im Taktzählspeicher und im
Feinabstimmungsspeicher entsprechenden Ereignisses re
präsentieren.
Ein weiterer Aspekt der vorliegenden Erfindung liegt
darin, daß die Zeitsteuerungs-Zähllogik zur Summierung
der Zeitsteuerungsdaten einen Rückzähler enthält, in
dem der ganzzahlige Datenteil vorab eingestellt und
dieser ganzzahlige Datenteil zurückgezählt wird, um
eine Verzögerungszeit zu erzeugen, die ein ganzzahliges
Vielfaches des Referenztaktintervalls darstellt, und
daß die Zeitsteuerungs-Zähllogik zudem einen Multiple
xer zur Erzeugung eines Ereignisstartsignals durch Ein
fügen einer Taktverzögerung in die vom Rückzähler ge
lieferte Verzögerungszeit sowie einen Addierer umfaßt,
der zur Erzeugung von Feinabstimmungs-Summendaten den
vom Ereignisspeicher stammenden Bruch-Datenteil eines
gegenwärtigen Ereignisses zu Bruch-Datenteilen vorher
gehender Ereignisse addiert, wobei der Addierer jedes
mal ein Übertragsignal liefert, wenn das Ergebnis der
Addition der Bruch-Datenteile größer ist als der Refe
renztaktintervall, und wobei jedes Übertragsignal eine
einem Referenztaktintervall entsprechende zusätzliche
Verzögerung des Ereignisstartsignals auslöst.
Schließlich besteht ein weiterer Aspekt der vorliegen
den Erfindung darin, daß die Ereignis-Erzeugungsschal
tung einen Demultiplexer zur wahlweisen Zuführung des
Ereignisstartsignals von der Zeitsteuerungs-Zähllogik
auf der Grundlage von aus dem Ereignisspeicher stammen
den Ereignistypdaten sowie eine Vielzahl variabler Ver
zögerungsschaltungen enthält, die das Ereignisstartsi
gnal vom Demultiplexer empfangen, wobei jede variable
Verzögerungsschaltung eine zusätzliche Verzögerung lie
fert, die durch die Feinabstimmungs-Summendaten von der
Zeitsteuerungs-Zähllogik festgelegt wird, und wobei die
Ereignis-Erzeugungsschaltung außerdem Mittel zur Erzeu
gung variabler Verschiebeverzögerungen zwischen den
Prüfsignalen umfaßt.
Das erfindungsgemäße ereignisgestützte Prüfsystem ist
in der Lage, zur Bewertung eines Halbleiterbauteils
Prüfsignale und Strobe-Signale auf der Grundlage der im
Ereignisspeicher gespeicherten Ereignisdaten zu erzeu
gen, wobei die Zeitsteuerung jedes Ereignisses durch
einen Zeitabstand (Deltazeit) zum letzten Ereignis
festgelegt wird. Die Prüfsignale und Strobe-Signale
werden auf der Grundlage von Ereignisinformationen er
zeugt, deren Deltazeit zum vorhergehenden Ereignis
durch eine Kombination aus einem ganzzahligen Vielfa
chen des Referenztaktintervalls und eines Bruchteils
des Referenztaktintervalls bestimmt wird.
Im folgenden wird die vorliegende Erfindung unter Be
zugnahme auf die beigefügte Zeichnung näher erläutert.
Fig. 1A bis 1E Zeitsteuerungsgraphiken zur Dar
stellung der Zeitsteuerungsverhält
nisse zwischen verschiedenen Signalen
in einem zyklusgestützten Prüfsystem
gemäß dem Stand der Technik;
Fig. 2 ein schematisches Blockschaltbild ei
nes Beispiels für den Aufbau eines er
findungsgemäßen ereignisgestützten
Prüfsystems mit Deltazeit-Ereigniser
zeugung;
Fig. 3A bis 3K Zeitsteuerungsgraphiken zur Dar
stellung der Zeitsteuerungsverhält
nisse zwischen verschiedenen Signalen
im erfindungsgemäßen ereignisgestütz
ten Prüfsystem;
Fig. 4 ein schematisches Blockschaltbild ei
nes Beispiels für den Aufbau von
Schaltungen zur Bildung der Gesamt
zeitsteuerungsdaten auf der Grundlage
der vom Ereignisspeicher kommenden,
die Zeitabstände zu vorhergehenden Er
eignissen darstellenden Deltazeitda
ten;
Fig. 5 ein schematisches Blockschaltbild ei
nes Beispiels für den Aufbau von
Schaltungen zur Erzeugung verschiede
ner Ereignisse auf der Grundlage der
durch die Schaltungsanordnung gemäß
Fig. 4 erzeugten Gesamtzeitsteuerungs
daten;
Fig. 6 ein Schemadiagramm einer grundlegenden
Anordnung des ereignisgestützten Prüf
systems gemäß der vorliegenden Erfin
dung;
Fig. 7 eine Datentabelle zur Darstellung der
Beziehungen zwischen verschiedenen
Zeitsteuerungen zur Erzeugung der in
den Fig. 31 bis 3K gezeigten Ereignisse
mit Hilfe der Schaltungsanordnungen
der Fig. 4 und 5.
Im folgenden wird das bevorzugte Ausführungsbeispiel
der vorliegenden Erfindung näher erläutert. Fig. 2 zeigt
in einem schematischen Blockschaltbild ein Beispiel für
den Aufbau eines erfindungsgemäßen ereignisgestützten
Prüfsystems. Das ereignisgestützte Prüfsystem enthält
einen Hauptrechner 12 und eine Busschnittstelle 13, die
beide mit einem Systembus 14 verbunden sind, einen in
ternen Bus 15, eine Adreßfolge-Steuerungseinheit 18,
einen Fehlerspeicher 17, einen Ereignisspeicher 20,
eine Zeitsteuerungszähl- und Verschiebelogik 22, eine
Ereigniserzeugungs- und Kalibriereinheit 24 und eine
Pin-Elektronik 26. Das ereignisgestützte Prüfsystem
dient zur Bewertung eines Halbleiter-Bauteilprüflings
(DUT) 28, bei dem es sich üblicherweise um eine inte
grierte Speicherschaltung oder eine integrierte Mikro
prozessorschaltung handelt, die mit der Pin-Elektronik
26 verbunden ist.
Als Hauptrechner 12 dient beispielsweise ein mit einem
UNIX-Betriebssystem ausgestatteter Arbeitsplatz. Der
Hauptrechner 12 fungiert als Benutzerschnittstelle, wo
durch es einem Benutzer ermöglicht wird, Start- und
Endbefehle für die Prüfung einzugeben, ein Prüfprogamm
und andere Prüfbedingungen zu laden oder im Hauptrech
ner Prüfergebnisanalysen durchzuführen. Der Hauptrech
ner ist über den Systembus 14 und die Busschnittstelle
13 mit einem Hardware-Prüfsystem und zudem vorzugsweise
zum Absenden bzw. Empfangen von Prüfinformationen von
anderen Prüfsystemen oder Rechnernetzen mit einem Da
tenübertragungsnetzwerk verbunden, was jedoch in der
Zeichnung nicht dargestellt ist.
Heim internen Bus 15 handelt es sich um einen Bus im
Hardware-Prüfsystem, der üblicherweise mit den meisten
Funktionsblöcken, wie etwa der Adreßfolge-Steuerungs
einheit 18, dem Fehlerspeicher 17, der Zeitsteuerungs
zähl- und Verschiebelogik 22 und der Ereigniserzeu
gungs- und Kalibriereinheit 24 verbunden ist. Als
Adreßfolge-Steuerungseinheit 18 wird beispielsweise ein
nur dem Hardware-Prüfsystem zu Verfügung stehender
Prüfprozessor verwendet, auf den der Benutzer keinen
Zugriff hat. Die Adreßfolge-Steuerungseinheit 18 lie
fert an andere Funktionsblöcke des Prüfsystems auf der
Grundlage der vom Hauptrechner 12 vorgegebenen Be
dingungen bzw. des Prüfprogramms entsprechende Befehle.
Der Fehlerspeicher 17 speichert Prüfergebnisse, bei
spielsweise Fehlerinformationen über den Bauteilprüf
ling 28, an den durch die Adreßfolge-Steuerungseinheit
18 vorgegebenen Adressen ab. Die im Fehlerspeicher 17
gespeicherten Informationen werden während der Fehler
analyse des Bauteilprüflings verwendet.
Eine der Aufgaben der Adreßfolge-Steuerungseinheit 18
besteht darin, dem Ereignisspeicher 20 Adreßdaten zu
liefern, wie sich dies Fig. 2 entnehmen läßt. Bei einem
tatsächlichen System ist eine Vielzahl von Ereignis
speichern 20 vorgesehen, von denen jeder einem Prüfpin
des Prüfsystems zugeordnet sein kann. Der Ereignisspei
cher 20 speichert die Zeitsteuerungsdaten für jedes Er
eignis der Prüfsignale und Strobe-Signale. Wie später
noch im einzelnen erläutert wird, werden vom Ereignis
speicher 20 dabei Ereignisdaten voneinander getrennt
auf zweierlei Weise gespeichert, und zwar erfolgt ei
nerseits eine Speicherung von Zeitsteuerungsdaten, die
ein ganzzahliges Vielfaches des Referenztakts darstel
len, und andererseits eine Speicherung von Zeitsteue
rungsdaten, die einen Bruchteil des Referenztakts be
tragen. Bei der vorliegenden Erfindung werden die Zeit
steuerungsdaten jedes Ereignisses durch einen Zeitab
stand (Deltazeit) ab dem vorhergehenden Ereignis ausge
drückt, was ebenfalls im folgenden noch genauer erläu
tert wird.
Die Zeitsteuerungszähl- und Verschiebelogik 22 dient
zur Erzeugung von Daten, die die Gesamtzeitsteuerung
jedes Ereignisses auf der Grundlage der Deltazeitsteue
rungsdaten vom Ereignisspeicher 20 angeben. Im wesent
lichen werden dabei die Gesamtzeitsteuerungsdaten durch
eine Summierung mehrerer Bruchteildaten erzeugt. Wäh
rend der Summierung der Zeitsteuerungsdaten erfolgt zu
dem in der Zeitsteuerungszähl- und Verschiebelogik 22
ein Übertrag der Bruchteildaten (Verschiebung zum ganz
zahligen Datenteil), wobei dieser Vorgang später noch
unter Bezugnahme auf das in den Fig. 3A bis 3K und 4
dargestellte Beispiel genauer erläutert wird.
Die Ereigniserzeugungs- und Kalibriereinheit 24 dient
zur eigentlichen Erzeugung der Ereignisse auf der
Grundlage der von der Zeitsteuerungszähl- und Verschie
belogik 22 gelieferten Gesamtzeitsteuerungsdaten. Die
so erzeugten Ereignisse (Prüfsignale und Strobe-Si
gnale) werden dem Bauteilprüfling 28 durch die Pin-
Elektronik 26 zugeführt. Die Pin-Elektronik 26 besteht
im wesentlichen aus einer großen Anzahl von Baueinhei
ten, die jeweils eine Pin-Ansteuerung und einen Kompa
rator sowie Umschalter umfassen und so Eingabe- und
Ausgabebeziehungen zum Bauteilprüfling 28 herstellen.
Der Aufbau und die Arbeitsweise des ereignisgestützten
Deltazeit-Prüfsystems werden nun unter Bezugnahme auf
die Fig. 3A bis 3K sowie 4 und 5 näher erläutert. Im
Schaltschema gemäß Fig. 4 ist ein Beispiel für den Auf
bau des Ereignisspeichers 20 und der Zeitsteuerungs
zähl- und Verschiebelogik 22 dargestellt, die auf der
Grundlage der vom Ereignisspeicher 20 gelieferten Del
tazeitsteuerungsdaten Gesamtzeitsteuerungsdaten er
zeugt, welche den zeitlichen Abstand zu vorhergehenden
Ereignissen darstellen. Fig. 5 zeigt ein schematisches
Blockschaltbild eines Beispiels für die Anordnungen der
Schaltungen in der Ereigniserzeugungs- und Kali
briereinheit 24 zur Erzeugung verschiedener Ereignisse
mit einer Zeitsteuerung, die durch die vom Schaltschema
gemäß Fig. 4 gelieferten Gesamtzeitsteuerungsdaten be
stimmt wird.
Die Adreßfolge-Steuerungseinheit 18 liefert an den Er
eignisspeicher 20 Adreßdaten. Im einfachsten Fall han
delt es sich bei der Adreßfolge-Steuerungseinheit 18 um
einen Adreßzähler. Ein solcher Adreßzähler beginnt
seine Zählung mit null und erhöht den Wert jeweils um
eins bis eine vorab eingestellte Endadresse erreicht
ist. Die Größe der Bitbreite hängt dabei von der Tiefe
des zu unterstützenden Speichers ab, wobei jedoch bei
einem tatsächlichen Einsatz wenigstens 16 Bit erforder
lich sind.
Beim Beispiel gemäß Fig. 4 umfaßt der Ereignisspeicher
20 einen Taktzähl-Direktzugriffsspeicher 31, einen
Feinabstimmungs-Direktzugriffsspeicher 32 und einen Er
eignistyp-Direktzugriffsspeicher 33. Der Taktzähl-Di
rektzugriffsspeicher 31 speichert den ganzzahligen
Taktteil der Zeitsteuerungsdaten, d. h. das ganzzahlige
Vielfache des Referenztaktintervalls. Der Feinabstim
mungs-Direktzugriffsspeicher 32 speichert den Bruch-
Taktteil (Feinabstimmung) der Zeitsteuerungsdaten, d. h.
die Bruchteile des Referenztaktintervalls, während im
Ereignistyp-Direktzugriffsspeicher die Daten zur Aus
wahl des Ereignistyps gespeichert sind. Der Ereignistyp
wird ausgewählt, indem entweder die Prüfgerät-Ausgabe
pinsignale (Prüfsignale) auf den logischen Zustand "1",
"0" bzw. auf "hohe Impedanz" gesetzt oder indem SOLL-
Werte zur Zwischenspeicherung der Antwortsignale vom
Bauteilprüfling 28 gemäß der Zeitsteuerung durch die
Strobe-Signale eingestellt werden.
Die zur Erzeugung der Ereignisse beim Beispiel der
Fig. 31 bis 3K im Ereignisspeicher 20 zu speichernden
Daten sind den beiden linken Spalten der Fig. 7 zu ent
nehmen. Wie in Fig. 31 dargestellt ist, lautet die
Zeiteinstellung für das Ereignis 1 1(3/16) ns
(Nanosekunden) ab einem Startzeitpunkt. Für das Ereig
nis 1 ist somit als Zeitsteuerungsdaten im Taktzähl-
Direktzugriffsspeicher 31 "1" gespeichert, während der
Feinabstimmungs-Direktzugriffsspeicher 32 die Daten
"3/16" aufweist. Das Ereignis 2 ist zum Ereignis 1 um
1(7/16) ns zeitlich verschoben, wie sich dies Fig. 3 J
entnehmen läßt. Somit lauten die Zeitsteuerungsdaten im
Taktzähl-Direktzugriffsspeicher 31 wiederum "1", wäh
rend der Feinabstimmungs-Direktzugriffsspeicher 32 die
Bruchteildaten "7/16" enthält. Da das Ereignis 3 zum
Ereignis 2 um 1(8/16) ns verschoben ist, wie sich dies
Fig. 3K entnehmen läßt, lauten die Zeitsteuerungsdaten
im Taktzähl-Direktzugriffsspeicher 31 hier ebenfalls
"1", während die Bruchteildaten im Feinabstimmungs-Di
rektzugriffsspeicher 32 hier "8/16" betragen.
Die Daten (ganzzahliger Datenteil) im Taktzähl-Direkt
zugriffsspeicher 31 repräsentieren die Anzahl der ge
zählten Referenztakte (Haupttakte), die abgewartet wer
den müssen, ehe das zugehörige Ereignis ausgeführt
wird. Die Daten (Bruch-Datenteil) im Feinabstimmungs-
Direktzugriffsspeicher 32 geben die Anzahl der Feinab
stimmungseinheiten an, die vor Durchführung des Ereig
nisses noch abgewartet werden müssen, nachdem die ge
zählten ganzzahligen Takte abgelaufen sind (Ereignis-
Start). Die Anzahl der Bruchteil-Einheiten pro Takt
wird durch die dem Feinabstimmungsteil zugeordnete Bit
zahl festgelegt. Beim obigen Beispiel beträgt die An
zahl der Bruchteileinheiten "16".
Die Feinabstimmungssumme in Fig. 7 besteht aus der Summe
der Bruch-Datenteile der vorhergehenden Ereignisse und
des gegenwärtigen Ereignisses. So ist beispielsweise
die Feinabstimmungssumme beim Ereignis 2 "10/16", was
der Summe des Feinabstimmungszählwerts "3/16" des Er
eignisses 1 und des Feinabstimmungszählwerts "7/16" des
Ereignisses 2 entspricht. Dementsprechend beträgt die
Feinabstimmungssumme für das Ereignis 3 "18/16", was
die Summe des Feinabstimmungszählwerts "3/16" des Er
eignisses 1, des Feinabstimmungszählwerts "7/16" des
Ereignisses 2 und des Feinabstimmungszählwerts "8/16"
des Ereignisses 3 darstellt.
Bei der in der rechten Spalte von Fig. 7 aufgeführten
Gesamtzeit handelt es sich um die jeweilige Gesamtzeit
steuerung der Ereignisse in bezug zum in Fig. 3 darge
stellten Startpunkt "0". Diese Gesamtzeit erhält man
durch Bildung der Summe aus den ganzzahligen Teilen der
Zeitsteuerungsdaten und den Bruchteilen der Zeitsteue
rungsdaten. Wenn die Summe der Bruchteile die Länge ei
nes Zeitintervalls des Referenztakts überschreitet, so
werden die Daten des ganzzahligen Teils entsprechend
erhöht. Das Ereignis 1 weist eine Gesamtzeitverschie
bung gegenüber dem Startpunkt um 1 (3/16) ns auf, wäh
rend das Ereignis 2 gegenüber dem Startpunkt um eine
Gesamtzeit von 2 (10/16) ns und das Ereignis 3 gegenüber
dem Startpunkt um eine Gesamtzeit von 4 (2/16) ns ver
schoben ist.
Die Zeitsteuerungszähl- und Verschiebelogik 22 in Fig. 4
und die Ereigniserzeugungs- und Kalibriereinheit 24 in
Fig. 5 erzeugen die Ereignisse gemäß den Fig. 31 bis 3K
mit der jeweiligen durch die in Fig. 7 aufgeführten Ge
samtzeit ausgedrückten Zeitsteuerung. Die Zeitsteue
rungszähl- und Verschiebelogik 22 umfaßt einen Tak
trückzähler 35, einen Zwischenspeicher 36, einen Flip-
Flop 37, einen Multiplexer 38 und einen Addierer 39.
Der Taktrückzähler 35 empfängt den ganzzahligen Teil
der Zeitsteuerungsdaten vom Taktzähl-Direktzugriffs
speicher 31, während der Addierer 39 die Bruchteile der
Zeitsteuerungsdaten vom Feinabstimtnungs-Direktzugriffs
speicher 32 empfängt.
So wird beispielsweise im Rückzähler 35 der vom Direkt
zugriffsspeicher 31 gelieferte ganzzahlige Datenteil
vorab eingestellt, wobei der Rückzähler dann vom einge
stellten Wert jeweils um den Referenztakt CLK zurück
zählt. Erreicht der Rückzähler 35 null, so wird ein
Ausgangssignal (Zählendsignal) erzeugt, das einem Ein
gang des Multiplexers 38 zugeführt wird. Ein weiterer
Eingang des Multiplexers 38 empfängt das Ausgangssignal
des Flip-Flops 37, welches das vom Rückzähler 35 gebil
dete Ausgangssignal der vorhergehenden Ereignisse lie
fert. Der Multiplexer 38 schiebt nun in den ganzzahli
gen Datenteil vom Taktzähl-Direktzugriffsspeicher 31
eine zusätzliche Taktverzögerung ein. Beim Ausgangssi
gnal vom Multiplexer 38 handelt es sich um ein Ereig
nisstartsignal, das der Anzahl der Systemtaktzählwerte
entspricht. Das Ereignisstartsignal wird der Ereig
niserzeugungs- und Kalibriereinheit 24 und der Adreß
folge-Steuerungseinheit 18 zugeführt.
Der Bruch-Datenteil vom Feinabstimmungs-Direktzugriffs
speicher 32 wird einem Eingabeanschluß des Addierers 39
zugeführt. Ein weiterer Eingabeanschluß des Addierers
39 empfängt die Feinabstimmungsdaten der vorhergehenden
Ereignisse vom Zwischenspeicher 36. Der Addierer 39 ad
diert somit alle Bruch-Datenteile vom Taktzähl-Direkt
zugriffsspeicher 32. Wenn die Summe der Bruch-Daten
teile einem Taktintervall entspricht, d. h. wenn sie
beim erwähnten Beispiel gemäß den Fig. 3 und 7 16/16
beträgt, so wird ein Übertragsignal erzeugt und an den
Multiplexer 38 geleitet. Empfängt der Multiplexer 38
das Übertragsignal, so verzögert er das Ausgangssignal
um einen Referenztaktintervall. Somit wird beim Bei
spiel gemäß Fig. 7, bei dem die Summe der Bruch-Daten
teile für das Ereignis 3 "18/16" lautet, dem Multiple
xer 38 ein Übertragsignal zugeführt, um beim Ereignis
startsignal eine zusätzliche Verzögerung um einen Tak
tintervall hervorzurufen. Die restlichen Daten "2/16"
werden am Ausgang des Addierers 39 als Feinabstimmungs
summe ausgegeben.
Die Gesamtzeit jedes Ereignisses wird durch die Gesamt
zahl von ganzen Referenztaktintervallen zuzüglich der
Summe der Bruchteile von Referenztaktintervallen ange
geben. Auf der Grundlage der obigen Ausführungen wird
nun das Verfahren zur Erzeugung der in den Fig. 31 bis
3K dargestellten Ereignisse 1 bis 3 unter Bezugnahme
auf die Fig. 3 und 4 näher erläutert. Der in Fig. 3A ge
zeigte Referenztakt (CLK) wird dem Taktrückzähler 35
sowie anderen Schaltungen zugeführt. Da der ganzzahlige
Datenteil für das Ereignis 1 "1" lautet, erzeugt der
Rückzähler 35 durch Zählen eines Taktimpulses einen Im
puls (Zählendsignal) gemäß Fig. 3B. Das Zählendsignal
gemäß Fig. 3B wird als Ereignisstartsignal am Ausgang
des Multiplexers 38 ausgegeben. Fig. 3C zeigt eine Fein
abstimmungssumme am Ausgang des Addierers 39, die zur
Erzeugung des Ereignisses 1 gemäß Fig. 31 durch die Er
eigniserzeugungs- und Kalibriereinheit 24 zum Ereignis
startsignal hinzugezählt werden muß.
Da der ganzzahlige Datenteil beim Ereignis 2 ebenfalls
"1" lautet, erzeugt der Rückzähler 35 auch hier einen
Impuls (Zählendsignal) durch Zählen eines Taktimpulses.
Das Zählendsignal vom Rückzähler 35 wird durch den Mul
tiplexer zum vorhergehenden Zählendsignal gemäß Fig. 3B
hinzuaddiert, wodurch als Ausgangssignal des Multiple
xers 38 das Ereignisstartsignal gemäß Fig. 3D gebildet
wird. Das Ereignisstartsignal für das Ereignis 2 weist
eine Verzögerung um zwei Referenztakte auf. Fig. 3E
zeigt eine Feinabstimmungssumme am Ausgang des Addierers
39, die in der Ereigniserzeugungs- und Kalibriereinheit
24 zum Ereignisstartsignal gemäß Fig. 3D hinzuaddiert
wird. Da der Bruch-Datenteil des Ereignisses 1 "3/16"
und der Bruch-Datenteil des Ereignisses 2 "7/16" be
trägt, lautet die Feinabstimmungssumme am Ausgang des
Addierers 39 hier "10/16". Diese Feinabstimmungssumme
wird nun zum Ereignisstartsignal gemäß Fig. 3D hinzuad
diert, wodurch das Ereignis 2 gemäß Fig. 3 J erzeugt
wird.
Beim Ereignis 3 lautet der ganzzahlige Datenteil eben
falls "1", so daß der Rückzähler 35 wiederum durch Zäh
len eines Taktimpulses einen Impuls (Zählendsignal) er
zeugt. Das Zählendsignal vom Rückzähler 35 wird auch
hier an den Multiplexer 38 geleitet, wobei eine
Zeiteinstellung gemäß Fig. 3F, d. h. eine Verzögerung um
drei Referenztakteinheiten erfolgt. Da die Feinabstim
mungssumme "10/16" des vorhergehenden Ereignisses durch
den Addierer 39 zu den Bruchteildaten "8/16" des Ereig
nisses 3 hinzugezählt wird, beträgt die Summe der
Bruch-Datenteile für das Ereignis 3 allerdings "18/16",
weshalb hier nun dem Multiplexer 38 zur Erzeugung einer
zusätzlichen Verzögerung des Ereignisstartsignals gemäß
Fig. 3 G um eine Takteinheit ein Übertragsignal zugeführt
wird. Die restlichen Daten "2/16" werden am Addierer 39
als Feinabstimmungssumme gemäß Fig. 3H ausgegeben. Das
in Fig. 3K dargestellte Ereignis 3 wird nunmehr durch
Addieren der Feinabstimmungssumme gemäß Fig. 3H zum Er
eignisstartsignal gemäß Fig. 3G erzeugt.
Dem Schaltschema gemäß Fig. 5 läßt sich ein Beispiel für
den Schaltungsaufbau der Ereigniserzeugungs- und Kali
briereinheit 24 entnehmen. Wie bereits kurz erwähnt,
dient die Ereigniserzeugungs- und Kalibriereinheit 24
gemäß Fig. 5 zur Erzeugung von Prüfsignalen und Strobe-
Signalen auf der Grundlage von durch die Zeitsteue
rungszähl- und Verschiebelogik gemäß Fig. 4 gelieferten
Gesamtzeitsteuerungsdaten (Ereignisstartsignal und
Feinabstimmungssumme).
Das Schaltdiagramm gemäß Fig. 5 zeigt einen Demultiple
xer 42, einen Komparator 43, variable Verzögerungs
schaltungen 45 bis 47, eine ODER-Schaltung 48, Setz-
Rücksetz-Flip-Flops 51 und 52, eine Pin-Ansteuerung 53,
variable Verzögerungsschaltungen 55 bis 57, Flip-Flops
62 bis 64, eine ODER-Schaltung 65 und ein Flip-Flop 66.
Die variablen Verzögerungsschaltungen 45 bis 47 und 55
bis 57 können durch entsprechende (nicht dargestellte)
Ereignisprozessoren so aktualisiert werden, daß die ka
librierten Verzögerungszeiten durch Einsatz der
"Feinabstimmungssumme" ausgewählt werden, die durch das
in Fig. 4 gezeigte Schaltschema gebildet wird. Zum bes
seren Verständnis sind in Fig. 5 auch die Pin-Ansteue
rung 53 und der Komparator 43 dargestellt, obwohl diese
Elemente bei einer tatsächlichen Ausführung eher einen
Teil der Pin-Elektronik 26 gemäß Fig. 2 bilden.
Handelt es sich bei einem Pin des Bauteilprüflings um
ein Eingabepin, so liefert der Ausgang der Pin-Ansteue
rung 53 an diesen Bauteilprüflingspin ein Prüfsignal.
Die gewünschte Amplitude und Anstiegsrate des Prüfsi
gnals werden durch die Pin-Ansteuerung 53 erzeugt. Han
delt es sich beim Bauteilprüflingspin andererseits um
einen Ausgabepin, so empfängt der Komparator 43 ein
Antwortausgangssignal vom Bauteilprüfling. Der Kompara
tor 43 führt eine Analogfunktion durch, um das analoge
Niveau des angeschlossenen Bauteilpins mit vorab einge
stellten Spannungsbereichen zu vergleichen und festzu
stellen, in welchem Bereich der Bauteilpin angesiedelt
ist. Es sind dabei drei Bereiche möglich, nämlich ein
"hohes" Niveau, ein "niedriges" Niveau und eine hohe
Impedanz "Z", wie sich dies Fig. 5 entnehmen läßt. Bei
diesem Beispiel ist jeweils nur einer dieser drei Be
reiche zu einem bestimmten Zeitpunkt aktiv.
Der Demultiplexer 42 empfängt das Ereignisstartsignal
von der in Fig. 4 dargestellten Zeitsteuerungszähl- und
Verschiebelogik sowie die Ereignistypdaten vom zum Er
eignisspeicher 20 gehörenden Ereignistyp-Direktzu
griffsspeicher 33. Die Ereignistypdaten werden dem aus
gewählten Anschluß des Demultiplexers 42 zugeführt. Das
Ereignisstartsignal wird nun demultiplexiert und dem
entsprechenden Ereignisprozessor mit der durch den Er
eignistyp spezifizierten variablen Verzögerungsschal
tung zugeführt.
Zeigen die Ereignistypdaten an, daß es sich beim gegen
wärtigen Ereignis (Ereignis 1) um eine "Steuerung des
Bauteilprüflingspin für den logischen Zustand H" han
delt, so wird das Ereignisstartsignal der variablen
Verzögerungsschaltung 45 zugeführt, durch die es um
eine durch die Feinabstimmungssumme vorgegebene Verzö
gerungszeit verzögert wird. Das Ausgangsignal (Ereignis
1 gemäß Fig. 31) der variablen Verzögerungsschaltung 45
setzt nun das Setz-Rücksetz-Flip-Flop 51 so, daß die
Pin-Ansteuerung 53 den angeschlossenen Bauteilpin auf
den logischen Zustand "eins" steuert.
Wenn die Ereignistypdaten für das gegenwärtige Ereignis
(Ereignis 2) "Steuerung des Bauteilprüflingspin für lo
gischen Zustand L" lauten, so wird das Ereignisstartsi
gnal an die variable Verzögerungsschaltung 46 gesandt,
wo es wiederum um eine durch die Feinabstimmungssumme
festgelegte Verzögerungszeit verzögert wird. Das Aus
gangssignal von der variablen Verzögerungsschaltung 46
(Ereignis 2 gemäß Fig. 3 J) setzt nun den Setz-Rücksetz-
Flip-Flop 51 zurück, was dazu führt, daß die Pin-An
steuerung 53 den angeschlossenen Bauteilpin auf den lo
gischen Zustand "null" steuert.
Lauten die Ereignistypdaten für das gegenwärtige Ereig
nis "Ansteuerung des Bauteilprüflings abstellen", so
wird das Ereignisstartsignal zur variablen Verzöge
rungsschaltung 47 gesandt, wo es wiederum um eine durch
die Feinabstimmungssumme vorgegebene Zeit verzögert
wird. Das Ausgangssignal von der variablen Verzöge
rungsschaltung 47 setzt nun den Setz-Rücksetz-Flip-Flop
52 zurück, was wiederum die mit dem Bauteilpin verbun
denen Pin-Ansteuerung in einen Hochimpedanzzustand ver
setzt, wodurch das Ausgangssignal vom Bauteilpin durch
den Komparator 43 empfangen wird.
Befindet sich die Pin-Ansteuerung 53 im Hochimpedanzmo
dus, in dem das Signal vom Bauteilpin durch den Kompa
rator 43 empfangen wird, so dient das Ereignis übli
cherweise zur Erzeugung des Strobe-Signals für die Zwi
schenspeicherung des logischen Zustands des Komparator-
Ausgangssignals. Wenn die Ereignistypdaten nun bei
spielsweise für das gegenwärtigen Ereignis "Prüfe Bau
teilprüfling für hohe Impedanz" lauten, so wird das Er
eignisstartsignal an die variable Verzögerungsschaltung
55 geleitet, wo es um eine durch die Feinabstimmungs
summe vorgegebene Zeit verzögert wird und das Span
nungsniveau des Bauteilpins wird durch den Komparator
43 mit einem vorprogrammierten hohen Impedanzniveau
verglichen. Wird dabei das minimale Hochimpedanznivau
nicht erreicht, so wird das resultierende Ausgangssi
gnal vom Komparator 43 mit Hilfe des Strobe-Signals
(Ereignis 3) von der variablen Verzögerungsschaltung 55
im Flip-Flop 62 zwischengespeichert. Diese Daten zeigen
ein Versagen des Bauteilprüflings an und werden durch
die ODER-Schaltung 65 und das Flip-Flop 66 getaktet und
als "Fehler" ausgegeben.
Lauten die Ereignistypdaten für das gegenwärtige Ereig
nis "Bauteil für niedriges Niveau prüfen", so wird das
Ereignisstartsignal an die variable Verzögerungsschal
tung 56 gesandt, wo es um eine durch die Feinabstim
mungssumme vorgegebene Zeit verzögert wird und das
Spannungsniveau des Bauteilpins wird dann wiederum
durch den Komparator 43 mit einem vorprogrammierten
niedrigen Niveau verglichen. Wenn die Minimalhöhe der
niedrigen Impedanz nicht erreicht wird, so wird auch
hier das sich ergebende Ausgangssignal vom Komparator
43 gemäß der Zeitsteuerung des Strobe-Signals von der
variablen Verzögerungsschaltung 56 im Flip-Flop 63 zwi
schengespeichert. Auch diese Daten zeigen ein Versagen
des Bauteilprüflings an und werden durch die ODER-
Schaltung 65 und das Flip-Flop 66 getaktet und als
"Fehler" ausgegeben.
Lauten die Ereignistypdaten für das gegenwärtige Ereig
nis "Bauteil für hohes Niveau prüfen", so wird das Er
eignisstartsignal der variablen Verzögerungsschaltung
57 zugeführt, wo es um eine durch die Feinabstimmungs
summe vorgegebene Zeit verzögert wird und das Span
nungsniveau des Bauteilpins wird durch den Komparator
43 mit einem vorprogrammierten hohen Niveau verglichen.
Fall die Minimalhöhe der hohen Impedanz nicht erreicht
wird, so wird das sich ergebende Ausgangssignal des
Komparators 43 entsprechend der Zeitsteuerung des
Strobe-Signals von der variablen Verzögerungsschaltung
57 im Flip-Flop 63 zwischengespeichert. Auch diese Da
ten zeigen ein Versagen des Bauteilprüflings an und
werden durch die ODER-Schaltung 65 und den Flip-Flop 66
getaktet und als "Fehler" ausgegeben.
Fig. 6 zeigt in einem Schemadiagramm den Aufbau eines
ereignisgestützten Prüfsystems gemäß der vorliegenden
Erfindung. Der Aufbau der Einzelpin-Ereignisprüfgeräte
(bzw. pinbezogenen Ereignisprüfgeräte) ermöglicht die
Bildung eines unkomplizierten Systems, bei dem auf ein
fache Weise Ereignisdaten in mehrere Pin-Ereignisprüf
geräte (Pinkarten 75 1 bis 75 n) eingegeben werden kön
nen. Die Pinkarten sind über den Pinbus 73 miteinander
verbunden, wobei jede Pinkarte 75 durch die Pinbus-
Steuereinheit 72 einzeln adressierbar ist. Die Pinbus-
Steuereinheit 72 ist mit einem Hauptrechner 71 verbun
den, auf dem die Prüfsteuereinheit-Software läuft. Die
Pinbus-Steuereinheit 72 dient zum Starten und Anhalten
sowie zur Lieferung von Prüfergebnissen, zum Eingeben
von Ereignisdaten und zur Folgesteuerung der Pins über
gemeinsame Pin-Bussignale. Diese Anordnung ermöglicht
es, ein Prüfsystems für "N" Pins herzustellen.
Das ereignisgestützte Halbleiterprüfsystem gemäß der
vorliegenden Erfindung ist in der Lage, die Prüfsignale
und Strobe-Signale zur Bewertung des Halbleiterbauteils
auf der Grundlage von im Ereignisspeicher abgespeicher
ten Ereignisdaten zu erzeugen. Die jeweilige Zeit
steuerung aller Ereignisse wird dabei durch einen zeit
lichen Abstand (Deltazeit) zum vorhergehenden Ereignis
festgelegt. Die Prüfsignale und Strobe-Signale werden
auf der Grundlage von Ereignisinformationen erzeugt,
deren Deltazeit zum vorhergehenden Ereignis durch die
Kombination eines ganzzahligen Vielfachen des Referenz
taktintervalls und eines Bruchteils des Referenztaktin
tervalls bestimmt wird.
Das erfindungsgemäße ereignisgestützte Prüfsystem kann
Prüfsignale und Strobe-Signale direkt unter Verwendung
von im Ereignisspeicher gespeicherten Zeitsteuerungsda
ten erzeugen. Da die Zeitsteuerungsdaten die Deltazeit
zwischen zwei aufeinanderfolgenden Ereignissen darstel
len, kann der Umfang der jeweiligen Daten gering sein,
was eine erhebliche Reduktion der Kapazität des Ereig
nisspeichers ermöglicht. Das erfindungsgemäße ereignis
gestützte Halbleiterprüfsystem ist in der Lage, zur Er
zeugung der Prüfsignale und Strobe-Signale Daten direkt
einzusetzen, die durch die Prüfbank eines CAD-Systems
in der Entwicklungsstufe des Halbleiterbauteilprüflings
erzeugt wurden.
Claims (8)
1. Ereignisgestütztes Prüfsystem zum Prüfen eines Elek
tronikbauteilprüflings (DUT) durch Zuführung eines
Prüfsignals zum Bauteilprüfling und Bewertung eines
Ausgangssignals vom Bauteilprüfling mit der Zeit
steuerung eines Strobe-Signals, wobei das Prüfsystem
die folgenden Bestandteile enthält:
- - einen Ereignisspeicher zur Speicherung von Zeit steuerungsdaten für jedes Ereignis, wobei die Zeitsteuerungsdaten ein ganzzahliges Vielfaches eines Referenztaktintervalls (ganzzahliger Da tenteil) und einen Bruchteil des Referenztaktin tervalls (Bruch-Datenteil) umfassen und einen Zeitunterschied zwischen zwei aufeinanderfolgen den Ereignissen darstellen;
- - eine Adreßfolge-Steuerungseinheit, die Adreßda ten für den Zugriff auf den Ereignisspeicher zum Auslesen der Zeitsteuerungsdaten aus diesem Speicher erzeugt;
- - eine Zeitsteuerungs-Zähllogik, die zur Bestim mung einer Gesamtzeit aller Ereignisse relativ zu einem vorbestimmten Referenzpunkt eine Summe der Zeitsteuerungsdaten bildet, wobei die Zeit steuerungs-Zähllogik ein Verzögerungsmittel ent hält, das jedesmal, wenn eine Summe der Bruch teile den Referenztaktintervall übersteigt, einen Referenztaktintervall hinzuaddiert;
- - eine Ereignis-Erzeugungsschaltung, die auf der Grundlage der Gesamtzeit zur Festlegung des Prüfsignals oder der Strobe-Signale die einzel nen Ereignisse erzeugt; und
- - einen Hauptrechner zur Steuerung der Gesamtope ration des ereignisgestützten Prüfsystems mit Hilfe eines Prüfprogramms.
2. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei
terhin enthaltend einen Fehlerspeicher zur Speiche
rung von Fehlerinformationen des Bauteilprüflings,
die durch die Zuführung der Prüfsignale zum Bauteil
prüfling und Vergleich der Antwortsignale des Hau
teilprüflings mit SOLL-Werten mit der Zeitsteuerung
der Strobe-Signale gewonnen wurden.
3. Ereignisgestütztes Prüfsystem nach Anspruch 1, wei
terhin enthaltend eine zwischen der Ereignis-Erzeu
gungsschaltung und dem Bauteilprüfling angeordnete
Pin-Elektronik.
4. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei
es sich bei dem Ereignisspeicher um einen Direktzu
griffsspeicher (RAM) handelt.
5. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei
der Ereignisspeicher die folgenden Bestandteile ent
hält:
- - einen Taktzählspeicher zur Speicherung des ganz zahligen Datenteils der Zeitsteuerungsdaten je des Ereignisses;
- - einen Feinabstimmungsspeicher zur Speicherung des Bruch-Datenteils der Zeitsteuerungsdaten je des Ereignisses; und
- - einen Ereignistypspeicher zur Speicherung von Daten, die den Typ jedes den Zeitsteuerungsdaten im Taktzählspeicher und im Feinabstimmungsspei cher entsprechenden Ereignisses repräsentieren.
6. Ereignisgestütztes Prüfsystem nach Anspruch 1, wobei
die Zeitsteuerungs-Zähllogik zur Summierung der
Zeitsteuerungsdaten die folgenden Bestandteile ent
hält:
- - einen Rückzähler, in dem der ganzzahlige Daten teil vorab eingestellt wird und dieser ganzzah lige Datenteil zurückgezählt wird, um eine Ver zögerungszeit zu erhalten, die ein ganzzahliges Vielfaches des Referenztaktintervalls darstellt;
- - einen Multiplexer zur Erzeugung eines Ereignis startsignals durch Einfügen einer Verzöge rungszeit von der Länge eines Taktes in die vom Rückzähler gelieferte Verzögerungszeit; und
- - einen Addierer zur Addierung des vom Ereignis speicher stammenden Bruch-Datenteils eines ge genwärtigen Ereignisses zu Bruch-Datenteilen von vorhergehenden Ereignissen zur Erzeugung von Feinabstimmungs-Summendaten, wobei der Addierer jedesmal ein Übertragsignal liefert, wenn das Ergebnis der Addition des Bruch-Datenteils grö ßer ist als der Referenztaktintervall; wobei der Multiplexer jedesmal eine zusätzliche Ver zögerung erzeugt, die einem Intervall des Referenz takts entspricht, wenn er das Übertragsignal vom Ad dierer empfängt.
7. Ereignisgestütztes Prüfsystem nach Anspruch 6, wobei
die Zeitsteuerungs-Zähllogik weiterhin einen Flip-
Flop zum Eingeben der Verzögerungszeit des vorherge
henden Ereignisses in den Multiplexer und einen Zwi
schenspeicher zum Eingeben der Feinabstimmungs-Sum
mendaten des vorhergehenden Ereignisses in den Ad
dierer enthält.
8. Ereignisgestütztes Prüfsystem nach Anspruch 6, wobei
die Ereignis-Erzeugungsschaltung die folgenden Be
standteile enthält:
- - einen Demultiplexer zur wahlweisen Zuführung des Ereignisstartsignals von der Zeitsteuerungs-Zäh llogik auf der Grundlage von aus dem Ereignis speicher stammenden Ereignistypdaten;
- - eine Vielzahl variabler Verzögerungsschaltungen, die das Ereignisstartsignal vom Demultiplexer empfangen, wobei jede variable Verzögerungs schaltung eine zusätzliche Verzögerung liefert, die durch die Feinabstimmungs-Summendaten von der Zeitsteuerungs-Zähllogik festgelegt werden;
- - Mittel zur Erzeugung der Prüfsignale auf der Grundlage von Ausgangssignalen von wenigstens zwei der variablen Verzögerungsschaltungen; und
- - Mittel zur Erzeugung der Strobe-Signale auf der Grundlage eines Ausgangssignal von wenigstens einer der variablen Verzögerungsschaltungen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/259,401 US6360343B1 (en) | 1999-02-26 | 1999-02-26 | Delta time event based test system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10006919A1 true DE10006919A1 (de) | 2000-08-31 |
Family
ID=22984794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10006919A Withdrawn DE10006919A1 (de) | 1999-02-26 | 2000-02-16 | Ereignisgestützes Prüfsystem |
Country Status (5)
Country | Link |
---|---|
US (1) | US6360343B1 (de) |
JP (1) | JP3212583B2 (de) |
KR (1) | KR100493349B1 (de) |
DE (1) | DE10006919A1 (de) |
TW (1) | TW510976B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045568B4 (de) * | 1999-09-25 | 2007-06-28 | Advantest Corp. | Ereignisgestütztes Halbleiterprüfsystem |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6678643B1 (en) * | 1999-06-28 | 2004-01-13 | Advantest Corp. | Event based semiconductor test system |
TWI238256B (en) * | 2000-01-18 | 2005-08-21 | Advantest Corp | Testing method for semiconductor device and its equipment |
US6496953B1 (en) * | 2000-03-15 | 2002-12-17 | Schlumberger Technologies, Inc. | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing |
US6314034B1 (en) * | 2000-04-14 | 2001-11-06 | Advantest Corp. | Application specific event based semiconductor memory test system |
US6594609B1 (en) * | 2000-11-25 | 2003-07-15 | Advantest, Corp. | Scan vector support for event based test system |
WO2003054563A1 (en) * | 2001-12-04 | 2003-07-03 | Advantest Corporation | Scan vector support for event based test system |
US7171602B2 (en) | 2001-12-31 | 2007-01-30 | Advantest Corp. | Event processing apparatus and method for high speed event based test system |
DE10392497T5 (de) * | 2002-04-11 | 2005-02-17 | Advantest Corp. | Herstellungsverfahren und Herstellungsvorrichtung zum Vermeiden eines Prototypen-Aufschubs bei der ASIC/SOC-Herstellung |
US7089135B2 (en) * | 2002-05-20 | 2006-08-08 | Advantest Corp. | Event based IC test system |
TWI284743B (en) * | 2002-07-13 | 2007-08-01 | Advantest Corp | Event pipeline and summing method and apparatus for event based test system |
US7676530B2 (en) * | 2004-06-03 | 2010-03-09 | Hewlett-Packard Development Company, L.P. | Duration minimum and maximum circuit for performance counter |
US7624319B2 (en) * | 2004-06-03 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Performance monitoring system |
US20050283669A1 (en) * | 2004-06-03 | 2005-12-22 | Adkisson Richard W | Edge detect circuit for performance counter |
KR100548199B1 (ko) * | 2004-07-15 | 2006-02-02 | 삼성전자주식회사 | 아날로그/디지털 혼합 신호 반도체 디바이스 테스트 장치 |
KR100752657B1 (ko) * | 2006-02-28 | 2007-08-29 | 삼성전자주식회사 | Pll을 이용하여 메모리 액세스 타임을 테스트하는테스트 장치 및 테스트 방법 |
EP2026081A4 (de) * | 2006-05-01 | 2010-10-06 | Advantest Corp | Testeinrichtung und testverfahren |
US9996105B1 (en) * | 2013-03-14 | 2018-06-12 | Marvell Israel (M.I.S.L) Ltd | High precision event timing in network devices |
CN111881079B (zh) * | 2020-07-27 | 2022-12-30 | 深圳市精嘉微电子有限公司 | 一种基于数字信号处理器和硬件加速单元的时钟时间处理方法与装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4231104A (en) | 1978-04-26 | 1980-10-28 | Teradyne, Inc. | Generating timing signals |
US5274796A (en) | 1987-02-09 | 1993-12-28 | Teradyne, Inc. | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal |
US5282213A (en) * | 1991-01-02 | 1994-01-25 | Compaq Computer Corporation | Computer-based logic analyzer timing and analysis system |
US5937202A (en) * | 1993-02-11 | 1999-08-10 | 3-D Computing, Inc. | High-speed, parallel, processor architecture for front-end electronics, based on a single type of ASIC, and method use thereof |
US5646521A (en) * | 1995-08-01 | 1997-07-08 | Schlumberger Technologies, Inc. | Analog channel for mixed-signal-VLSI tester |
US5978942A (en) * | 1996-12-19 | 1999-11-02 | Simd Solutions, Inc. | STAR-I: scalable tester architecture with I-cached SIMD technology |
EP0957533B1 (de) * | 1997-12-03 | 2004-05-06 | Mitsubishi Denki Kabushiki Kaisha | Antennenkombination |
-
1999
- 1999-02-26 US US09/259,401 patent/US6360343B1/en not_active Expired - Lifetime
-
2000
- 2000-02-16 DE DE10006919A patent/DE10006919A1/de not_active Withdrawn
- 2000-02-17 JP JP2000045102A patent/JP3212583B2/ja not_active Expired - Fee Related
- 2000-02-23 TW TW089103175A patent/TW510976B/zh not_active IP Right Cessation
- 2000-02-25 KR KR10-2000-0009353A patent/KR100493349B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10045568B4 (de) * | 1999-09-25 | 2007-06-28 | Advantest Corp. | Ereignisgestütztes Halbleiterprüfsystem |
Also Published As
Publication number | Publication date |
---|---|
KR20000071385A (ko) | 2000-11-25 |
US6360343B1 (en) | 2002-03-19 |
TW510976B (en) | 2002-11-21 |
JP3212583B2 (ja) | 2001-09-25 |
JP2000249749A (ja) | 2000-09-14 |
KR100493349B1 (ko) | 2005-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10045568B4 (de) | Ereignisgestütztes Halbleiterprüfsystem | |
DE10006919A1 (de) | Ereignisgestützes Prüfsystem | |
DE69125438T2 (de) | Ablaufsteuerung für automatische Testeinrichtung | |
DE112005001517B4 (de) | Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen | |
DE60002345T2 (de) | Billige taktsteuervorrichtung für ein hochgenaues multimodal-halbleiterprüfgerät | |
DE69124170T2 (de) | Automatisches Prüfausrüstungssystem, das eine Stiftscheibenarchitektur verwendet | |
DE10116380B4 (de) | Halbleiterprüfsystem | |
DE10055456A1 (de) | Halbleiterprüfsystem zur Prüfung von Mischsignalbauteilen | |
DE4404445C2 (de) | Integrierte Halbleiterschaltung und Verfahren zum Testen derselben | |
DE3750597T2 (de) | Geeichtes automatisches Prüfsystem. | |
DE10082751C2 (de) | Zeitkalibrierverfahren für IC-Tester und das Kalibrierverfahren verwendender IC-Tester mit Kalibrierfunktion | |
DE10120080B4 (de) | Ereignisgestütztes Prüfsystem mit einer Einrichtung zur Erzeugung von Prüfabschluß-Mehrfachsignalen | |
DE4423186C2 (de) | Verfahren zum Betreiben einer automatischen Testeinrichtung sowie automatische Testeinrichtung | |
DE10101899A1 (de) | Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen | |
DE69520960T2 (de) | Zeitgeber für ein automatisches testsystem mit hohen datenraten | |
DE19956533A1 (de) | Halbleiterprüfsystem | |
DE10007427B4 (de) | Ereignisgestütztes Prüfsystem | |
DE10132241B4 (de) | Verfahren und Vorrichtung zum Testen von Halbleiterbauelementen | |
DE112006000788T5 (de) | Taktübertragungsvorrichtung und Prüfvorrichtung | |
DE10392202T5 (de) | Testvorrichtung für einen LSI-Prüfling, Jitteranalysator und Phasendifferenzdetektor | |
DE3428580C2 (de) | ||
DE10297436T5 (de) | Zeitgenerator und Prüfvorrichtung | |
DE10297488T5 (de) | Halbleiterprüfer | |
DE19534735C2 (de) | Taktflankenformungsschaltung und -verfahren für IC-Prüfsystem | |
DE10016611A1 (de) | Prüfsystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110901 |
|
R011 | All appeals rejected, refused or otherwise settled |