DE10001871A1 - Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement - Google Patents
Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares HalbleiterschaltelementInfo
- Publication number
- DE10001871A1 DE10001871A1 DE2000101871 DE10001871A DE10001871A1 DE 10001871 A1 DE10001871 A1 DE 10001871A1 DE 2000101871 DE2000101871 DE 2000101871 DE 10001871 A DE10001871 A DE 10001871A DE 10001871 A1 DE10001871 A1 DE 10001871A1
- Authority
- DE
- Germany
- Prior art keywords
- zone
- conduction
- line
- blocking
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000000903 blocking effect Effects 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 32
- 238000005215 recombination Methods 0.000 claims description 25
- 230000006798 recombination Effects 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 24
- 239000002800 charge carrier Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 230000001737 promoting effect Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000969 carrier Substances 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 4
- 230000007717 exclusion Effects 0.000 description 25
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010871 livestock manure Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren zur Herstellung eines steuerbaren Halbleiterschaltelements, wobei das Verfahren folgende Verfahrensschritte aufweist: DOLLAR A - Bereitstellen eines Halbleiterkörpers (1; 2) mit einer ersten Leitungszone (10, 12; 14, 16; 18) eines ersten Leitungstyps (n), einer zweiten Leitungszone (22; 24; 26) des ersten Leitungstyps und einer Sperrzone (30; 32; 34) eines zweiten Leitungstyps (p), die zwischen der ersten und zweiten Leitungszone (10-18; 22-26) angeordnet ist; DOLLAR A - Einbringen eines die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps fördernden Materials (60; 62; 64) in die Sperrzone (30; 32; 34). DOLLAR A Steuerbares Halbleiterschaltelement.
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstel
lung eines steuerbaren Halbleiterschaltelements, insbesondere
eines Feldeffekttransistors (FET) oder eines IGBT (Insulated
Gate Bipolartransistor).
Bei bekannten Herstellungsverfahren derartiger Bauelemente
wird zunächst ein Halbleiterkörper mit einer ersten Leitungs
zone eines ersten Leitungstyps, einer zweiten Leitungszone
des ersten Leitungstyps und einer Sperrzone eines zweiten
Leitungstyps, die zwischen der ersten und zweiten Leitungszo
ne angeordnet ist, bereitgestellt.
Die gegenseitige Lage der ersten und zweiten Leitungszone,
die bei FETs oder bei IGBTs die Source- und Drain-Zonen bil
den, und der Sperrzone kann dabei, abhängig von der Geometrie
des resultierenden Bauteils, verschieden sein.
Bei Halbleiterschaltelementen in vertikaler Bauweise, wie
z. B. bei Vertikal-FETs oder Vertikal-IGBTs, befinden sich die
Anschlüsse für die ersten und zweiten Leitungszonen an gegen
überliegenden Seiten des Halbleiterkörpers. Dementsprechend
sind die erste Leitungszone, die Sperrzone und die zweite
Leitungszone bei dieser Ausführungsform wenigstens ab
schnittsweise in vertikaler Richtung übereinander angeordnet.
Dies wird beispielsweise dadurch erreicht, daß die Sperrzone
wannenartig in der ersten Leitungszone und die zweite Lei
tungszone wannenartig in der Sperrzone angeordnet ist. Hier
bei entstehen auch Bereiche an der Oberfläche des Halbleiter
körpers, in denen die erste Leitungszone, die zweite Lei
tungszone und die Sperrzone nebeneinander angeordnet sind,
wobei bei den bekannten Herstellungsverfahren eine oder meh
rere Steuerelektroden, d. h. Gate-Elektroden bei FETs und
IGBTs, üblicherweise isoliert durch eine Oxidschicht, benach
bart zu den ersten und zweiten Leitungszonen und der Sperrzo
ne auf dem Halbleiterkörper ausgebildet werden bevor eine
Kontaktierung der ersten Leitungszone erfolgt.
Die erste Leitungszone, die Sperrzone und die zweite Lei
tungszone können auch schichtweise übereinander angeordnet
sein, wobei bei bekannten Herstellungsverfahren eine oder
mehrere Aussparungen in dem Halbleiterkörper hergestellt wer
den, die sich von der zweiten Leitungszone durch die Sperrzo
ne bis an die erste Leitungszone erstrecken, und wobei gegen
über dem Halbleiterkörper durch eine Isolationsschicht iso
lierte Steuerelektroden in den Aussparungen hergestellt wer
den bevor eine Kontaktierung der zweiten Leitungszone, bei
spielsweise durch Abscheiden einer Metallisierung auf die
Oberfläche des Halbleiterkörpers, erfolgt.
Bei Bauelementen in horizontaler Bauweise, sind die erste
Leitungszone, die Sperrzone und die zweite Leitungszone in
horizontaler Richtung des Halbleiterkörpers wenigstens ab
schnittsweise nebeneinander angeordnet. Dies kann dadurch er
reicht werden, daß in einem Halbleiterkörper des zweiten Lei
tungstyps beabstandet zueinander Wannen des ersten Leitungs
typs eingebracht sind. Bei den bekannten Herstellungsverfah
ren wird auf den an der Oberfläche freiliegenden, zwischen
den ersten und zweiten Leitungszonen angeordneten Bereichen
der Sperrzone eine Isolationsschicht und darüber eine Steuer
elektrode aufgebracht.
Derartige Bauelemente werden durch Anlegen einer Steuerspan
nung zwischen der Steuerelektrode und der ersten oder zweiten
Leitungszone gesteuert, wobei sich bei Anlegen einer Steuer
spannung ein leitender Kanal zwischen der ersten und zweiten
Leitungszone in der Sperrzone ausbildet. Durch die nebenein
ander oder übereinander liegenden ersten Leitungszonen des
ersten Leitungstyps, Sperrzonen des zweiten Leitungstyps und
zweite Leitungszonen des ersten Leitungstyps sind bei derartigen
Bauelementen unweigerlich parasitäre Bipolartransisto
ren vorhanden, die die Spannungsfestigkeit dieser Bauelemente
zwischen der ersten und zweiten Leitungszone mitbestimmen.
Die Basis des parasitären Bipolartransistors wird dabei durch
die Sperrzone, Kollektor und Emitter werden durch die erste
bzw. zweite Leitungszone gebildet. Bei n-Kanal-MOSFET oder n-
Kanal-IGBT ist der parasitäre Bipolartransistor ein npn-
Bipolartransistor, bei p-Kanal-MOSFET oder p-Kanal-IGBT ist
der parasitäre Transistor ein pnp-Bipolartransistor. Bei An
legen einer Spannung zwischen der ersten und zweiten Lei
tungszone, d. h. zwischen Drain und Source bei MOSFET und
IGBT, werden in die Sperrzone mit zunehmender Spannung La
dungsträger injiziert, die eine Vorspannung der Basis des pa
rasitären Bipolartransistors bewirken und damit dessen Spa
nungsfestigkeit in Kollektor-Emitter-Richtung, und somit die
Spannungsfestigkeit des Halbleiterschaltelements reduzieren.
Um die Anhäufung von Ladungsträgern in der Sperrzone zu ver
hindern, ist es beispielsweise aus der EP 0 656 661 B1 be
kannt, eine der Leitungszonen und die Sperrzone, gegebenen
falls über einen Widerstand, kurzzuschließen. Der parasitäre
Bipolartransistor ist dann auf eine Diode reduziert. Dies er
höht die Spannungsfestigkeit des Bauteils in einer Richtung,
bewirkt jedoch, daß das Bauteil schon bei geringen Spannungen
in entgegengesetzter Richtung leitet.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein
Verfahren zur Herstellung eines steuerbaren, in beide Rich
tungen sperrendes Halbleiterschaltelements zur Verfügung zu
stellen, das mit bekannten Mitteln und weitgehend unter Ver
wendung bestehender Verfahrensabläufe durchführbar ist. Das
Halbleiterschaltelement soll insbesondere in einer Richtung
eine Spannungsfestigkeit aufweisen, die der Spannungsfestig
keit von Halbleiterschaltelementen mit Kurzschluß zwischen
der Sperrzone und einer der Leitungszonen entspricht.
Diese Aufgabe wird durch ein Verfahren gemäß den Merkmalen
des Anspruchs 1 gelöst.
Es wurde herausgefunden, daß das Einbringen eines die Rekom
bination von Ladungsträgern des ersten und zweiten Leitungs
typs fördernden Materials in die Sperrzone, bzw. die Basis
des parasitären Bipolartransistors, die Stromverstärkung des
parasitären Bipolartransistors stark herabsetzt und dessen
Spannungsfestigkeit zwischen Kollektor und Emitter, und damit
die Spannungsfestigkeit des Halbleiterschaltelements zwischen
erster und zweiter Leitungszone, erheblich erhöht. Das Rekom
binationsmaterial verhindert die Anhäufung von Ladungsträgern
in der Sperrzone und wirkt so einer Reduzierung der Sperr
spannung entgegen.
Nach der Bereitstellung eines Halbleiterkörpers mit einer er
sten Leitungszone eines ersten Leitungstyps, einer zweiten
Leitungszone des zweiten Leitungstyps und einer zwischen der
ersten und zweiten Leitungszone angeordneten Sperrzone sieht
das Verfahren deshalb vor, ein die Rekombination von Ladungs
trägern des ersten und zweiten Leitungstyps förderndes Mate
rial, vorzugsweise mittels Diffusion, in die Sperrzone einzu
bringen.
Das eindiffundierte Material ist vorzugsweise ein Metall, wie
z. B. Platin. Durch die Diffusion soll eine hohe Konzentration
von Rekombinationsmaterial in der Sperrzone erreicht werden,
wobei die Konzentration aber nur so hoch sein soll, daß die
Leitfähigkeit in der Sperrzone nicht beeinträchtigt wird. Die
Durchführung von Diffusionsschritten bei der Herstellung von
Halbleiterbauteilen ist mit bekannten Mitteln durchführbar
und läßt sich leicht in bestehende Verfahrensabläufe bei der
Herstellung der Bauelemente einbinden.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand
der Unteransprüche.
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, vor
dem Diffusionsschritt ein die zweite Leitungszone durchdrin
gendes, bis an die oder in die Sperrzone reichendes Kontakt
loch einzubringen. Das Einbringen eines solchen Kontaktloches
ist Teil bekannter Herstellungsverfahren zur Herstellung von
Halbleiterschaltelementen in vertikaler Ausführung und soll
auch bei einer Ausführungsform des erfindungsgemäßen Verfah
rens beibehalten werden, um bestehende Verfahrensschritte
weitgehend nutzen zu können. In dem Diffusionsschritt wird
das die Rekombination fördernde Material in das Kontaktloch
eingebracht und anschließend durch Aufheizen des Halbleiter
körpers in die Sperrzone eindiffundiert. Anschließend wird in
Bereichen der Sperrzone, die in dem Kontaktloch freiliegen,
eine Zone des ersten Leitungstyps, beispielsweise durch Im
plantation erzeugt. Nach dem Einbringen einer Metallisierung
zur Kontaktierung der ersten Leitungszone in das Kontaktloch
bildet die Zone des ersten Leitungstyps in der Sperrzone ei
nen Widerstand zwischen der Sperrzone und der ersten Lei
tungszone.
Gegenstand der Erfindung ist des weiteren ein steuerbarer
Halbleiterschalter, wie er mittels des erfindungsgemäßen Ver
fahrens herstellbar ist.
Die vorliegende Erfindung wird nachfolgend anhand von Ausfüh
rungsbeispielen in den Figuren näher erläutert. Es zeigen:
Fig. 1 Ausschnittsweise Darstellung eines Halbleiterkör
pers im Querschnitt während verschiedener Stadien
des erfindungsgemäßen Herstellungsverfahrens nach
einer ersten Ausführungsform;
Fig. 2 Ausschnittsweise Darstellung eines Halbleiterkör
pers im Querschnitt während verschiedener Stadien
des erfindungsgemäßen Herstellungsverfahrens nach
einer zweiten Ausführungsform;
Fig. 3 Ausschnittsweise Darstellung eines Halbleiterkör
pers im Querschnitt während verschiedener Stadien
des erfindungsgemäßen Herstellungsverfahrens nach
einer dritten Ausführungsform;
Fig. 4 Ausschnittsweise Darstellung eines Halbleiterkör
pers im Querschnitt, der nach einem erfindungsgemä
ßen Herstellungsverfahren gemäß einer vierten Aus
führungsform hergestellt ist;
Fig. 5 Ausschnittsweise Darstellung eines Halbleiterkör
pers im Querschnitt während verschiedener Stadien
des erfindungsgemäßen Herstellungsverfahrens nach
einer weiteren Ausführungsform.
In den Figuren bezeichnen, sofern nicht anders angegeben,
gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher
Bedeutung. Ohne Beschränkung der Allgemeinheit sind Zonen des
ersten Leitungstyps im folgenden als n-leitende Zonen und Zo
nen des zweiten Leitungstyps als p-leitende Zonen darge
stellt.
Fig. 1 veranschaulicht einen MOSFET als steuerbares Halblei
terschaltelement nach der Erfindung während verschiedener
Stadien des erfindungsgemäßen Herstellungsverfahrens im Quer
schnitt bzw. in Draufsicht (Fig. 1b).
Ein erster Verfahrensschritt sieht die Bereitstellung eines
Halbleiterkörpers 1 vor, in dem eine n-dotierte Drain-Zone
10, 12 als erste Leitungszone, eine zweite n+-dotierte (d. h.
stark n-dotierte) Source-Zone 20 als zweite Leitungszone und
zwischen der ersten und zweiten Leitungszone 10, 12, 20 eine
p-dotierte Sperrzone ausgebildet sind. Die Drain-Zone 10, 12
besteht in dem Ausführungsbeispiel aus einer n-dotierten
Schicht 10 und einer n+-dotierten Schicht 12, wobei letztere
zum Anschluß einer Drain-Elektrode dient. Bei einem IGBT ist
die n+-dotierte Schicht 12 durch eine p+-dotierte Schicht er
setzt.
Die Sperrzone 30 ist bei dem Ausführungsbeispiel wannenartig
in der Drain-Zone 10 ausgebildet, wobei die Source-Zone 20
wiederum wannenartig in der Sperrzone 30 ausgebildet ist.
Auf den bereitgestellten Halbleiterkörper 1 ist bereits eine
Gate-Elektrode 40 als Steuerelektrode aufgebracht, die mit
tels einer Isolationsschicht 42, vorzugsweise einer Oxid
schicht gegenüber dem Halbleiterkörper 1 isoliert angeordnet
ist. Die Gate-Elektrode 40 ist dabei benachbart zu Abschnit
ten der Drain-Zone 10, der Sperrzone 30 und der Source-Zone
20 angeordnet, wobei sich beim Betrieb des späteren Bauele
ments unterhalb der Gate-Elektrode 40 ein leitender Kanal in
der Sperrzone 30 zwischen der Drain- und der Source-Zone 10,
12, 20 ausbilden kann.
Die dargestellte Struktur wiederholt sich vorzugsweise zu
beiden Seiten des dargestellten Ausschnitts und in entspre
chender Weise senkrecht zur Zeichenebene mehrmals, um eine
zellenartige Struktur zu erreichen. Fig. 1b zeigt beispiel
haft einen größeren Ausschnitt der bereitgestellten Anordnung
im Querschnitt entlang der in Fig. 1a eingezeichneten
Schnittlinie a-a'. Dargestellt sind vier Zellen mit jeweils
einer p-dotierten Wanne 30 und einer n+-dotierten Wanne 20.
Die darüberliegenden Gate-Elektrode 40, die Aussparungen zur
Kontaktierung der Source-Zone 20 aufweist, ist mit gestri
chelten Linien schraffiert dargestellt. Es ist auch möglich,
die Wannen langgestreckt auszubilden, wobei mehrere derartige
Wannen nebeneinander liegend angeordnet sind.
In einem nächsten, in Fig. 1c dargestellten Schritt des Her
stellungsverfahrens wird ein die Isolationsschicht 42 und die
Source-Zone 20 durchdringendes, bis in die Sperrzone 30 rei
chendes Kontaktloch 50 in die bereitgestellte Anordnung ein
gebracht, das in horizontaler Richtung nach allen Seiten zu
der Gate-Elektrode 40 beabstandet sind. Wie in den Fig. 1a
und 1c durch gestrichelte Linien angedeutet ist, besteht die
Möglichkeit, in der Sperrzone 30 eine p+-dotierte Zone 33
auszubilden, wobei das Kontaktloch 50 bei Vorsehen einer sol
chen Zone 33 bis an diese oder in diese Zone 33 reicht.
Bei bekannten Herstellungsverfahren für MOSFET oder IGBT wird
in dieses Kontaktloch eine Metallisierung zur Kontaktierung
der Source-Zone 20 eingebracht. Dadurch werden gleichzeitig
die Source-Zone 20 und die Sperrzone 30, die bei MOSFET auch
als Body-Bereich oder Bulk bezeichnet ist, kurzgeschlossen.
Hierdurch wird verhindert, daß sich p-Ladungsträger in der
Sperrzone anhäufen können, die zu einer Reduzierung der Span
nungsfestigkeit des MOSFET in Drain-Source-Richtung führen
können. Diese Maßnahme bringt jedoch den Nachteil mit sich,
daß der MOSFET nur noch in einer Richtung, nämlich zwischen
der Drain-Zone 10 und der Source-Zone 20, bei Anlegen einer
Flußspannung sperren kann. Bei Anlegen einer Flußspannung
zwischen der Source-Zone 20 und der Drain-Zone 10 leitet der
bekannte MOSFET.
Nach dem erfindungsgemäßen Verfahren erfolgt über die Kon
taktlöcher eine Diffusion eines die Rekombination von La
dungsträgern des ersten und zweiten Leitungstyps fördernden
Materials, vorzugsweise eines Metalls, wie z. B. Platin, in
die Sperrzone 30. Die Diffusion erfolgt vorzugsweise mittels
eines sogenannten "rapid thermal annealing"-Verfahrens. Dabei
wird der Halbleiterkörper 1 nach dem Einbringen des Rekombi
nationsmaterials in das Kontaktloch 50 sehr schnell aufge
heizt, vorzugsweise auf Temperaturen über 800°C, und an
schließend sehr schnell wieder abgekühlt. Über die Höhe der
Temperatur und die Zeitdauer der Temperaturschritte wird das
Ausmaß der Eindiffusion des Rekombinationsmaterials in die
Sperrzone 30 bestimmt. Fig. 1c zeigt beispielhaft eine Ver
teilung des Rekombinationsmaterials in der Sperrzone 30 nach
dem Diffusionsschritt, wobei eine Eindiffusion bis in die
Drain-Zone 10 erfolgen kann.
In einem nächsten in Fig. 1e dargestellten Schritt wird eine
n+-leitende Schicht 70 im Bereich des Kontaktlochs 50 in dem
Halbleiterkörper 1, wenigstens jedoch zwischen dem Kontakt
loch 50 und der Sperrzone 30 erzeugt. Dies erfolgt beispiels
weise durch Implantation von Atomen, die n-Ladungsträger ab
geben.
In einem nächsten, in Fig. 1f dargestellten Schritt, wird
ein Kontaktierungsmaterial 80, vorzugsweise ein Metall, wie
z. B. Aluminium, abgeschieden, das zur Kontaktierung der zwei
ten Leitungszone 20 dient. Die n+-leitende Schicht 70 bildet
dabei einen Widerstand zwischen der Sperrzone 30 und der
Source-Zone 20. Zugleich bildet die n+-leitende Schicht 70
einen Teil der Source-Zone 20. Weiterhin erfolgt eine rück
seitige Metallisierung 90 des Halbleiterkörpers zur Kontak
tierung der Drain-Zone 10, 12.
Durch die Abfolge aus n-leitender Drain-Zone 10, 12, p-
leitender Sperrzone 30 und n-leitender Source-Zone 20, zusam
men mit der n+-dotierten Schicht 70, ist ein parasitärer Bi
polartransistor vorhanden, dessen Basis durch die Sperrzone
30 und dessen Emitter abhängig von der Polung einer zwischen
der Drain- und Source-Zone 10, 12; 20 angelegten Spannung
durch die Source- oder Drain-Zone gebildet ist. Bei n-Kanal-
MOSFET und einer positiven Spannung zwischen Drain- und Sour
ce-Elektrode 10, 12; 20 bildet die Source-Zone 20 den Emit
ter, bei einer negativen Drain-Source-Spannung bildet die
Drain-Zone den Emitter. Die jeweils andere der Drain- und
Source-Zonen 10, 12; 20 bildet den Kollektor des parasitären
Bipolartransistors. Das Schaltsymbol des parasitären Bipolar
transistors für eine positive Drain-Source-Spannung ist in
Fig. 1f eingezeichnet.
Das in die Sperrzone 30, und damit die Basis des parasitären
Bipolartransistors eingebrachte Rekombinationsmaterial 60
fördert die Rekombination von n- und p-Ladungsträgern in der
Sperrzone 20. Hierdurch wird verhindert, daß sich in der
Sperrzone 30 p-Ladungsträger (Löcher) anhäufen, die zu einer
Reduzierung der Spannungsfestigkeit des MOSFET führen würden.
Die Stromverstärkung des parasitären Bipolartransistors ist
dabei stark reduziert. Die Sperrspannung des dargestellten
MOSFET in Drain-Source-Richtung entspricht der eines MOSFET
mit kurzgeschlossener Source- und Sperrzone. Zudem sperrt der
resultierende MOSFET auch bei Anlegen einer Flußspannug zwi
schen der Source-Elektrode S und der Drain-Elektrode D, wegen
des dann in Sperrichtung gepolten pn-Übergangs zwischen der
Schicht 70 und der Sperrzone 30. Die Sperrspannung in Source-
Drain-Richtung ist allerdings erheblich geringer als in
Drain-Source-Richtung.
Fig. 2 zeigt ausschnittsweise ein erfindungsgemäßes Halblei
terschaltelement während verschiedener Stadien des erfin
dungsgemäßen Herstellungsverfahrens. Ein erster Schritt sieht
die Bereitstellung eines Halbleiterkörpers 1 mit einer ersten
n- bzw. n+-leitenden Leitungszone 10, 12, einer wannenartig
in der ersten Leitungszone 10 ausgebildeten p-leitenden
Sperrzone 30 und einer wannenartig in der Sperrzone 30 ausge
bildeten n+-leitenden zweiten Leitungszone 20 vor. Anders als
bei dem Verfahren nach Fig. 1, ist noch keine Steuerelektro
de auf den Halbleiterkörper 1 aufgebracht.
In einem nächsten, in Fig. 2b dargestellten Schritt, wird
ein die Rekombination von ersten und zweiten Ladungsträgern
förderndes Material 60 durch Diffusion in die Sperrzone ein
gebracht. Das einzudiffundierende Material 60, vorzugsweise
Platin, wird dabei zunächst, gegebenenfalls unter Verwendung
geeigneter Masken auf den Halbleiterkörper 1 aufgebracht und
anschließend durch Aufheizen des Halbleiterkörpers 1 durch
die zweite Leitungszone 20 in die Sperrzone 30 eindiffun
diert. Die Höhe der Temperatur und die Dauer des Temperatur
schritts bestimmen dabei die Eindringtiefe des Rekombinati
onsmaterials 60. Die Diffusion erfolgt derart, daß das Rekombinationsmaterial
hauptsächlich in die Sperrzone gelangt. Ei
ne Eindiffusion in die erste Leitungszone 10, 12 und die
zweite Leitungszone 20 ist dabei unschädlich.
Anschließend werden mittels bekannter Verfahren die gegenüber
dem Halbleiterkörper 1 isolierte Steuerelektrode 40 und ein
Kontakt 80 zu der zweiten Leitungszone 20 hergestellt und ei
ne rückseitige Metallisierung 90 des Halbleiterkörpers durch
geführt. Ergebnis ist ein in Fig. 2c ausschnittsweise darge
stelltes Halbleiterschaltelement, im vorliegenden Fall ein
MOSFET, mit einer Drain-Zone 10, einer Source-Zone 20 und ei
ner dazwischen angeordneten Sperrzone 30. In die Sperrzone 30
ist Platin 60 eindiffundiert, das die Rekombination von n-
und p-Ladungsträgern in der Sperrzone 30 fördert und damit
die Stromverstärkung des durch die Drain-Zone 10, die Sperr
zone 30 und die Source-Zone 20 gebildeten parasitären Bipo
lartransistors reduziert und gleichzeitig dessen maximale
Kollektor-Emitter-Sperrspannung erhöht. Ergebnis des Herstel
lungsverfahrens ist damit ein MOSFET (oder ein IGBT wenn man
die n+-leitende Schicht 12 durch eine p+-leitende Schicht er
setzt), der bei nicht anliegender Steuerspannung sowohl in
Drain-Source-Richtung als auch in Source-Drain-Richtung, die
auch als Rückwärtsrichtung bezeichnet wird, sperrt, und der
in Drain-Source-Richtung eine Spannungsfestigkeit aufweist,
die der Spannungsfestigkeit bei Kurzschluß zwischen der Sour
ce-Zone 20 und der Sperrzone 30 entspricht. Die Spannungsfe
stigkeit in Source-Drain-Richtung ist dabei geringer als in
Drain-Source-Richtung.
Fig. 3 veranschaulicht ein weiteres erfindungsgemäßes Ver
fahren zur Herstellung eines erfindungsgemäßen Halbleiter
schaltelements. Ein erster Verfahrensschritt (Fig. 3a) sieht
vor, einen Halbleiterkörper zur Verfügung zu stellen, in dem
eine n-leitende erste Leitungszone 14, 16, die sich aus einer
n-leitenden Schicht 14 und einer n+-leitenden Schicht 16 zu
sammensetzt, eine p-leitende Sperrzone 32, und n+-leitende
zweite Leitungszonen 22 übereinander angeordnet sind. In einer
grabenförmigen Struktur des Halbleiterkörpers ist eine
Steuerelektrode 44 angeordnet, die gegenüber dem Halbleiter
körper durch eine Isolationsschicht 46 isoliert ist, und die
benachbart zu Abschnitten der ersten Leitungszone 14, der
Sperrzone 32 und der zweiten Leitungszone 22 angeordnet ist,
um bei Anlegen einer Steuerspannung einen leitenden Kanal in
der Sperrzone 32 zwischen der ersten und zweiten Leitungszone
14, 22 zu bewirken.
Fig. 3b zeigt beispielhaft einen Querschnitt durch den Halb
leiterkörper entlang der in Fig. 3b eingezeichneten Schnitt
linie b-b'. In dem Ausführungsbeispiel ist die Steuerelektro
den 44 in langgestreckten Gräben in dem Halbleiterkörper 1
angeordnet, wobei sich im oberen Bereich des Halbleiterkör
pers 1 die zweiten Leitungszonen 22 zu beiden Seiten entlang
der Gräben erstrecken. Die Steuerelektrode 44 kann auch in
einer gitterartigen Grabenstruktur angeordnet sein. Die ein
zelnen Abschnitte der Steuerelektrode 44 liegen beim Betrieb
des Bauteils auf demselben Potential.
Die Sperrzone 32 liegt in dem dargestellten Ausführungsbei
spiel bei dem bereitgestellten Halbleiterkörper 1 nach oben
hin frei. In einem nächsten, in Fig. 3c dargestellten Ver
fahrensschritt, ist vorgesehen, ein die Rekombination von n-
und p-Ladungsträgern förderndes Material 62 durch Diffusion
in die Sperrzone 32 einzubringen. Die Diffusion kann dabei
gemäß einem der bereits oben beschriebenen Verfahren erfol
gen. Eine bei dem Diffusionsschritt möglicherweise erfolgende
Eindiffusion des Rekombinationsmaterials 62 in die Drain-Zone
14 ist unschädlich.
In einem nächsten Verfahrensschritt (Fig. 3d) wird eine n+-
dotierte Schicht 72, vorzugsweise durch ein Implantationsver
fahren, in den nach oben frei liegenden Bereichen der Sperr
zone 32 erzeugt, bevor in einem nächsten Verfahrensschritt
(Fig. 3e) ein Kontaktmaterial 82, z. B. Aluminium, auf dem
Halbleiterkörper zur Kontaktierung der zweiten Leitungszone
22 aufgebracht wird und eine rückseitige Metallisierung 92
des Halbleiterkörpers zur Kontaktierung der ersten Leitungs
zone erfolgt.
Ergebnis des Herstellungsverfahrens ist ein MOSFET (oder ein
IGBT, wenn die n+-leitende Schicht 16 durch eine p+-leitende
Schicht ersetzt wird) mit einer Drain-Zone 14, 16, einer
Source-Zone 22, einer dazwischen liegenden Sperrzone 32 und
einer Gate-Elektrode 44, G, der sowohl in Drain-Source-
Richtung als auch in Source-Drain-Richtung sperrt, wobei der
durch die Abfolge der ersten Leitungszone 14, der Sperrzone
32 und der zweiten Leitungszone 22, einschließlich der n+-
leitenden Schicht 72, gebildete parasitäre Bipolartransistor
durch das in die Sperrzone 32, bzw. die Basis des Bipolar
transistors, eingebrachte Rekombinationsmaterial, eine maxi
male Kollektor-Emitter-Spannung aufweist, die größer ist als
ohne eingebrachtes Rekombinationsmaterial 60. Die Spannungs
festigkeit des MOSFET in Drain-Source-Richtung, die größer
ist als die Spannungsfestigkeit in Source-Drain-Richtung,
entspricht der Spannungsfestigkeit eines MOSFET mit kurzge
schlossener Sperrzone und Source-Zone.
Fig. 4 veranschaulicht ein gegenüber Fig. 5 abgewandeltes
Verfahren zur Herstellung eines erfindungsgemäßen Halbleiter
schaltelements. Der in einem ersten Schritt bereitgestellte
Halbleiterkörper 1 weist in einem oberen Bereich eine n+-
dotierte zweite Leitungszone 24 auf, die sich derart zwischen
der vergrabenen Struktur der Steuerelektrode 44 und der Iso
lationsschicht 46 erstreckt, daß die Sperrzone 30 nach oben
hin nicht freiliegt. In einem nächsten Verfahrensschritt (
Fig. 4b) erfolgt eine Diffusion des Rekombinationsmaterials 62
durch die zweite Leitungszone 24 in die Sperrzone, bevor in
einem nächsten Schritt eine Metallisierung 82 der Oberseite
zur Kontaktierung der zweiten Leitungszone 24 und eine Metal
lisierung 92 der Rückseite zur Kontaktierung der ersten Lei
tungszone 16 erfolgt. Ergebnis des Verfahrens ist wiederum
ein MOSFET bzw. IGBT, der in Drain-Source-Richtung und Source-Drain-Richtung
sperrt und bei dem durch die Eindiffusion
des Rekombinationsmaterials 62 in die Sperrzone 32 der para
sitäre Bipolartransistor annäherungsweise wirkungslos ist,
wodurch die Sperrspannung des MOSFET in Drain-Source-Richtung
der Sperrspannung eines MOSFET mit kurzgeschlossener Source-
und Sperrzone entspricht. Die Sperrspannung in Source-Drain-
Richtung ist geringer als in Drain-Source-Richtung.
In den Fig. 1 bis 4 sind Verfahren zur Herstellung von
Halbleiterschaltelementen, wie MOSFET oder IGBT, in vertika
ler Bauweise beschrieben. Fig. 5 veranschaulicht ein Verfah
ren zur Herstellung eines MOSFET in horizontaler Weise.
Dabei wird zunächst ein, in dem Beispiel pleitender, Halb
leiterkörper 2 bereitgestellt, in dem n+-leitende Wannen als
erste und zweite Leitungszonen 18, 26 ausgebildet sind (Fig.
5a). Der in lateraler Richtung zwischen den Wannen 18, 26
ausgebildete Bereich des Halbleiterkörpers bildet eine Sperr
zone 34.
In einem nächsten Verfahrensschritt wird ein die Rekombinati
on von n- und p-Ladungsträgern förderndes Material 64 von
oben in die Sperrzone 34 eindiffundiert, bevor in nächsten
Verfahrensschritten, eine Isolationsschicht 49 mit darüber
liegender Steuerelektrode 48 aufgebracht wird und eine Kon
taktierung der ersten und zweiten Leitungszone erfolgt, wie
dies in Fig. 5c dargestellt ist.
1
,
2
Halbleiterkörper
10
,
12
,
14
,
16
erste Leitungszone
18
erste Leitungszone
20
,
22
,
24
zweite Leitungszone
26
zweite Leitungszone
33
p+
-leitender Bereich
30
,
32
Sperrzone
40
,
44
,
48
Steuerelektrode
42
,
46
,
49
Isolationsschicht
50
Kontaktloch
60
,
62
,
64
Rekombinationsmaterial
70
,
72
n+
-leitende Schicht
80
,
82
Kontaktierung, Metallisierung
90
,
92
Metallisierung
S Source-Anschluß
D Drain-Anschluß
G Gate-Anschluß
S Source-Anschluß
D Drain-Anschluß
G Gate-Anschluß
Claims (20)
1. Verfahren zur Herstellung eines steuerbaren Halbleiter
schaltelements, wobei das Verfahren folgende Verfahrens
schritte aufweist:
- - Bereitstellen eines Halbleiterkörpers (1; 2) mit einer er sten Leitungszone (10, 12; 14, 16; 18) eines ersten Leitungs typs (n), einer zweiten Leitungszone (22; 24; 26) des ersten Leitungstyps und einer Sperrzone (30; 32; 34) eines zweiten Leitungstyps (p), die zwischen der ersten und zweiten Lei tungszone (10-18; 22-26) angeordnet ist;
- - Einbringen eines die Rekombination von Ladungsträgern des ersten und zweiten Leitungstyps fördernden Materials (60; 62; 64) in die Sperrzone (30; 32; 34).
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß das die Re
kombination fördernde Material (60; 62; 64) mittels Diffusion
eingebracht wird.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die erste Leitungszone(10, 12; 14, 16), die Sperrzone (30;
32) und die zweite Leitungszone (22; 24) in vertikaler Rich
tung des Halbleiterkörpers (1) wenigstens abschnittsweise
übereinander angeordnet sind.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
die Sperrzone (30) wannenförmig in der ersten Leitungszone
(10) und daß die zweite Leitungszone (22) wannenförmig in der
Sperrzone (30) ausgebildet ist.
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, daß
auf den bereitgestellten Halbleiterkörper eine Steuerelektro
de (40) aufgebracht ist, die benachbart zu der Sperrzone (30)
und der ersten und zweiten Leitungszone (10, 20) und isoliert
gegenüber dem Halbleiterkörper (1) angeordnet ist.
6. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
in eine Ausnehmung des Halbleiterkörpers (1) eine Steuerelek
trode (44) eingebracht ist, die benachbart zu der Sperrzone
(32) und der ersten und zweiten Leitungszone (14, 22) und
isoliert gegenüber dem Halbleiterkörper (1) angeordnet ist.
7. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß
vor dem Diffusionsschritt ein die zweite Leitungszone (20)
durchdringendes, bis an oder in die Sperrzone (30) reichendes
Kontaktloch (50) in den Halbleiterkörper (1) eingebracht
wird.
8. Verfahren nach Anspruch 7,
dadurch gekennzeichnet, daß
nach dem Diffusionsschritt in Bereichen der Sperrzone (30),
die in dem Kontaktloch (50) freiliegen eine Zone (70) des
ersten Leitungstyps (n) hergestellt wird.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß
die Herstellung der Zone (70) des ersten Leitungstyps (n)
mittels Implantation eines Ladungsträger des ersten Leitungs
typs (n) liefernden Materials erfolgt.
10. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß
eine Diffusion des Materials (60; 62) in die Sperrzone (30;
32) durch die zweite Leitungszone (20; 22) hindurch erfolgt.
11. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß
die erste Leitungszone (18), die Sperrzone (34) und die zwei
te Leitungszone (26) in horizontaler Richtung des Halbleiter
körpers wenigstens (2) abschnittsweise nebeneinander angeord
net sind.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß
nach dem Diffusionsschritt nacheinander eine Isolations
schicht (49) und eine Steuerelektrode (48) auf der Sperrzone
(34) aufgebracht werden.
13. Verfahren nach einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß
das die Rekombination von ersten und zweiten Ladungsträgern
fördernde Material (60, 62, 64) ein Metall, insbesondere Pla
tin, ist.
14. Steuerbares Halbleiterschaltelement, das folgende Merkma
le aufweist:
ein in die Sperrzone (30; 32; 34) eingebrachtes, die Rekombi nation von Ladungsträgern des ersten und zweiten Leitungstyps (n, p) förderndes Material (60; 62; 64).
- - eine erste Leitungszone (10, 12; 14, 16; 18) eines ersten Leitungstyps (n);
- - eine zweite Leitungszone (20; 22; 24; 26) des ersten Lei tungstyps (n);
- - eine zwischen der ersten und zweiten Leitungszone (10-18, 20-26) angeordnete Sperrzone eines zweiten Leitungstyps (p);
ein in die Sperrzone (30; 32; 34) eingebrachtes, die Rekombi nation von Ladungsträgern des ersten und zweiten Leitungstyps (n, p) förderndes Material (60; 62; 64).
15. Halbleiterschaltelement nach Anspruch 14,
dadurch gekennzeichnet, daß
das Material (60; 62; 64) durch Diffusion eingebracht ist.
16. Halbleiterschaltelement nach Anspruch 14 oder 15,
dadurch gekennzeichnet, daß
die erste Leitungszone (10, 12; 14, 16), die Sperrzone (30;
32) und die zweite Leitungszone (20; 22; 24) in vertikaler
Richtung des Halbleiterkörpers (1) wenigstens abschnittsweise
übereinander angeordnet sind.
17. Halbleiterschaltelement nach Anspruch 16,
dadurch gekennzeichnet, daß
die Sperrzone (30) wannenförmig in der ersten Leitungszone
(10) und daß die zweite Leitungszone (20) wannenförmig in der
Sperrzone (30) ausgebildet ist.
18. Halbleiterschaltelement nach Anspruch 17,
dadurch gekennzeichnet, daß
auf den bereitgestellten Halbleiterkörper (1) eine Steuere
lektrode (40) aufgebracht ist, die benachbart zu der Sperrzo
ne (30) und der ersten und zweiten Leitungszone (10, 20) und
isoliert gegenüber diesen Zonen angeordnet ist.
19. Halbleiterschaltelement nach Anspruch 16,
dadurch gekennzeichnet, daß
in eine Ausnehmung des Halbleiterkörpers (1) eine Steuerelek
trode (44) eingebracht ist, die benachbart zu der Sperrzone
(32) und der ersten und zweiten Leitungszone (14; 22; 24) und
isoliert gegenüber diesen Zonen angeordnet ist.
20. Halbleiterschaltelement nach einem der vorangehenden An
sprüche,
dadurch gekennzeichnet, daß
das die Rekombination fördernde Material (60; 62; 64) ein Me
tall, insbesondere Platin, ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000101871 DE10001871A1 (de) | 2000-01-18 | 2000-01-18 | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2000101871 DE10001871A1 (de) | 2000-01-18 | 2000-01-18 | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10001871A1 true DE10001871A1 (de) | 2001-08-02 |
Family
ID=7627849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2000101871 Ceased DE10001871A1 (de) | 2000-01-18 | 2000-01-18 | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10001871A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10227832C1 (de) * | 2002-06-21 | 2003-11-13 | Infineon Technologies Ag | Brückenschaltung |
FR2864344A1 (fr) * | 2003-12-18 | 2005-06-24 | St Microelectronics Sa | Composant semiconducteur comprenant des zones a concentration de platine elevee |
US7560783B2 (en) | 2002-04-19 | 2009-07-14 | Infineon Technologies Ag | Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method |
DE10262169B4 (de) * | 2002-04-19 | 2016-11-03 | Infineon Technologies Ag | Halbleiterbauelement und integrierte Schaltungsanordnung damit |
DE102013106055B4 (de) | 2012-06-14 | 2023-09-07 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2632448A1 (de) * | 1975-07-18 | 1977-01-20 | Tokyo Shibaura Electric Co | Halbleitervorrichtung und verfahren zu ihrer herstellung |
DE3131914A1 (de) * | 1981-08-12 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung |
US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
DE4223914A1 (de) * | 1992-06-30 | 1994-01-13 | Fraunhofer Ges Forschung | Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke |
EP0656661A1 (de) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET mit einem Widerstand zum Verbessern der Stromführung bei umgekehrter Vorspannung |
-
2000
- 2000-01-18 DE DE2000101871 patent/DE10001871A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2632448A1 (de) * | 1975-07-18 | 1977-01-20 | Tokyo Shibaura Electric Co | Halbleitervorrichtung und verfahren zu ihrer herstellung |
DE3131914A1 (de) * | 1981-08-12 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Leistungs-mos-feldeffekttransistor und verfahren zu seiner herstellung |
US4620211A (en) * | 1984-08-13 | 1986-10-28 | General Electric Company | Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices |
DE4223914A1 (de) * | 1992-06-30 | 1994-01-13 | Fraunhofer Ges Forschung | Verfahren zum Herstellen eines vertikalen Leistungsbauelementes mit reduzierter Minoritätsträgerlebensdauer in dessen Driftstrecke |
EP0656661A1 (de) * | 1993-11-12 | 1995-06-07 | Nippondenso Co., Ltd. | DMOSFET mit einem Widerstand zum Verbessern der Stromführung bei umgekehrter Vorspannung |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7560783B2 (en) | 2002-04-19 | 2009-07-14 | Infineon Technologies Ag | Metal-semiconductor contact, semiconductor component, integrated circuit arrangement and method |
DE10262169B4 (de) * | 2002-04-19 | 2016-11-03 | Infineon Technologies Ag | Halbleiterbauelement und integrierte Schaltungsanordnung damit |
DE10227832C1 (de) * | 2002-06-21 | 2003-11-13 | Infineon Technologies Ag | Brückenschaltung |
FR2864344A1 (fr) * | 2003-12-18 | 2005-06-24 | St Microelectronics Sa | Composant semiconducteur comprenant des zones a concentration de platine elevee |
US7282750B2 (en) | 2003-12-18 | 2007-10-16 | Stmicroelectronics S.A. | Semiconductor component comprising areas with a high platinum concentration |
DE102013106055B4 (de) | 2012-06-14 | 2023-09-07 | Infineon Technologies Austria Ag | Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Kontakteinsatz und einem metallischen Rekombinationselement sowie Halbleitervorrichtung |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2904769C2 (de) | V-Nut-MOS-Feldeffekttransistor | |
EP0879481B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE112011101254B4 (de) | Leistungshalbleiterbauteile und Verfahren zu deren Herstellung | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
EP0833386B1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE102010039258B4 (de) | Transistorbauelement mit reduziertem Kurzschlussstrom | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
EP0748520B1 (de) | Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit | |
DE19922187C2 (de) | Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102014101130A1 (de) | Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung | |
DE1944793B2 (de) | Verfahren zur herstellung einer integrierten halbleiteranordnung | |
DE10224201B4 (de) | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben | |
DE112016006723T5 (de) | Halbleitereinrichtung | |
DE102012224291A1 (de) | Halbleitervorrichtung mit lateralem bipolarem Transistor und isoliertem Gate | |
DE10214175B4 (de) | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102005048447B4 (de) | Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE10313712B4 (de) | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen | |
DE4104588A1 (de) | Halbleiterbauelement mit einem leitfaehigkeitsmodulations-misfet | |
DE10001871A1 (de) | Verfahren zur Herstellung eines steuerbaren Halbleiterschalt-elements und steuerbares Halbleiterschaltelement | |
DE19958694A1 (de) | Steuerbares Halbleiterschaltelement | |
DE19534388A1 (de) | IGBT-Transistorbauteil | |
DE102018116374B4 (de) | Halbleitervorrichtung | |
DE19534154A1 (de) | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement | |
DE19647324A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |