CZ197694A3 - Method of phase shift and apparatus for making the same - Google Patents
Method of phase shift and apparatus for making the same Download PDFInfo
- Publication number
- CZ197694A3 CZ197694A3 CZ941976A CZ197694A CZ197694A3 CZ 197694 A3 CZ197694 A3 CZ 197694A3 CZ 941976 A CZ941976 A CZ 941976A CZ 197694 A CZ197694 A CZ 197694A CZ 197694 A3 CZ197694 A3 CZ 197694A3
- Authority
- CZ
- Czechia
- Prior art keywords
- signal
- time
- delay
- value
- wave
- Prior art date
Links
- 230000010363 phase shift Effects 0.000 title claims description 24
- 238000000034 method Methods 0.000 title claims description 20
- 230000008859 change Effects 0.000 claims description 62
- 238000005070 sampling Methods 0.000 claims description 25
- 230000003111 delayed effect Effects 0.000 claims description 17
- 230000007704 transition Effects 0.000 claims description 13
- 230000001934 delay Effects 0.000 claims description 12
- 230000000737 periodic effect Effects 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 239000000725 suspension Substances 0.000 claims description 5
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000009795 derivation Methods 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- 230000010076 replication Effects 0.000 claims description 2
- 235000014101 wine Nutrition 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
- Analogue/Digital Conversion (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Description
Oblast techniky:
Předkládaný vynález se obecně týká způsobu posouvu fáze a posouvačů fáze řízených signálem. Přesněji še týká posouvačůfáze obsahujících alespoň několik spožďovacích elementů připojovaných k výstupní svorce v závislosti na velikosti řídícího signálu.
Vynález se také týká signálových multiplexorů řízených alespoň některými signály a ještě přesněji takových multiplexorů, které jsou řízeny uvažovaným kódovaným signálem.
Dosavadní stav techniky:
Posouvače fáze řízené signálem jsou obvykle analogová zařízení obsahující proměnné reaktance jako jsou varaktory, které mají velikost řízenou amplitudou napětí. Takovéto posouvače fáze jsou často zabudovány v napětím řízených generátorech proměnlivé frekvence, stejně jako v zpětnovazebních smyčkách fázových závěsů. V takových případech se jako řídící napětí přivádí pevné hodiny. Oscilátor s proměnnou frekvencí vytváří výstupní frekvenci a ta se přivádí zpátky na jeden ze vstupů fázového detektoru s tím, že druhý vstup je citlivý na vstupní frekvenci. Fázový detektor odvozuje chybové napětí, které je přivedeno na filtr smyčky, který je připojen k napětím řízenému oscilátoru s proměnnou amplitudou napětí, která řídí výstupní frekvenci oscilátoru. Zpětnovazební smyčky fázových závěsů se používají k zavěšení příjmače na vstupní frekvenci s nulovou frekvencí nebo fázovou chybou. V příjmačích citlivých na signály s různou fází, které reprezentují digitální data, tj. QPSK nebo BPSK signály, je demodulátor příjmače zavěšen na znakovou frekvenci s nulouvou fázovou chybou. Takovéto zavěšení se obvykle provede v prvním nebo v druhém průchodu zpětnovazebnou smyčkou fázového závěsu.
Dříve používané analogové posouvače fáze a analogové zpětnovazební smyčky fázového závěsu měly nepříjemné vlastnosti všech analogových obvodů, tj. obtížnou opakovatelnost při výrobě, nízký zisk výroby, nepřesnost a potřebné přizpůsobení analogových částí k zbývajícím částem zařízení. Aby byly tyto problémy odstraněny, byly vyvinuty digitální zpětnovazebně smyčky fázových závěsů. Digitální zpětnovazebně smyčka fázového závěsu citlivého na signály v základním pásmu, které mají být demodulovány, obsahují analogovo-digitální převodník s jedním vstupem citlivým na tento signál. Převodník má druhý vstup citlivý na vzorkovací hodinový kmitočet mající proměnlivou frekvenci řízenou digitální zpětnovazební smyčkou fázového závěsu. Převodník vytváří vícebitový digitální výstupní signál mající proměnlivou hodnotu závislou na amplitudě signálu v základním pásmu, když se objeví vzorek odvozený od hodin. Signál v základním pásmu se vyskytuje v celém rozsahu hodnot z důvodu poruch při přenosu a při původním místem a místem zpětnovazební Normálně jsou během jednoho symboly zpracování signálu mezi smyčky fázového závěsu.
odebrány alespoň dva vzorky.
Proměnlivý digitální výstupní signál z převodníku postupuje do dekodéru symbolů a do generátoru chyb. Dekodér symbolů a chybový generátor odvozují výstupní datový signál reprezentující digitální hodnotu symbolu stejně tak, jako signál indikující fázovou chybu mezi signálem s proměnnou fází a vzorkovacími hodinami. Digitální signál reprezentující fázovou chybu postupuje do smyčky filtru časování symbolu, který následně řídí přímý digitální syntetizér mající digitální výstupní signál s hodnotami reprezentujícími amplitudy sinusového signálu. Přímý digitální syntetizér řídí digitálně-analogový převodník, který má výstup podobný sinusovému průběhu s hodnotami rovnými digitálním hodnotám odvozovaným syntetizérem. Sinusovému signálu podobný signál z ďigitálne^analógoveho převodníku vstupuje do dolní propusti. Přímé digitální sýntetizéřy jsou frekvenčně omezeny několika mega Hertzy, takže výstup dolní propusti má výrazně nižší frekvenci, než signál v základním pásmu vstupující do analogovo-digitálního převodníku. Aby byla zajištěna přijatelná vzorkovací frekvence pro analogovo-digitální převodník, je výstup dolní propusti předáván do zpětnovazebně smyčku fázového závěsu, která násobí frekvenci. Tyto dřívější systémy jsou relativně složité, vyžadují analogovou zpětnovazebnou smyčku fázového závěsu s digitální zpětnovazebnou smyčkou fázového závěsu společně s digitálně-analógovým převodníkem a dolní propust.
pro demodulování signálů příjmačů zahrnovaly po řadě první a druhý
Jiné dřívější s proměnnou fází analogovo-digitální digitální systémy dodávaných do převodníky mající vstupní vstup připojené na signál v základním pásmu a na stálý vzorkovací hodinový kmitočet. Analogovo-digitální převodník odvozoval digitální výstup mající hodnoty vyjadřující amplitudu signálu v základním pásmu vstupujícího do převodníku v okamžicích, kdy se objevovaly vzorkovací hodiny. K určení úrovně přesnosti výstupního signálu analogovo-digitálního převodníku, je interpolátor citlivý na výstup převodníku, kde nachází v kýžené okamžiky navzorkovaané hodnoty, interpolátor je typ citlivý buďto na konečné nebo na nekonečné impulsy. Interpolátor poskytuje digitální výstup, který postupuje do procesoru časování symbolů, který má výstup, který upravuje ;% koeficienty, používané v interpolátoru. Procesor časování symbolů také poskytuje data reprezentující výstupní signály. j
Další typ digitálního fázového závěsu vzorkuje amplitudu příjmaného signálu. Výsledné vzorky jsou zpracovány, aby z nich byl odvozen chybový řídící signál pro frekvenci vzorkovaného zdroje. Řídící signál chyby řídí frekvenci vzorkování zdroje tím, že volí jeden z několika předem stanovených dělicích faktorů pro zdroj konstantního hodinového kmitočtu. Tak, jak se mění chyba, mění se dělicí faktor a tak se vzorkovací frekvence mění o konečné, pevné hodnoty. Tento typ fázového závěsu má tu nevýhodu, že se nehodí pro vysoké frekvence vzorkování zdroje a nezajišťuje rozlišení vysokých frekvencí.
Podstata vynálezu:
Předmětem tohoto vynálezu je tedy nový a vylepšený způsob posuvu fáze řízeného signálem a zařízení pro uskutečnění tohoto způsobu.
Dalším předmětem tohoto vynálezu je popsat nový signálem řízený oscilátor s proměnnou frekvencí a popsat způsob odvozování vlny s proměnnou frekvencí citlivé na řídící signál.
Nadto je cílem tohoto vynálezu popsat nový a vylepšený digitální fázový závěs a způsob digitálního zavěšování fáze vstupní frekvence a hodin.
Ještě další cíl tohoto vynálezu je popsat digitální fázový závěs obsahující digitálně řízený asynchronní posouvač fáze taktovaný pevným hodinovým kmitočtem.
A dalším cílem tohoto vynálezu je popsat digitální fázový závěs vhodný pro vysoké frekvence, který je relativně levný, protože obsahuje zdroj konstantní frekvence.
V souladu s prvním aspektem tohoto vynálezu, je jeho podstatou změna vlny hodinového signálu mající pevnou předem stanovenou frekvenci, ze které se odvozuje výstupní vlna obsahující odvozený digitální řídící signál mající velikost, která se pohybuje v závislosti na relativní fázi vstupního signálu s konstantní frekvencí, což má za následek, že hodinová vlna má alespoň několik diskrétních spoždění tak, že je odvozeno alespoň několik vln majících rozdílné časové pozice, které jsou kopiemi hodinové vlny, kde se vybírá jedna z alespoň několika vln, které mají rozdílné časové pozice v závislosti na velikosti digitálního řídícího signálu, ze kterého se odvozuje výstupní vlna a znovu se nastaví hodnota digitálního řídícího signálu na předem stanovenou počáteční hodnotu a tak tedy výstupní vlna nepřetržitě mění fázi vzhledem k hodinové vlně o přibližné 360° z důvodu předbíhání/spoždování fází výstupní vlny a hodinové vlny.
Vynález je také zaměřen na způsob diskrétní změny fázového posuvu hodinové vlny jako funkce času, pokud možno o hodnoty v násobcích 360° tím, že převádí hodnotu požadovaného fázového časovou vlnu na signál mající alespoň několik hodnot, které se mění jako funkce času tak, že zvyšují diskrétní hodnotu signálu o určitou hodnotu pro každou jednotku požadované změny fázového posuvu, zajištuje alespoň několik diskrétních spoždovacích okamžiků pro časovou vlnu;
posuvu pro diskrétních vybírá jednu z alespoň několika diskrétních časových spoždění pro časovou vlnu v závislosti na diskrétní hodnotě signálu tak, že existuje korespondence mezi diskrétními spožďovacími časy, ke kterým se vztahuje hodinová vlna a měnícími se hodnotami diskrétního signálu;_ spožďuje Jiodinovou vlnu o zvolený diskrétní spoždovací čas, aby tak z ní mohla být odvozena spožděná hodinová vlna a znovu nastavuje diskrétní hodnotu signálu na předem stanovenou hodnotu v závislosti na fázi spožděné hodinové vlny, která se mění o přibližně celistvé násobky 360° fáze časové vlny.
Tyto metody se provádí tak, aby se dosáhlo fázového zavěšení mezi vstupem s konstantní frekvencí s hodinovou vlnou, kde se diskrétní spoždění realizuje pomocí: vzorkování amplitudy vstupu vzorkovací frekvencí dané zvolenou hodinovou vlnou, v závislosti , na vzorkované amplitudě, ze které se odvozuje první údaj, který *S má hodnotu rovnou frekvenční chybě mezi vzorkovací frekvencí a vstupem s konstantní frekvencí; měněním frekvence hodinové vlny t o hodnotu určenou hodnotou prvního údaje tak, že se integruje první údaj a z tohoto se pak odvozuje druhý údaj, který má hodnotu odpovídající fázové změně, která se má aplikovat a má
Λ jednu z několika posledních různých diskrétních hodnot.
Vstup může obsahovat datové symboly, v tomto případě se vzorkování provádí alespoň jednou na symbol, aby se tak pro každý symbol odvodila vícebitová digitální reprezentace vzorkované amplitudy. Přednostně je diskrétní hodnota příslušně zakódovaná a diskrétní hodnota je znovu nastavena na nulovou hodnotu. Výše zmíněné metody se mohou provádět pomocí vhodného zařízení.
V souladu s jiným aspektem, zařízení pro změnu fázového posuvu časové vlny v závislosti na řídícím signálu vyjadřujícím fázovou změnu, která se má aplikovat na časovou vlnu obsahující obvod citlivý na hodinovou vlnu pro odvozování alespoň několika replik časové vlny, kde repliky mají jedna ke druhé rozdílné časové spoždění. Spojovací člen citlivý na fázovou změnu reprezentující signál spojuje zvolenou repliku na výstupní svorku jako funkci hodnoty řídícího signálu. Přístroj je začleněn ve smyčce fázového závěsu obsahující analogovo-digitální převodník citlivý na symboly, které mají být vzorkovány převodníkem. Alespoň část symbolu má tendenci být znehodnocována. Převodník odvozuje vícebitový digitální signál reprezentující amplitudu jednoho ze symbolů v závislosti na vzorkované vlně odvozované v závislosti na zvolené replice na výstupní svorku. Odvozovač signálu citlivý na převodník odvozuje signály vyjadřující frekvenční chybu a fázovou korekci symbolů tak, jak je aplikována na převodník relativně k zvolené replice a odvozený signál fázové opravy je řídící signál.
Odvozovač signálu přednostně integruje signál reprezentující frekvenční chybu odvozený z převodníku, aby odvodil signál reprezentující integrovanou frekvenční chybu z převodníku. Odvozovač signálů dále přednostně zahrnuje čítač citlivý na signál reprezentující integrovanou frekvenční chybu odvozenou z převodníku pro odvození signálu opravy fáze. Čítač je nulován do nulové hodnoty v závislosti na detekci zvolené repliky na výstupní svorce, která je změněna o celistvý násobek cyklu hodin.
čítač přednostně odvozuje uvažovaný kódovaný řídící signál mající M bitů pro řízení spojovacího členu a replika je odvozena obvodem obsahujícím multiplexor mající N signálových vstupů označených po řadě 0, 1, 2,...(N-l) citlivých na hodiny mající spoždění přibližně 0, DT, 2DT,...(N-l)DT, kde DT jednotka časového spoždění. Multiplexor obsahuje (N-l) bran, kde každá obsahuje : (a) první a druhý signálový vstup, (b) signálový výstup a (c) řídící vstup citlivý na bit uvažovaného kódovaného signálu pro nasměrování signálu jednoho ze dvou signálových vstupů na signálový výstup jako funkce bitové hodnoty na řídícím vstupu. Signálové vstupy a signálové výstupy bran jsou připojeny navzájem. Vstupní svorky multiplexoru a výstupní svorka multiplexoru a řídící vstupy bran jsou spojeny, aby odpovídaly M bitům řídícího signálu tak, že když se uvažovaná hodnota signálu změní od uvažované hodnoty reprezentující hodnotu o základu 10 od i k (i+l), signál na výstupu multiplexoru se změní od signálu na vstupní svorce multiplexoru i na signál na vstupní svorce multiplexoru (i+l), kde i je jeden z 0, 1, 2, ...(N-2).
Další aspekt tohoto fázového spoždění časové vyjadřujícím změnu fáze, vynálezu se týká zařízení pro změnu Vlny v závislosti na řídícím signálu která se má provést s časovou vlnou. Přístroj obsahuje obvod připojený na časovou vlnu pro odvození alespoň několika replik časové vlny, které mají mezi sebou navzájem různé”- časové spoždění. Odvozovač citlivý na fázovou změnu reprezentující signál připojuje zvolenou repliku na výstupní svorku jako funkce velikosti řídícího signálu. Zařízení pro odvozování replik zahrnuje (N-l) kaskádně zapojených elementů stejného časového spoždění označené jako 1, 2,...,(N-l) a obsahuje multiplexor s N vstupními svorkami označenými 0, 1,...,(N-l), kde vstupní svorka 0 je zapojena na hodiny a vstupní svorka k je zapojená na repliku od spožďovácího elementu k, kde (N-l). Multiplexor obsahuje další vstup k je mezi připojený zakódovaný (N-l) bran,
1, 2 ...
na řídící signál a výstupní svorku, uvazovaný
I fázově posunutý signál. Multiplexor obsahuje pole t ' li:
z nichž každá obsahuje: první a druhý signálový vstup, signálový výstup a řídící vstup připojený na bit řídícího signálu uvažovaného zakódovaného signálu pro nasměrování signálů na jednoho ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu na řídícím vstupu. /
Další aspekt vynálezu se týká zařízení pro změnu fázového posuvu časové vlny v závislosti na řídícím signálu reprezentujícím fázovou změnu, která ma být aplikována na jasovou vinu. Přístroj obsahuje obvod připojený na časovou vlnu pro odvození alespoň několika replik časové vlny, které mají mezi sebou navzájem různé časové spoždění. Odvozovač citlivý na fázovou změnu reprezentující signál připojuje zvolenou repliku na výstupní svorku jako funkce velikosti řídícího signálu./ Přístroj je obsažen v oscilátoru s proměnnou frekvencí citlivou na frekvenci řídícího signálu. Integrátor připojený n^' frekvencí řízený signál odvozuje signál reprezentující fázovou změnu.
Přístroj pro změnu fázového posuvu časové vlny v závislosti na řídícím signálu reprezentujícím fázovou změnu,/která se má aplikovat na časovou vlnu také může obsahovat obvodf připojený na časovou vlnu pro odvozování alespoň několika rěplik časové vlny, kde repliky mají mezi sebou navzájem různé časové odstupy. Odvozovač citlivý na signál reprezentující fázovou změnu připojuje zvolenou repliku na výstupní svorku jako funkci velikosti řídícího signálu. Odvozovač obsahuje multiplexor mající výstupní signálovou svorku stejně jako N vstupních signálových svorek označených 0, 1, ...(N-l). Multiplexor je připojený na uvažovaný kódovaný signál mající M bitů tak, že 2M=N a N je celé číslo větší než 2. Multiplexor obsahuje: (N-l) takových, že každá se skládá z: první a druhé signálové vstupy, signálový výstup, a řídící vstup připojený na bit uvažovaného zakódovaného signálu pro nasměrování jednoho ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu na řídícím vstupu. Signálové vstupy, signáloyé výstupy jsou a řídící vstupy a M bitů je zapojeno dohromady tak, že když se hodnota.uvažovaného signálu změní od uvažované hodnoty reprezentující hodnotu v základu 10 od i k (i+1), signál na výstupní svorce se změní od signálu navstupní svorce i k signálu na vstupní svorce (i+1), kde je v rozmezí 0, 1, ... (N-2).
Odvozovač má \ při přepnutí v závislosti na fázové změně řídícího signálu tendenci vytvářet na výstupní svorce zákmity. Obvod připojený na výstupní svorku zamezuje odvozování zákmitů na výstupní svorce. ' \ Další aspekt vynálezu se týká způsobu dosažení fázového zavěšení mezi vstupem, s konstantní frekvencí a hodinami, které máji frekvenci mírně odlišnou od konstantní frekvence vzorkováním amplitudy vstupu vzorkovací frekvencí, která odpovídá vzorkované amplitudě, ze které se odvozuje první údaj, mající hodnotu rovnou frekvenční chybě mezi vzorkovací frekvencí a vstupem s konstantní frekvencí a mění frekvencí časové vlny o hodnotu danou hodnotou prvního údaje získanou integrováním prvního údaje, ze kterého se pak odvodí druhý údaj, který má hodnotu odpovídající fázovému posuvu, který se má provést na časové vlně. Změna fáze, která se má provést má jednu z alespoň několika diskrétních hodnot. Sousední hodnoty zmíněného fázového posuvu jsou od sebe přibližně stejně vzdáleny. Spoždění se provádí na časové vlně časem přímo úměrným k zvolené diskrétní hodnotě, aby se tak odvodily fázově posunuté hodiny.
Další aspekt vynálezu se týká způsobu diskrétní změny fázového posuvu časové vlny jako funkce času odvozováním signálu majícího alespoň Hekolik diskrétně'šě měnících hodnot'jako funkci’ času; zřízení alespoň několika diskrétních spoždovacích časů pro časovou vlnu, citlivých na alespoň několik hodnot signálu, aby byla časová vlna podrobena alespoň několika ze zřízených diskrétních spoždovacích časů, tak, aby existovala korespondence mezi diskrétními spožďovacími časy, kterým je časová vlna podrobena a měnící se hodnotami signálu, aby tak, jak je časová vlna podrobena spožděním, byla diskrétně posouvána její fáze a vytváří alespoň několik diskrétních časových spoždění tak, že na časovou vlnu aplikuje alespoň několik kaskádně zapojených spožďovacích jednotek majících diskrétní spožďovací časy. Přiměřený krok se provede změnou počtu připojených spoždovacích jednotek k časové vlně, takže tak, jak se mění hodnota signálu, jsou kaskádní spoždovací jednotky k časové vlně připojovány a odpojovány.
Další, přídavný aspekt vynálezu se týká zařízení pro posun í'·.
fáze periodického průběhu v závislosti na velikosti řídícího signálu, kde je fázový posun vložen mezi zdrojovou výstupní svorku zdroje a druhou výstupní svorku. Přístroj obsahuje alespoň několik spoždovacích jednotek s diskrétními časovými spožděními a řadič citlivý na velikost řídícího signálu. Řadič řídí připojování spoždovacích jednotek mezi výstupní svorku zdroje vln a druhou výstupní svorku tak, že s tím, jak se mění hodnota řídícího signálu, provádí se adekvátní změna v spoždovaeím čase, která se děje vkládáním spoždovacích jednotek periodického signálu mezi výstupní svorkou zdroje vln a druhou výstupní svorkou. Spoždovací jednotky jsou navzájem kaskádně zapojeny a řadič reaguje na hodnotu řídícího signálu a tak řídí počet spoždovacích jednotek vložených mezi výstupní svorku zdroje a druhou výstupní svorku tak, že s tím, jak se mění hodnota řídícího signálu, provádí se adekvátní změna počtu spoždovacích jednotek vložených mezi výstupní svorky. 1, 2 ... N zmíněných spožďovacích jednotek je spojeno tak, že jejich výstup je připojen ke zmíněné druhé výstupní svorce bez propojení skrz žádnou další zmíněnou spožďovací jednotku. Řadič řídí spojování mezi vstupními a výstupními svorkami spožďovacích jednotek a mezi výstupní svorkou zdroje a vstupní svorkou zmíněné spožďovací jednotky 1 tak, že v závislosti na řídícím signálu, který má hodnotu k, která vyjadřuje, že mezi výstupní svorkou zdroje svorkou má být zařazeno k spožďovacích svorka spožďovacího členu k je připojena zdroje bez propojení skrz žádnou zmíněných
N jednotek. Vstupní svorka spožďovací jednotky j je připojena ke vstupní svorce spožďovací jednotky (j-1), kde k je celé číslo mezi 2 .. N a j je celé číslo mezi 2 a k.
a druhou výstupní jednotek. Vstupní k výstupní svorce
Řadič přednostně zajištuje spojení mezi spožďovací jednotkou k a (k-1) před tím, než přeruší spojení mezi vstupem spožďovací jednotky (k-1) a výstupní svorkou zdroje vln v závislosti na vloženém spoždění měnícím se od k ke (k-1).
Vynález se také týká zařízení pro posuv fáze periodického průběhu v závislosti na hodnotě řídícího signálu, kde se fázový posun vkládá mezi výstupní svorku zdroje vln a druhou výstupní svorku. Přístroj obsahuje alespoň několik spožďovacích jednotek majících diskrétní spožďovací časy a z řadiče citlivého na velikost řídícího signálu. Řadič řídí spojování spožďovacích jednotek mezi Výstupní svorkou zdroje vln a druhou výstupní svorkou tak, žes tím, jak se mění hodnota řídícího signálu, mění se adekvátně čas spoždění vložený mezi výstupní svorku zdroje vln a druhou výstupní svorkou; je použito N spožďovacích jednotek, protože existuje možnost N různých diskrétních časových spoždění. Řadič reaguje na hodnotu řídícího signálu a spojuje k z N spožďovacích jednotek za sebe mezi výstupní svorku zdroje vln a druhou výstupní svorku a rozpojuje zbývajících (N-k) spožďovacích jednotek od k spojených spožďovacích jednotek.
V přednostní realizaci, dělí řadič N jednotek do několikačetných skupin a monotónně mění hodnotu k od (1) do P pro první skupinu P z N jednotek během prvního časového intervalu
Q pro druhou skupinu Q jednotek v druhém čítač mající P stavů, které jsou seřazeny odvozuje řídící signály indikující (1) ve a (2) potom od 1 do časovém intervalu.
Řadič přednostně od 1 do P. Odvozovač kterém z P stavů se nachází čítač v první skupině během prvního Časového intervalu a (2) ve kterém z Q stavů se nachází čítač druhé skupiny Q jednotek během druhého časového intervalu, kde Q není větší, než P.
Ještě další předmět tohoto vynálezu je popsat nový a vylepšený signálový multiplexor, který má alespoň několik vstupních svorek a který je citlivý na uvažovaný kódovaný signál pro spojení signálu na jedné z uvažovaných svorek na výstupní svorku. w?
- Další, přídavný aspekt vynálezu je popsat signálový multiplexor, který má alespoň několik vstupních svorek a který citlivý na uvažovaný kódovaný signál tak, že existuje vzájemně jednoznačné přiřazení mezi hodnotami o základu 10 uvažovaného kódovaného signálu a signálem na zvolené vstupní svorce, který je spojen na výstupní svorku.
Výše zmíněné a některé další cíle, znaky a vylepšení tohoto vynálezu budou ozřejměny s pomocí následujících detailních popisů několika specifických realizací, obzvláště s pomocí přiložených výkresů.
Přehled obrázků na výkresech:
Obr.l je částečně blokový a částečně obvodový diagram fázového závěsu obsahujícího digitálně řízený asynchronní posouvač fáze v souladu s jednou realizací vynálezu;
Obr.2 je blokový diagram preferované realizace multiplexoru z obr.1;
Obr.3 je blokový diagram jiné realizace asynchronního digitálně řízeného posouvače fáze v souladu s předkládaným vynálezem;
Obr. 4 je schematický diagram spožďovací jednotky obsažené ve struktuře na obr.3;
Obr.5 je obvodový diagram řadiče z obr.3; a
Obr.6 je vývojový diagram sekvenceru z obr.5.
Příklady provedeni vynálezu:
Na obr.l je smyčka fázového závěsu připojená na fázové posunutý signál v základním pásmu s komponentami I a Q na přívodech 12 a 14.. Signály na přívodech 12 a 14 jsou typicky zkreslené z důvodů přenosu a příjmu, které se dějí dříve, než se tyto signály objeví na přívodech a proto jsou amplitudy původních proměnných fází kanálů I a Q transformovány na signály mající rozsah amplitud mezi dvojicí úrovní na přívodech 12 a 14. Typická bitová, znaková nebo baudová rychlost pro signály na přívodech 12 a 14 je 20 MHz. Signály na přívodech 12 a 14 jsou po řadě předávány do analogovo-digitálních převodníků 16 a 18, které oba vytváří vícebitový digitální paralelní signál mající hodnotu úměrnou amplitudě signálu dodávaného do převodníků v okamžicích určených proměnnou vzorkovací frekvencí na vodiči 20. V obvyklých pří jinačích obsahujících fázový závěs je vzorkovací frekvence dvakrát—větší,—než—znaková—rychlost—signálů—na^přívodech-12 a 14, aby se mohly provést časné a pozdní vzorky, jak je to obvyklé.
Výstupní signály převodníků 16 a 18 jsou dodávány do digitálního datového dekodéru a chybového generátoru 22, kde se vytváří paralelní vícebitové datové a chybové výstupy na sběrnicích po řadě 24 a 26. Chybový signál na sběrnici 26. reprezentuje (digitálně) odchylku navzorkované fáze poskytované signálem na vodiči 20 vůči ideálnímu vzorkovacímu okamžiku.
Chybový signál na sběrnici 26 se předává do filtru smyčky časování znaků 28, aby se na sběrnici 30 objevil paralelní vícebitový řídící signál vyjadřující frekvenční chybu příslušnou k chybovému signálu na sběrnici 26. Filtr smyčky časování symbolů 28 odvozuje jeden signál frekvenční chyby pro každý symbol na přívodech 12 a 14 . Struktura převodníků 16 a 18 ~ datový dekodér a chybový generátor 22 a filtr smyčky časování znaků 28 jsou běžné a nepotřebují žádný další popis nebo vysvětlování.
Signál frekvenční chyby generovaný filtrem smyčky časování znaků 28 na sběrnici 30 řídí frekvenci a fázi vzorkovacích hodin na vodiči 20. Na tomto konci je signál frekvenční chyby na sběrnici 30 převeden úplnou přičítačkou 32, což je účinně digitální integrátor na digitální signál fázové chyby. Bit přetečení signálu fázové chyby je předáván po vodiči 34 na vstup .ví čítače v uvažovaném (přednostně Grayově) kódovém čítači 36., který má vícebitový paralelní výstup v uvažovaném kódu, který ýě přiveden na vstup výběr 38 multiplexoru 40. Multiplexer 40 obsahuje N vstupních signálových svorek, označených 0, 1,./. (N—2) a (N-l). N signálových vstupních svorek multiplexoru 40 jě připojeno na zdroj pevného hodinového kmitočtu 42 a na spožděně repliky tohoto signálu. Signálová svorka 0 multiplexoru 40 je ř přímo připojena na zdroj pevného hodinového kmitočtu 42, zatímco signálové vstupní svorky 1,2, ... (N-2), (N-l) jsou připojené na repliky, které jsou po řadě spožděny o δΤ, 2δΤ,... (Ν-2)δΤ, (Ν-Ι)δΤ, kde δΤ je čas spoždění.
Spozděné repliky dodávané na vstupní svorky 1, 2, ...
(N-2), (N-l) jsou po řadě odvozeny od kaskádně spojených elementů 44.1, 44.2 ... 44.(N-2), 44.(N-l). V přednostní realizaci obsahuje každý ze spoždovacích elementů 44 dvojici kaskádně spojených invertujících zesilovačů; propagační spoždění kaskádně spojených zesilovačů je rovné časovému spoždění každého jednoho spožďovacího elementu. Celkový čas spoždění kaskádně zapojených elementů 44.1. 44.2. ... 44.(N-2). 44.(N-l) pro - všechny možné spožčfovací časy spožčřovacích elementů převyšuje jeden cyklus hodin s pevnou frekvencí 42. V přednostní realizaci je 128 (27) vstupních signálových svorek multiplexoru 40, takže N = 128 a realizace obsahuje 127 spoždovacích elementů 44.
Multiplexor 40 má připojen výběr 38 a dodává jednu ze signálových svorkách 0, 1,2 digitální řídící signál na vstup spožděných replik na vstupních • (N-2). (N-l) na výstupní svorku multiplexoru 46. Signál na svorce 46 je tedy časově spožděná replika hodinového kmitočtu s pevnou frekvencí zdroje 42. Spoždění je úměrné fázovému posuvu, na frekvenci hodin zdroje 42, dané velikostí digitálního řídícího signálu na svorce 38.
Kvůli zpětné vazbě se smyčkou fázového závěsu, vrací se výstup multiplexoru 40 na svorce 46 do vztahu ve fázi s fází hodin 42 v případě, že fáze hodin byla posunuta vzhledem sama k sobě o přibližně jeden celý cyklus, tj. 360°. Kvůli této zpětné vazbě, je posouvač fáze obsahující multiplexer 40 a spožďovací elementy 44 asynchronní a není nutné, aby čas spoždění příslušící každému spožďovacímu elementu 44 zůstal absolutně neměnný, čas propagace elementů 44 se tedy může měnit jako funkce napájecího napětí, teploty a výrobního procesu. V zásadě je frekvence hodin 42. více, než dvojnásobná, než frekvence znaků signálů na přívodech 12 a 14.. To způsobuje, že fáze vlny na svorce 46 je v mírném monotónním náskoku o mnoho cyklů hodin 42. Příslušná změna ve vzorkovací frekvenci vytvářena mezi svorkou 46 k vodiči 20 pomocí obvodu blokujícího zákmity £8. Signál frekvenční chyby na sběrnici 30 se skrz úplnou přičítačku 32 mění na signál fázové chyby mající bit přetečení připojený na vodič 34. Po mnoha cyklech hodin 42 je odvozena inkrementální změna v signálu fázové chyby úplnou přičitačkou 32, která má za následek monotónní změnu fáze vstupního signálu, který je dodáván na svorku 38. multiplexoru 40.
Vzorkovací hodiny spojené ze svorky 46 na přívod 20 způsobují konečnou změnu ve výstupu filtru 28 na sběrnici .30. To má za následek změny ve výstupu úplné přičítačky 34 a na vstupní signál na vstupu výběr 38 multiplexoru 40. Dokonce i když není žádná změna v signálu frekvenční chyby odvozeného z filtru smyčky 24, výstup úplné přičítačky nebo integrátoru 32 se mění, protože signál frekvenční chyby odvozený z filtru smyčky !
nenulovou hodnotu. Tak se tedy fáze repliky hodin monotónně mění pomalu během mnoha cyklů hodin 4 2.
má konečnou, na svorce 46 Každá fázová změna se děje o diskrétní hodnotu, která je ve vztahu k hodnotě signálu dodávaného na vstup 38 a k spoždov^ácím časům přidruženým 'k špozďováčím elementům' 44 . Fáze výstupu 46 zůstává konstantní ve’ vztahu k fázi hodin 42 po mnoho cyklů hodin, dokud se neobjeví změna ve velikosti signálu generovaném čítačem v Grayově kódu 36.
, / a připojeným ke vstupu 38 multiplexoru 40.
V závislosti na fázi hodin se replika na svorce 46 otáčí o 360°, tj. o přibližně jeden cyklus/hodin 42 a čítač v Grayově kódu 36 je nastaven na 0. V závislosti na tom, že čítač 36 je
i.
vynulován, je vstup 38 multiplexoru 40 nastaven na 0, coz ma za následek, že se hodiny na signálové,? vstupní svorce multiplexoru 40 přenesou na výstupní svorku 46. Výstup multiplexoru je tak tedy ve fázi s výstupem hodin 42., což umožňuje, aby byl zahájen nový cyklus fázového posuvu. s.
Kdykoliv je multiplexor /40 přepnut, může se na výstupní svorce 46 objevit zákmit. Je /velmi důležité, aby se tento zákmit nedostal na svorku 20. Zákmit blokující obvod 48, který má takovýmto zákmitům zamezit, obsahuje hradla NEBO 50, klopný obvod D 52 a spoždovací element/54. Vstup hradla NEBO 50 je připojen přímo na vystup 46 multiplexoru 40, zatímco výstup hradla NEBO je připojen na hodinový vstup klopného obvodu D; vstup klopného obvodu D je napojen na konstantní úroveň binární 1. Hodinové pulsy na přívodu 20 jsou připojeny na hodinový vstup čítače v Grayově kódu 36, takže čítač v Grayově kódu čítá náběžné hrany hodinových pulsů. Klopný obvod 52 obsahuje Q a non Q výstupní svorky po řadě připojené k druhému vstupu hradla NEBO 50 a k asynchronnímu nulovacímu vstupu R klopného obvodu 52 přes spoždovací element 54.. Spoždovací element 54 má čas spoždění větší, než čas požadovaný na multiplexoru) 40, aby vyprodukoval fázovou změnu na výstupní svorce 46 v závislosti na změně na hodnotě signálu na vstupu 38.; delší čas /se zde vztahuje k času propagace multiplexoru.
V závislpsti na náběžné hraně vytvořené na výstupní svorce 46 multiplexoru 40 je odvozena hradlem NEBO 50 náběžná hrana. Náběžná hrana vytvořená hradlem NEBO 50 aktivuje klopný obvod 52. tak, že se výs\tup Q změní ze stavu 0 do stavu 1, což má za následek, že hra^dlo NEBO 50 je nuceno klopit se do stavu 1. Výstup hradla NíSBO 50 zůstává ve stavu 1 po čas delší je propagační doba \ multiplexoru. Po vypršení spoždění daného spoždovacím elementem 54, přechod z 1 do 0 na výstupu elementu 54. vynuluje klopný c^>vod 52. Když je klopný obvod 52 nastaven do počátečního stavu, výstup hradla NEBO 50 kopíruje přechody na výstupní svorce 46 multiplexoru 40.. Vnitřní spoždovací zařízení elementu 54 ukončí \ nulování klopného obvodu 52 tak, že vyprodukuje přechod z 0 do 1 na výstupu elementu 54.
Výstup hradla NEBO 50 je připojen na přívod 20. což způsobí, že signály na příyodech 12 jsou vzorkovány 18 dvakrát během každé analogovo-digitálními převodníky znakové periody. Navíc je výstup hradla NEBO 50 přiveden na jeden vstup detektoru fázové zrněný- 56, který má druhý vstup připojen přes spoždovací element 58 na'hodiny 42. Spoždovací element 58 má čas spoždění rovný času propagace multiplexoru plus čas propagace hradle NEBO 50. Když se objeví ^zrněna v předbíhání/spoždování fází náběžných hran na dvou vstupech detektoru 56 , detektor vydá na výstup 60. puls; tento puls je přiveden v nulovací vstup čítače v Grayově kódu 36. Detektor 56 a s ním spojené obvody je jednoduché detektory fázového posunu přibližně η x 360° ( kde n je celé číslo včetně 1) vlny na svorce 46. vzhledem k výstupní vlně časového zdroje 42.
Aby se zabránilo zablokování čítače v Grayově kódu 36 v stavu 0, detektor 56 je uzpůsoben tak, že nevydá druhý výstupní puls okamžitě po tom, co vydá první výstupní puls a ještě o nějakou dobu navíc, dokud není signál na výstupní svorce 46 adekvátně fázověy posunut. Tohoto se dosahuje potlačením výstupu detektoru 56., když má výstup čítače 36 hodnotu 0 a hodnoty příslušné několika stupni nad 0°. Na tomto konci je výstup detektoru 56 spojen skrz hradlo (není zobrazeno) a výstup čítače 36 je předáván do\detektoru (není zobrazeno), který dodává do
- 17 hradla blokovací signál, když je výstup čítače v rozsahu příslušícímu hodnotám fázového posuvu hodin 42 od 0° až do 340° pro nejhorší případ. Protože bitové rychlosti signálů na přívodech 12 a 14 se dají považovat za konstantní na hodnotě několika kHz (např. 7 kHz), která je nižší, než je frekvence hodin 42., fázová změna na výstupu 46 multiplexorů 4 0 se vždy zvyšuje stejným směrem vzhledem k hodinám 42, takže detektor 56 nemůže poskytnout puls na vodič 60 jako výsledek nulového fázového rozdílu mezi výstupem hodin 42 a signálem na svorce 46.
V přednostní realizaci je multiplexor 40 připojen na uvažovaný signál v Grayově kódu s M bity, kde N = 2 ; N je celkový počet 0, 1, 2, ... (N-l) vstupů multiplexorů od spožďovacích elementů 44. Uvažované kódované signály jsou žádoucí, protože jenom binární hodnota signálu se mění pro každou změnu jedné číslice v základu 10. V závislosti na změně jedné binární hodnoty v signálu na vstupu 38 zvolí multiplexor 4Ό progresivní větší nebo menší signál na jednom ze svých 0, 1, 2/,
... (N-2), (N-l) vstupů.
Multiplexor 40 v podstatě obsahuje pole (N-l) bran, z nichž f každé má dva signálové vstupy (A a B) a řídící vstup (S) připojený na binární úroveň pro určení, která ze dvou vstupů se má přenést na výstup. Hradla jsou v poli seskupena ve stromu tak, že řádek 0 stromu má N/2 bran, řádek 1 stromu má N/4 bran, řádek 2 stromu má N/8 bran a řádek r má N(2“^r+1^) bran.
Signálové vstupy bran v řádku 0 jsou připojeny k signálovým vstupním svorkám multiplexorů tak, že liché brány v řádku 0 mají vstupy, které jsou položeny podle vstupních svorek multiplexorů, zatímco mezi zbývajícími branami řádku 0 a svorkami signálových vstupů je provedeno přímé spojení. Výstupy bran v řádku 0 jsou podobným způsobem přivedeny na vstupy sousedních bran A a B v řádku 1.
V podstatě multiplexor při směrování N vstupních signálů na výstupní svorku postupuje tak, že vstupy A a B brány k (kde k je liché celé číslo od 0 do (N/2 - 2)) v řádku 0 jsou připojeny tak, aby odpovídaly signálům na signálových vstupních svorkách 2k a (2k+l) multiplexoru, zatímco vstupy A a B brány (k+1) v řádku 0 jsou připojeny tak, aby odpovídaly signálům na signálových vstupních svorkách (2k+3) a 2(k+l). Vstupy A a B brány j (kde j je liché celé číslo od 0 do N2~^r+1^-2) v řádku (r+1) jsou připojeny tak, aby odpovídaly signálům na signálových výstupních svorkách bran 2j a (2j+l) řádků r, zatímco vstupy A a B brány (j+1) v řádku (r+1) jsou připojeny tak, aby odpovídaly signálům na výstupních svorkách bran (2j+3) a 2(j+1) v řádku r, kde r je postupně 0 až (M-l) a je je posupně 0, 1, 2, ... N(2r_1). Speciální pole multiplexoru umožňuje rozložení a směrování výstupů ze směrovacích elementů 44 do multiplexoru 40 přímo a mezi brány v multiplexoru s žádnými dalšími propojovacími cestami, takže je možné dosáhnout stejného spoždění pro všechny cesty skrz multiplexor š dobrou přesností.
Řídící vstupy bran v řádku 0 jsou připojeny na nejnižší významový bit z čítače v Grayově kódu 36, řídící vstupy bran v řádku 1 jsou připojeny na nejbližší vyšší bit k nejnižšímu Významovému bituz čítače 36. atd., takže řídící vstup do poslední brány v posledním řádku (M-l) je připojen na nejvyšší významový bit z čítače 36.. Takže v závislosti na změně uvažovaného kódovaného signálu o základě 10 se mění stav všech bran pouze v jednom řádku stromu.
Zjednodušená verze multiplexoru 40 připojená na výstup zdroje pevného hodinového kmitočtu 42 a sedm spožděných replik tohoto signálu a výstup čítače v Grayově kódu 36 je zobrazeno na obr.2. Na obr.2 řídí pevné hodiny 42 kaskádně spojené elementy 44.1, 44.2 ... 44.7. Výstup hodin 42 je přiveden na signálovou vstupní svorku 0 multiplexoru 40, zatímco výstupy spožcf ovacích elementů 44.1, 44.2 . .. 44.7 jsou po řadě přivedeny na signálové vstupní svorky 1, 2., ... 7 multiplexoru. Pro tuto zjednodušenou situaci na obr.2 obsahuje multiplexor řádků tak, že řádek 0 pole sedmi bran, (první řádek) obsahuje sestavených do tří čtyři brány, řádek (druhý řádek) obsahuje dvě brány a řádek 2 (třetí, tedy poslední řádek) obsahuje jednu bránu. Tedy řádek 0 obsahuje brány 70.11, 70.12, 70.13 a 70.14, řádek 1 obsahuje brány 70.21 a 70.22 a řádek 2 obsahuje bránu 70.31.
Každá z bran 70 má dvě signálové vstupní svorky A a B, řídící vstupní svorku S a výstupní svorku. Pokud má signál na svorce S binární hodnotu 0, je signál A přenesen na výstup svorku brány; pokud má signál S binární hodnotu 1, je na výstupní svorku přenesen signál B. Vstupy A a B brány 70.11 jsou po řadě připojené k signálům na vstupních svorkách multiplexoru 0 a 1, zatímco vstupy A a B brány 70.12 jsou po řadě připojeny na signály na vstupních signálových svorkách multiplexoru 2 a 2. Podobný vztah existuje pro vstupy A -a B vstupních svorek zbývajících bran v řádku 0 tak, že vstupy A a B brány 70.13 jsou připojeny na signály na signálových vstupních svorkách £ a 5 multiplexoru, zatímco vstupy A a B brány 70.14 jsou po řadě připojeny na signálové vstupní svorky multiplexoru 7. a 6. Řídící vstupy S bran 70.11-0.14 jsou řízeny paralelně nejméně významným bitem výstupu čítače v Grayově kódu 36.· ?··
Řídící vstupy S bran 70.21 a 70.22 v řádku 1 jsou řízeny paralelně druhým nejméně významným bitem výstupu čítače v Grayově kódu 36. Vstupy A a B brány 70.21 jsou po řadě připojeny k výstupům bran 70.11 a 70.12, zatímco vstupy A a B brány 70.22 jsou po řadě připojené k výstupům bran 70.14 a 70.13.
Vstup řídícího signálu S brány 70.31 v řádku 2 je připojen na nejvyšší významový bit výstupu signálu v Grayově signálu. Vstupy A a B brány 70.31 jsou po řadě připojeny k výstupům multiplexoru 70.21 a 70.22. Pro zjednodušenou situaci na obr.2 se výstup multiplexoru odvozuje od brány 70.31.
Za chodu se pro každou změnu jednoho bitu v signálu v Grayově kódu připojeného k branám 70 provede jedno-kroková změna čísla na vstupních svorkách multiplexoru procházejícího na výstup multiplexoru. Například pokud na hradla 70 přivedena hodnota 000, výstup hradla 70.31 je signál na signálové vstupní svorce 0 multiplexoru. V této situaci jsou všechny brány 70 aktivovány tak, že signál na jejich vstupech A je předán na jejich výstup, takže signál na vstupní svorce 0 postupuje skrz hradlo 70.11, 70.21 a 70.31 na výstup multiplexoru. Pokud se signál v Grayově kódu změní z 000 na 001, je signál na vstupní svorce multiplexoru 1 předán na výstup brány 70.31 přes brány 70.11 a 70.21. Pokud se signál v Grayově kódu změní na 011, je na výstup multiplexoru skrz brány 70,12. 70.21, a 70.31 předán signál na vstupní svorce 2.. Pokud se signál v Grayově kódu změní na 010, je signál na vstupní svorce multiplexoru 3. předán skrz brány 70.12, 70.21 a 70.31 na výstup multiplexoru. V případě, že je signál v Grayově kódu inkrementován ze stavu 010 do 110, je signál na vstupní svorce 4 předán skrz brány 70.13 . 70.22 a 70.31 na výstup multiplexoru. Pokud má signál v Grayově kódu hodnotu 111, je signál ze vstupní svorky 5 předáván skrz brány
70.13, 70.22 a 70.31 na výstup multiplexoru. Pokud má signál v Grayově kódu hodnotu 101, je signál na vstupní svorce multiplexoru předáván skrz brány 70.14, 70.22 a 70.31 na výstup múltiplexoru. Konečně, pokud má signál v Grayově kódu hodnotu 100, je na výstupní svorku multiplexoru předáván skrze brány
70.14, 70.22 a 70.31 signál na vstupní svorce 7 multiplexoru. Na výstupu multiplexoru se tedy postupně objevují signály na jeho vstupních svorkách v závislosti na změnách jednotlivých bitů Grayova kódu, které jsou jako řídící signály dodávány do bran 70. Protože se v Grayově kódu mění pouze-v jeden okamžik pouze jeden bit, změní se v jeden okamžik pouze brána v jedné řadě.
Digitální posouvač fáze na obr.l vyžaduje obvod blokující zákmity 48. Z mnoha důvodů je žádoucí úplně zamezit možnosti vzniku zákmitů a tedy odstranit obvod blokující zákmity 48. Takový digitálně řízený asynchronní posouvač fáze 198 je zobrazen na obr.3. Posouvač fáze 198 nahradí celý digitální posouvač fáze na obr.l ve smyčce fázového závěsu příjmače. Příjmač na obr.l je modifikován tak, že je vypuštěn čítač v Grayově kódu 36., takže posouvač fáze 198 je řízen výstupem úplné přičítačky 32 tak, že vstup příkazu posunu řídící jednotky posouvače fáze 198 se mění s tím, jak se mění výstup úplné přičítačky.
Posouvač fáze 198 může být považován za oscilátor s proměnnou frekvencí a fází řízený 6f signálem odvozeným od filtru smyčky 28 podobným způsobem, jako digitální posouvač fáze z obr.l pracuje v závislosti na frekvenci výstupního řídícího signálu 8f odvozeného z filtru smyčky 28.
Zdroj hodin s proměnnou fází zobrazený na obr.3 zahrnuje N spožďovacích jednotek 200.1, 200.2, ... 200.(k-1), 200.(k), 200.(k+1) ... 200.(N). Zvolený počet (i) spožďovacích jednotek 200 je spojeno kaskádně za sebou a dále pomocí spínačů 202 a 204 se zdrojem pevného kmitočtu a fázových hodin 208. Stavy spínačů 202 a 204 jsou řízeny řídící jednotkou 206, aby odpovídaly zdroji pevného kmitočtu a fázovým hodinám 208. Celkem je na diagramu N spínačů 202 a N spínačů 204 s tím, že jeden ze spínačů je přidružen k jiné spožďovací jednotce 200. Spínače 202.1 a 204.1 patří k spožďovací jednotce 200.1 spínače 202.2 a 204.2 patří k spožďovací jednotce 200.2 . spínače 202.(k) a 204.(k) patří k spožďovací jednotce 200.(k) , atd. Výstup spožďovací jednotky
200.1 je považován za výstup s nulovým spožděním. Spínače 202 připojují různé spožďovací jednotky 200 navzájem do série, zatímco spínače 204 selektivně kopírují vstupy spožďovacích jednotek na výstupní svorku zdroje hodinového kmitočtu 208. Spínače 202 a 204 jsou aktivovány řídící jednotkou 206 tak, že spínače sdružené s příslušnou spožďovací jednotkou jsou aktivovány při sestavování před módem zastavení.
Na počátku jsou všechny spínače 204 ve stavu sepnuto a všechny spínače 202 ve stavu rozepnuto. Řídící jednotka reaguje na řídící signál posun dodávaný do ní z výstupu úplné přičítačky 32 (obr.l) a dále dodávané do náběžné hrany výstupu hodin 208, aby byly spínače 202 a 204 tak, aby při náběžné hraně prvního následujícího hodinového pulsu po prvním signálu posun, změnily spínače 202.1 a 204.1 změnily svůj stav na sepnuto spínač 202.1 a rozepnuto spínač 204.1. Protože všechny spínače 204 (a dále spínač 204.2) jsou sepnuty, objeví se sestavení před operací. Při náběžné hraně prvního hodinového pulsu následujícího po druhém pulsu posun přicházejícího do řídící jednotky 206, se spínače
202.2 a 204.2 po řadě sepnou a rozepnou. Operace pokračuje tak, že spínače 202.(k) a 204.(k) se po řadě sepnou a rozepnou při náběžné hraně prvního hodinového pulsu následujícího po tom, co přijde do řídící jednotky 206 puls posun k. Řídící jednotka je znovu nastavena na 0, aby se znovu inicializoval dříve zmíněný počáteční stav, v závislosti na vynulovaném výstupu detektoru fázové změny 56. Spínače 202, jakmile jsou jednou sepnuty, zůstávají sepnuty, zatímco spínače 204, jakmile jsou jednou rozepnuty, zůstávají rozepnuty, dokud není řídící jednotka 206 vynulována výstupem detektoru 56, což se stane, když se vlna na výstupní svorce 210 posunula o trochu víc, než o jeden cyklus frekvence hodin 208, tak jak se objevuje na výstupní svorce hodin 212.
V počátečním podmíněném stavu zařízení na obr.3 je v obvodu aktivní jedna spožďovací jednotka 200.1, takže je vytvářen mírný, konstantní fázový posun vlny ze zdroje 208 mezi výstupní svorkou 212 zdroje a výstupní svorkou 210. Jakmile přijde do řídící jednotky 206 puls posun 1, je vloženo spoždění spožďovací jednotky 200.2 a fáze zdroje hodin 208. tak jak je přenášena na svorku 210 se přiměřeně změní.
Jakmile přijde k-tý puls posun do řídící jednotky, jsou vložena mezi výstup pevných hodin 208 a svorku 210 spoždění spožďovacích jednotek 200.1. 200.2. 200. (k) a 200.' (k+1) , čímž se vytvoří fázový posuv o asi (k+l)5T, kde ST je přibližně rovné spoždění každé spožďovací jednotky 200. Spožďovací časy jednotek 200 jsou přibližně sobě navzájem . rovné, ale ne přesně, z důvodů tolerancí při výrobě a odchylek, které se objevují ve spožďovacích jednotkách za chodu. Celkový čas spoždění spožďovacích jednoté]C~200Tl - 200.(NT je o trochu větší, než jedna perioda zdroje pevného hodinového kmitočtu 208. Ve většině případů je řídící jednotka 206 nulována výstupem detektoru 56, dříve, než je aktivován spínač 202. (N). ze svého normálně rozepnutého do svého normálně sepnutého stavu a dříve, než je spínač 204. (N) aktivován ze svého normálně sepnutého do normálně rozepnutého stavu.
Nyní bude proveden popis obr.4, což je schematický diagram jedné spožďovací jednotky 200.(k) z kaskády spožďovacích jednotek
200.1 - 20Q.(N). Spožďovací jednotka 200.(k) obsahuje hradla NEBO /
- 23 213 a 214, jejichž výstupy jsou přivedeny na vstupy hradla A_SOUČASNĚ 215. (Většinou jsou hradla 213 - 215 na jednom integrovaném obvodu NEBO - A_SOUČASNĚ hradel; všechny spoždovací jednotky na obr.l a 3 jsou integrované obvody na polovodičových čipech.) Hradlo A_SOUČASNÉ 215 má výstupní svorku 216 připojenou přímo na vstup korespondující s jednotky 200.(k).
spoždovací jednotky 200.(k) hradla NEBO spoždovací jednotky 200.(k-1) podobným vstupem hradla NEBO 214 spoždovací Podobně j e jeden vstup hradla NEBO 214 připojen na výstupní svorku spoždovací jednotky 200. (k+1) korespondující s výstupní svorkou 216 spoždovací jednotky 200.(k+1). Hradla NEBO 213 a 214 jsou řízený komplementárními verzemi signálu na svorce 228, který se odvozuje z výstupu /řídící jednotky 206 příslušícímu spoždovací jednotce 200.(k). Tyto komplementární vstupy vlastně realizují symbolické spínače /202.(k) a 204.(k) z obr.3, takže vstupy NEBO hradel 213 a 214 .po.. řadě implementují/ spínače 204. (k) a 202. (kM Signál na svorce/228 se předává přímo na vstup NEBO hradla 214’ a na vstup hradla 213 přes invertor 218. Druhý vstup hradla NEBO
213 je připojen /na výstup hodin 208.
Z 1 )
/
Propagační spoždění NEBO hradel 213 a 214 v kombinaci s propagačním spožděním hradla A_SÓUČASNĚ 215, zajišťuje spoždění jednotky 200.(k) mezi výstupní svorkou 217 spoždovací jednotky 200.(k+1) a vstupem do spoždovací jednotky 200.(k-1) na svorce 216. Podobné propagační spožděpí zajišťuje spoždovací jednotka
200.(k) pro hodiny 208 mezi 216. Struktura hradel vstupem hradla NEBO 213 a svorkou /
/213-215.
stejně jako hradel
NEBO-A_SOUČASNĚ zajišťuje symetrické časy spoždění pro náběžné i sestupné hrany pulsů dodávaných do spoždovací jednotky 200.(k).
Pokud má signál z řídící; jednotky 206 na svorce 228 binární 213 na výstupu binární 1, která hradlo NEBO aby hradlo A_SOUČASNĚ 215 bylo citlivé na změny na hodnotu 0, vydává povoluje, výstupu hradla NEBO 214. /Výstupy hradel 213 a 214 jsou tedy necitlivé na pulsy ze zdroje hodinového kmitočtu 208. Za těchto podmínek hradlo NEBO 214 reaguje na přechody z binární 1 do 0 na výstupu hradla A_SOUČASN/Ě spoždovací jednotky 200.(k+1) , který koresponduje s výstupem^ 216 hradla A_SOUČASNĚ 215. Zatímco je tedy úroveň signálu na svorce 228 spoždovací jednotky 200.(k) binární 0, jsou přechody z binární 0 na binární 1 na výstupu spoždovací jednotky 200. (k+1) propagovány na výstup 216 hradla
A_SOUČASNĚ 215 a na vstup spoždovací jednotky 200.(k-1) s časem spoždění rovným času spoždění spoždovací jednotky 200. (k) .
lf
Naopak, v závislosti na tom, kdý je úroveň na svorce 228 ve stavu binární 1, je výstup hradla Á_SOUČASNĚ 215 replikou signálu ze zdroje hodinového kmitočtu 208. To je proto, že hradlo 214 je nastaveno na hodnotu binární 1, když' je výstup řídící jednotky ve stavu binární 1, aby tak povolil hradlu A_SOUČASNĚ 215, aby bylo citlivé na přechody na výstupu hradlo NEBO 213 a aby zabránil přenášení přechodů v signálu na svorc^ 217 skrz hradlo NEBO 214 a do hradla A_SOUČASNĚ 215. Za těchto \podmínek je výstup hradla NEBO 213 replikou výstupu hodin 208. PrAto je výstup 216 hradla A_SOUČASNĚ 215 překlopen do stavu binární 1 při úrovni binární 1 ze zdroje hodin 208. Pulsy binární 1 se\na svorce 216 objevují v době, která je spožděná od výskytu hodinových pulsů na vstupu hradla 213 po propagační době spoždovací jednotky 2Q0.(k).
\ _.............. .............................................
Nejpřímočařejší přístup k implementaci řídící jednotky 206 je zajistit samostatné řdzení článku pro každé spoždovací články
200.1- 200. (N) . Protože spoždovacích jednotek je velké množství, číslo N nebývá hodnoty jako např. 64, 128 nebo 256, klade tento přístup velké nároku na množství hardware-u. Aby se snížilo množství hardware-u na snesitelné množství, jsou spoždovací jednotky 200.1-200»(N) rozděleny do skupin, kde každá skupina obsahuje stejné množstvíspoždovacích jednotek. V speciálně popisované realizací je použito v každé skupině 16 spoždovacích jednotek a při celkovém počtu čtyř skupin je tedy použito N = 64.
Spoždovací jednotky 200 \ jsou v jednotlivých skupinách aktivovány postupně, počínaje spoždovací jednotkou s nejmenším číslem postupně až k jednotce \s nejvyšším pořadovým číslem ve skupině. Například v první skupině jsou tedy postupně spínány, vkládány a rozpínány spínače 202.1-202♦16. Zatímco jsou spínače
202.1- 202.16 a 204.1-204.16 postupně aktivovány, jsou zbývající spínače příslušící k spoždóvacím jednotkám 200.17-200.(N) také postupně rozpínány a spínány. Operace spínačů spoždovacích jednotek 200.17-200.(N) , zatímco pracují spínače spoždovacích jednotek 200.1-200.16. nemá žádný efekt na spoždění vkládané mezi svorky 212 a 210, protože spínač 200.16 se rozepne během přechodů ve stavech spínačů 202.1-15 a 204.1-15. Když je spínač po řadě 202.i6 resp. 204.16 sepnut resp. rozepnut, je garantováno, že spínač 202.17 resp. 204.17 je po řadě rozepnut resp. sepnut. Po té, co jsou postupně aktivovány spínače 202.1-202.16 a 204.1-204.16 , tak je použita stejná struktura řídící jednotky 206, která řídila spínače spoždovacích jednotek 200.1-200.16, pro sekvenční spínání spínačů 202♦17-202.32. prokládané rozpínáním spínačů 204.17-204.32. Spínače 202.1-16 zůstávají v staticky sepnutém stavu, zatímco spínače 204.1-16 zůstávají v staticky rozepnutém stavu. Spínače 202.1-16 a 204.1-16 zůstávají v statickém stavu a potom i spínače spoždovacích jednotek
200.1- 200.32 zůstávají v statickém stavu a jsou postupně aktivovány spínače spoždovacích jednotek 200.33-200♦48. Operace pokračuje tímto způsobem, dokud detektor fázové změny nevygeneruje nulovací puls a v tento okamžik je řídící jednotka znovu nastavena do iniciálního stavu.
Obr. 5 je schematický diagram řídící jednotky 206 obsahující čtyřbitový bezzákmitový čítač 220. tj... čítač v Grayově kódu, hradla A_SOUČASNĚ 224.1-224.4. sekvencer 232. čtyřbitový cyklický posuvný registr 234. synchronní klopné obvody RS 236.1-236.4 a hradla A_SOUČASNĚ 238.1-238.4, vše propojené tak, aby řídilo 64 spoždovacích jednotek 200.1-200.64. Pulsy ze zdroje hodinového kmitočtu 208 jsou dodávány na vstup hodin (C) čítače 220, sekvenceru 232. posuvného registru 234 a klopných obvodů
236.1- 236.4. Vstupní pulsy posun jsou připojeny ňa vstup čítání povoleno (CE) čítače 220 a ze sekvenceru 232 na vstup posun povolen (SE) posuvného registru 234. Zatímco je tedy povoleno, čítač 220 a posuvný registr 234 reagují na náběžné hrany pulsů ze zdroje hodinových pulsů 208. aby se tak čítač inkrementoval a posuvný registr aby změnil svůj stav.
Čítač 220 má dekódovanou 15 bitovou výstupní sběrnici obsahující vodiče 222.1-222.15. V počátečním stavu jsou všechny vodiče ve stavu binární 1. Na vodičích 222.1-222.15 se postupně dějí přechody z 1 do 0 v závislosti na 15 přicházejících pulsech z řídící jednotky 206 skrz svorku 270. Čítač 220 postupně přechází ze stavu 0 do stavu 15 v závislosti na 15 přicházejících pulsech posun, které jsou přivedeny na vstup čítání povoleno (CE), následovány hodinovým pulsem 208, který je přiveden na hodinový vstup čítače (C). Z důvodu frekvenčního předstihu mezi výstupem hodin 42. (odpovídá hodinám 208 na obr. 3) a frekvencí informací přicházejících po vodičích 12 a 14 (obr.l) se objevuje monotónní vzestup hodnoty na úplné přičítačce 32, což má za následek postupný, takřka konstantní posun frekvence výstupních pulsů na vodiči 34. Na vodičích 222.1-222.15 vystupujících z čítače 220 se objevuje takřka konstantní změna frekvence.
Vodiče 222.1-222.15 jsou přivedeny paralelně na vstupy hradlového pole 224.1-224.4 . kde každé z nich přináleží k jedné ze čtyř skupin., spožd/ovacích jednotek 200.1-200.64 ; každé hradlové pole 224.1-224.4 obsahuje 15 hradel AýSOUČASNĚ, jedno pro každou spoždovací jednotku 200.1-200.15. 200.17-200.31, 200.33-200.47 a 200.49-200.63. Hradla A SOUČASNĚ 224.1—224.4 jsou potlačena z důvodu binární 0, která je postupně aplikována po řadě na zbývající vstup hradel na vodičích 226.1-226.4.
Na počátku jsou klopné obvody 236.1-236.4 aktivovány tak, že je na každý z přívodů 226.1-226.4 přivedena binární 1, aby se tak povolily všechny hradla A_SOUČASNĚ 224.1-224.4. Při příchodu 16, 32, 48 a 64 pulsů posun dodávaných z řadiče 206 skrz svorku 270 se úrovně na vodičích 226.1-226.4 po řadě mění z 1 na 0, aby tak sekvenčně potlačilý hradla A_ŠOUČASNĚ 224.1-224.4. Každé z hradel Á_SOUČASNĚ 224.1-224.4 má 15 bitovou výstupní sběrnici; každý z 15 bitů je je přiveden na jednu vstupní svorku tak, že každý z nich odpovídá svorce 228 spoždovací jednotky 200. (k) (obr.4). Oddělené bity 15 bitové výstupních sběrnic hradel 224.1. 224.2. 224.3 a 224.4 jsou po řadě připojeny na vstupy odpovídající svorce 228 spoždovacích jednotek 200.1-200.15,
200,17-200.31. 200.33-200.37 a 200.49-200.63. Vstupní svorky 228 spoždovacích jednotek 200.16. 200.32 . 200.48 a 200.64 po řadě odpovídají binárním úrovním na vodičích 228.16. 228.32, 228.48 a 228.64, odpovídají tedy binárním úrovním dodávaným do čtyř článků zpětnovazebního posuvného registru 234. Na počátku je registr naplněn hodnotami 0001 na vodičích po řadě 228.64, 228.48 , 2 28.32 a 228.16. Při každém I-tém posunu se počáteční hodnota binární 1 posune, takže je postupně aplikována na vodiče 2 28.16 . 228.32, 228.48 a 228.64.'
Čítač 220 obsahuje vstup nulování (RST), který je skrz hradlo NEBO 230 připojen na výstup nulování detektoru změny fáze 56. Hradlo NEBO 230 je také připojeno na výstup nulování naprogramovaného sekvenceru 23 2, který postupuje svými stavy v závislosti na pulsech ze zdroje hodinových pulsů 208 a má vstup nulování (RST) připojený na výstup nulování detektoru změny fáze 56.
Sekvencer 232 obsahuje vstup ze svorky TC čítače 220. který >má , hodnotu binární 1, když je čítač ve svém posledním stavu. jV posledním stavu čítače . 220 je binární 0 na všech vodičích posun na
221.1-221.15'. Sekvencer 232 také reaguje na pulsy svorce 270. Sekvencer 232 ze svých vstupů odvozuje výstupní .signály pro řízení aplikování pulsů na vodiče 226.1-226.4, stejně tak jako na vodiče 228.16-228.32, 228.48 a 228♦64. Sekvencer 232 vysílá I-tý posun na registru 234 a selektivně s nastavováním vstupů R vstup posun povolen (SE) posuvného dodává puls nastav skupinu paralelně s S klopných obvodů po řadě 236.1, 236.2. 236.3 . a 236.4 skrz hradla A SOUČASNĚ 238.1, 238.2. 238.3 a 238.4. Hradla A_SOUČASNĚ 238.1-238.4 jsou také po řadě připojeny na výstupy ze čtyř článků posuvného registru 234, takže vodiče 228.16. 228.32, 228.48 a 228.64 jsou po řadě připojeny k hradlům 238.1. 238.2, 238.3 a 238.4.
Posuvný registr 234 je,aktivován tak, že články 1-4 jsou postupně naplňovány binárními jedničkami, aby tak postupně povolovaly hradla 238.1-238.4 tak, že výstupní pulsy sekvenceru 232 nastav skupinu jsou postupně aplikovány ;na vstupní svorky nastav (S) klopných obvodů 236.1-236.4. To způsobí postupně přechody z binární 1 do binární 0 na vodičích 226.1-226.4. Všechny klopné obvody 236.1-236.4 jsou současně vynulovány do stavu O při výstupu vynuluj detektoru změny fáze 56.. Protože vodiče 226.1-226.4 jsou připojeny na invertující výstupní svorky klopných obvodů 236.1-236.4. jsou v okamžiku, kdy jsou klopné obvody nulovány, na vodičích 226.1-226.4 binární jedničky.
Poslední článek čtyřbitových zpětnovazebních posuvných registrů 234 je připojena žpátky na datový (D) vstup posuvných registrů. Posuvný registr 234 je aktivován do počátečního stavu při výstupu vynuluj z detektoru změny fáze 56.. V počátečním stavu je binární 1 v prvním článku posuvného registru 234 a zbývající články jsou ve stavu binární 0. Posuvný registr 234 obsahuje vstup posun povolen (SE) připojený na výstup sekvenceru 232 I-tý posuv a vstupní svorku hodin (C) připojenou na výstup hodin 208. Posuvný registr 234· je sestaven tak, že binární 1 na jeho prvním článku je posouvána do článků 2., 3 a 4 v závislosti na 16, 32, 48 a 64’pulsech rposun (každý z nich .následovaný,pulsem ze . zdroje hodin 208) přicházejících na svorku 270. Takže původní úroveň binární 1 je aplikována na izolovaný vodič 228.16.
Po 16 pulsech posun se uskuteční přechod z binární 1 do 0 na vodiči 228.16 a binární přechod z 0 do 1 je aplikován druhým článkem posuvného registru 234 na vodič Ž28.32. Binární úroveň 1 zůstává na vodiči 228.32. dokud nepřijde na svorku 270 32 pulsů posun. Operace pokračuje tímto způsobem pro vodiče 228.48 a 228.64, dokud není detektorem 56 generován puls vynuluj před tím, než se objeví 64-tý puls posun.
Vývojový diagram' pro práči sekvenceru 232 je zobrazen na obr.6. Sekvencer 232 je aktivován postupně a ze svých vstupů generuje výstupy nastav skupinu, I-tý posun a CRST, které jsou po řadě přivedeny na hradla 238.1-238.4 , na vstup posuvného registru 234 SE a na vstup čítače 220 RST. Když na vstup sekvenceru RST přijde puls z detektoru změny fáze 56., je sekvencer převeden do stavu pasivní 252. Další hodinový puls 208 přivede sekvencer 232 na bod rozhodnutí 254. kde se provede rozhodnutí, zda-li je na výstupu čítače 220 TC binární hodnota 1; binární hodnota 1 na výstupu čítače 220 TC indikuje , že čítač je ve svém posledním stavu. Jestliže čítač je ve svém posledním stavu, sekvencer pokročí do stavu nastav skupinu 256, během kterého dodává sekvencer binární 1 paralelně na všechny hradla A_SOUČASNĚ 238.1-238.4. Další hodinový puls posune sekvencer 232 do stavu 258. Ve stavu 258 dodá sekvencer 232 binární 1 skrz hradlo NEBO 230 ná vstup RST čítače 220. Další pulsze zdroje hodin 208 posune sekvencer 232 na bod rozhodnutí 260, kde se provádí rozhodnutí, zda-li vyslat puls posun do řídící jednotky 206. Je-li signál posun přítomen , pokračuje sekvencer do stavu 262. Ve stavu 262 vysílá sekvencer 232 puls I-tý posun na vstup posun povolen posuvného registru 234. Při dalším hodinovém pulsu se sekvencer 232 vrací do stavu pasivní 252 a cyklus se při dalších hodinových pulsech opakuje.
λ'?;
Pokud se v bodě rozhodnutí 254 sekvenceru 232 určí, že čítač 220 ještě není v posledním stavu, zůstává sekvencer ve stavu pasivní 252. Sekvencer zůstává ve stavu 252, dokud se neobjeví binární 1 a výstupu TC čítače 220, která indikuje, že čítač j;e v posledním stavu. V případě,, že se v bodě rozhodnutí 260 určř, že do sekvenceru nepřichází puls posun, zůstává sekvencer 232 ve stavu 258 a nepřetržitě nuluje čítač 220 do počátečního stavu. Sekvencer 232 zůstává ve stavu 258 dokud nepřijde na svorku 270 sekvenceru 232 puls posun.
V počátečním stavu jsou binární 1 vysílány řídící jednotkou 206 na svorku 228 každé spoždovací jednotky 200.1-200.64. s výjimkou svorek 228 spožčřovacích jednotek 200.32, 200.48 a 200.64 . Ve vynulovaném stavu přivádí vodiče 226.1-226♦4 binární 1 na hradla A_SOUČASNĚ po řadě 224.1-224.4 a je aktivován čítač 220, takže na každém jeho výstupním vodiči 222.1-222.15 se objeví posuvného registru '234 se na vstupní svorku 228 hodinové pulsy ze zdroje ke svorce 210 spožděny binární 1 a binární 1 v prvním článku přenáší na vodič 228♦16 připojený spoždovací jednotky 200.16. Tím jsou 208 na svorce. 212 na cestě od svorky 212 o spoždovací čas příslušící ke spoždovací jednotce 200.1.
Spoždovací jednotka 200.1 mezi svorkami 212 a 210 je použita pro pulsy ze zdroje hodin 208, dokud nepřijde pulse posun povolen 1 na vstup čítání povoleno (CE) čítače 220 a na vstup sekvenceru 232. Jakmile je puls posun 1 následován náběžnou hranou dalšího hodinového pulsu ze zdroje 208, je stav čítače inkrementován o 1. To způsobí, že binární hodnota na svorkách 228 spožďovacích jednotek 200.1, 200.17, 200.33 a 200.49 se změní z binární 1 na binární 0, zatímco binární úrovně na svorkách 228 zbývajících spožďovacích jednotek jsou nezměněny. Změna z binární 1 na binární 0 na řídících svorkách spožďovacích jednotek 200.17 , 200.33 a 200♦49 nemá žádný efekt na spoždění vložené spožďovacím obvodem 198 na výstup hodin 208. Je to proto, že na vodič 228.16 je přivedena izolační úroveň 1, aby se rozepnul spínač 202.16 a odepnul všechny spožďovací jednotky
200.17-200.64 od spožďovacích jednotek 200.1-200.16 , které jsou přítomny v obvodě.
Se spožďovacími jednotkami 200 nastavených jako na počátku, jsou pulsy ze zdroje hodin 208 spožděny o spožďovací čas spožďovacích jednotek 200.1 a 200.2. Binární 0 přivedená na řídící svorku 228 spožďovací jednotky 200.1 zamezuje spojení pulsů ze zdroje, hodin 208 skrz hradlo NEBO 213 spožďovací jednotky 200.1. Binární 1 přivedená na na řídící svorku 228 spožďovací jednotky 200.2 způsobuje, že puls ze zdroje hodin 208 je spojen, se spožděním odpovídajícím spožďovací jednotce 200.2. skrz hradlo NEBO 213 a hradlo A_SOUČASNĚ 215 na svorku 216 spožďovací jednotky 200.2. Puls na výstupní svorce 216 spožďovací jednotky 200.2 je připojen na svorku 217 spožďovací jednotky 200.1. odtud na výstupní svorku 216 spožďovací jednotky 200.1 s vloženým spožděním spožďovací jednotky 200.1.Tak jsou hodinové pulsy ze zdroje hodin~ 208 propojeny ze svorky 212 na svorku 210 s kombinovaným spožděním spožďovacích jednotek 200.1 a 200.2.
Operace pokračuje tímto způsobem pro spožďovací jednotky
200.1-200.15 tak, jak je čítač 220 inkrementován prvními 15-ti úspěšnými pulsy posun. V tomto okamžiku čítač dosáhl svého posledního stavu. To má za následek, že je binární 1 z výstupu TC čítače 220 předána do sekvenceru 232 a aby společně s hodinovým pulsem 208 posunula sekvencer do stavu nastav skupinu 256. Je-li sekvencer ve stavu 256 je binární 1 vyslána ze sekvenceru /
/.
paralelně na každé hradlo A_SOUČASNĚ 238.1-238.4.
Při dalším hodinovém pulsu ze zdroje 208 pokročí sekvencer 232 do stavu vynulování 258, ve kterém vynuluje čítač 220 do počátečního stavu s binárními 1 ve všech článcích čítače, takže jsou “loinární 1 přiváděný na“ všechny vodiče 2 22 fl -2 22.15 7 J Dalšípuls ze zdroje hodin 208 posune sekvencer 232 na bod rozhodnutí 260. kde se detekuje přítomnost nebo nepřítomnost pulsu posun na svorce 270♦ V závislosti na pulsu posun 16 přejde sekvencer 232 do stavu 262 a vyšle binární 1 na vstup posun povolen (SE) posuvného registru 234. To způsobí, že bude hodnotou binární 1 naplněn druhý článek posuvného registru,, '' zatímco všechny články
I
1, 3 a 4 posuvného registru budou naplněny binární 0.
Zatímco je sekvencer 2232 ve stavu 256 následkem čítače 220. který do tohoto stavu dočítal pomocí 15-ti pulsů, klopný způsobí, že se úroveň na
1, coz
I na binární 0. Tato změna nastane, článkuposuvného 23 8.1 obvod RS 236.1je nastaven do vodiči 226.1 změní z binární 1 protože binární 1 z prvního článku posuvného registru 234 je spojena skrz hradlo A_SOUČASŇÉ 238.1 do klopného obvodu RS 236.1. V závislosti na binární 0^ na vodiči 226.1 je hradlo ,A_SOUČASNĚ 224.1 uzavřeno a na vstupní svorky 228 spožčťovacích jednotek 220.1-220.15 je přivedena/binární 0, dokud detektor 56 nevydá další pulse nulování
Binární 1 je přiváděna na / vstupní svorku 228 spoždovací jednotky 200.16. dokud nepřijdeš do řídící jednotky 206 puls posun 16, následovaný hodinovým pulsem. Je to proto, že první článek posuvného registru 234 zůstává během intervalu pulsů posun 1-15 v stavu binární 1. Puls/^ posun, 16 následovaný hodinovým pulsem ze zdroje 208 způsol/í, že se první článek posuvného registru 234 změní ze stavu binární 1 do stavu binární 0. Současně je druhý článek posuvného registru naplněn binární 1, zatímco zbývající články posuvného registru jsou naplněny stavem binární 1. To způsobí binární přechod z 1 do 0 na vodiči 228.16, takže je spoždovací jednptka 200.16 vložena mezi svorky 212 a 210. Celkový cas spož,děni hodinového kmitočtu 20 8.
mezi svorkami j e tedy
212 a 210 zdroje složený čas spoždění spožďovacích jednotek 200.1-200.16. Po operaci 262 je sekvencer 232 aktivován dalším hodinovým pulsem ze zdroje 208 a tím se vrátí do stavu pasivní 252.
Tedy po té, co 16-tý puls přijde do sekvenceru 232 a do čítače 220, následovaný dalším pulsem ze zdroje hodin 208, je na řídící svorky spožďovacích jednotek 200.1-200.16 přivedena hodnota binární 0. Současně jsou klopnými obvody RS 236.2-236.4 přivedeny binární 1 na hradla A_SOUČASNĚ po řadě 224.2-2224.4 a z čítače 220 na vodiče 222.1-222.15. Tím jsou úrovně binární 1 přivedeny na vstupní svorky 228 spožďovacích jednotek
200.17-200.64. s výjimkou spožďovacích jednotek 200.48 a 200.64 , na které je přivedena binární 0.
Operace pokračuje naznačeným spožďovací jednotky \ 200.17-200.64, posun 17-64, dokud \ není detektorem způsobem pro zbývající v závislosti na pulsech změny fáze 56 do řídící jednotky 206 přiveden, \puls vynuluj. V . mnoha‘případech je puls vynuluj z detektoru·,, změny fáze 56 přiveden do řídící jednotky
206 podstatně dříve, než se úroveň na svorce 228 řídicí jednotky \
200.64 změní z binární i do binární 0. Okamžik, kdy je puls vynuluj vydán je ve vztahu k změně stavu specifické spožďovací jednotky 200 náhodný a proměnný, jako funkce výrobních tolerancí, teploty a napájecího j^apětí spožďovacích jednotek. V každém případě je nezbytné, aby byl celkový čas spoždění spožďovacích jednotek 200.1-200.64. jsou-li spojeny dohromady za sebou, větší, než-li perioda mezi sousedními pulsy hodinového zdroje 208. závislosti na pulsu výnuluj čítač 220. sekvencer 232. posuvný z detektoru změny fáze, jsou registr 234 a klopné obvody RS
236.1-236.4 převedeny do počátečního stavu, popsaného dříve.
V
Posloupnost pak začíná znoyu v závislosti na dalších pulsech posun na svorce 270.
I když zde byla popsána a ilustrována určitá speciální realizace vynálezu, je jasné, že je možno provést různé úpravy detailů zde popsané a ilustrované speciální realizace, bez skutečných odchylek od principu vPci a rozsahu platnosti vynálezu tak, jak je nárokován v přiložených nárocích.
Claims (24)
- I. Způsob přeměny časové vlny, která má předem stanovenou pevnou frekvenci vyznačující se tím, že se vytváří výstupní vína zahrnující:odvození digitálního řídícího signálu, který má hodnotu, která se mění v závislosti na relativní fázi vstupního signálu s konstantní frekvencí vzhledem k výstupní vlně;podrobení časové vlny alespoň několika diskrétním spožděním tak, že je odvozeno alespoň několik vln s různými časovými pozicemi a tyto vlny jsou replikami časové vlny;výběr jedné z alespoň několika vln majících různou časovou pozici v závislosti na velikosti digitálního řídícího signálu, aby se tak získala výstupní vlna; a «-· vynulování hodnoty digitálního řídícího signálu ... na předem stanovenou počáteční hodnotu vždy, když má výstupní vlna změněnou fázi relativně vůči časové vlně o přibližně 360°, z důvodu změny vztahu předbíhání/spožďování fází výstupní a časové vlny.
- 2. Způsob diskrétní změny fázového spoždění časové vlny jako funkce času, pokud možno o hodnoty převyšující násobek 360° vyznačující se tím, že zahrnuje:převedení hodnoty požadovaného fázového spoždění pro časovou vlnu na signál mající alespoň několik diskrétních hodnot, které se mění jako funkce času, inkrementování diskrétní hodnoty signálu na určitou úroveň pro každou jednotku požadované změny fázového posunu v cyklu hodinové vlny, zajištění alespoň několika diskrétních spožďovacích časů pro časovou vlnu, výběr jednoho z alespoň několika diskrétních spožďovacích časů pro časovou vlnu v závislosti na diskrétní hodnotě signálu tak, že existuje korespondence mezi diskrétním spožďovacím časem, ke kterému se časová vlna vztahuje a měnícími se hodnotami diskrétního signálu, spoždění časové vlny o zvolený diskrétní spožďovací čas, aby se tak odvodila spožděná časová vlna, a vynulování diskrétní hodnoty signálu na předem určenou hodnotu v závislosti na spožděné časové vlně měnící se o přibližně celistvý násobek 360° vzhledem k fázi časové vlny.
- 3. Způsob podle nároku 1 nebo -2vyznačující se t í m, že se tento způsob provádí za účelem fázového zavěšení mezi vstupem s konstantní frekvencí a časovou vlnou, diskrétní spoždění se dosahuje vzorkováním amplitudy vstupu vzorkovací frekvencí určené určenou časovou vlnou, použití navzorkované amplitudy k odvození prvního údaje majícího hodnotu stejně velkou jako je frekvenční chyba mezi vzorkovací frekvencí a vstupem s konstantní frekvencí, změna frekvence časové vlny o hodnotu určenou hodnotou prvního údaje integrováním prvního údaje, aby se z něho odvodil druhý údaj mající hodnotu úměrnou k fázovému posuvu, který-se má provést s časovou-vlnou; fázový posuv, který se má uskutečnit, má jednu z-alespoň několika různých diskrétních hodnot.
- 4. Způsob podle nároku 3 vyznačující se tím, že vstup obsahuje datové symboly a vzorkování je prováděno alespoň jednou na symbol, aby se tak odvodil pro každý symbol více-bitový digitální údaj navzorkované amplitudy.
- 5. Způsob podle kteréhokoliv z předcházejících nároků vyznačující se tím, že diskrétní hodnoty jsou příslušně zakódované.
- 6. Způsob podle kteréhokoliv z předcházejících nároků vyznačující se tím, že diskrétní hodnota je znovu nastavována do nuly.
- 7. Přístroj pro změnu časové vlny mající předem stanovenou pevnou frekvenci, ze které se odvozuje výstupní vlna vyznačující se tím, že zahrnuje:prostředky pro odvození digitálního řídícího signálu majícího hodnotu, které se mění v závislosti na relativní fázi vstupního signálu s konstantní frekvencí a výstupní vlny, prostředky pro spoždění časové vlny alespoň několika diskrétním spožděním tak, že je odvozeno alespoň několik vln s různými časovými pozicemi v závislosti na hodnotě diskrétního řídícího signálu, aby se tak získala výstupní vlna, a prostředky pro vynulování hodnoty digitálního řídícího signálu na předem stanovenou počáteční hodnotu pokaždé, když výstupní vlna změní fázi vzhledem k časové vlně o přibližně 360° z důvodu změny předbíhání/spožďování fází výstupní vlny a časové vlny.,t8. Zařízení pro diskrétní změnu fáze časové vlny jako funkce tčasu, pokud možno o hodnoty přesahující násobek 360° vyznačující se tím,že zahrnuje:prostředky pro převedení hodnoty požadovaného fázového spoždění pro časovou vlnu na signál mající alespoň několik diskrétních hodnot, které se mění jako funkce času, 4 prostředky pro inkrementování diskrétní hodnoty signálu na určitou úroveň; pro každou jednotku kýžené fázové změny v cyklu hodinové vlny, prostředky pro zajištění alespoň několika diskrétních časů spoždění pro časovou vlnu, prostředky pro vybrání jednoho z alespoň několika spoždění pro časovou vlnu v závislosti na diskrétní hodnotě signálu tak, že existuje korespondence mezi diskrétním spožďovacím časem, kterému je časová vlna podrobena a měnícími ·, se hodnotami diskrétního signálu, prostředky pro spožďování časové vlny o zvolené diskrétní časové spoždění, aby se tak získala spožděná časová vlna, a prostředky pro znovunastavení diskrétní hodnoty . signálu na předem stanovenou hodnotu v závislosti na fázi spožděné časově vlny měnící se vůči fázi hodin o přibližně celistvý násobek 360°.
- 9. Zařízení pro změnu fázového spoždění časové vlny v závislosti na řídícím signálu reprezentujícím fázovou změnu, která se má aplikovat na časovou vlnu, obsahující obvod připojený na hodinou vlnu pro odvozování alespoň několika replik časové vlny, kde repliky mají mezi sebou navzájem různá časová spoždění a spojovač citlivý na signál reprezentující fázovou změnu pro spojování jedné vybrané repliky na výstupní svorku jako funkci hodnoty řídícího signálu vyznačuj í c. í ' s e tím, že zařízení je obsaženo ve smyčce fázového závěsu analogovo-digitální převodník připojený na symboly, být převodníkem vzorkovány, kde alespoň část symbolů má tendenci ke zkreslování; převodník odvozuje více-bitový digitální signál reprezentující amplitudu jednoho ze symbolů v závislosti na vzorkovací vlně odvozené v závislosti na zvolené replice na výstupní svorku a odvozovač signálu připojený na převodník proodvozování signálů reprezentujících frekvenční chybu a :fázovou korekci symbolů, tak jak se aplikuje na převodník ve vztahu k zvolené replice; odvozený signál fázové korekce je řídící signál.obsahuj ící které mají
- 10. Zařízení podle nároku 9vyznačující se tím., že odvozovač signálu integruje signál reprezentující frekvenční chybu odvozenou z převodníku, aby se tak odvodil signál reprezentující celkovou frekvenční chybu odvozenou z převodníku.
- 11. Zařízení podle nároku 10 vyznačující se t í m, žě odvozovač signálu obsahuje čítač připojený na signál reprezentující celkovou frekvenční chybu odvozenou z převodníku pro odvození signálu fázové korekce, kde čítač je znovu nastavován na nulovou hodnotu v závislosti na detekci toho, že zvolená replika na výstupní svorce je posunuta o celistvý násobek jednoho cyklu hodin.
- 12. Zařízení podle nároku 11 vyznačující se tím, že čítač odvozuje příslušně zakódovaný řídící signál mající M bitů pro řízení spojovače, kde replika je odvozována obvodem obsahujícím multiplexor; multiplexor má N signálových vstupních svorek označených po řadě 0, 1, 2 ... (N-l) připojených na repliky hodin mající spoždění přibližně 0, DT, 2DT ... (N-l)DT, kde DT je čas spoždění jednotky, multiplexor obsahuje (N-l) bran, kde každé má; (a) první a druhý signálový vstup, (b) signálový výstup a “(čj řídící vstup připojený na bit příslušně zakódovaného signálu pro nasměrování signálu z jednoho ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu na řídícím vstupu; signálové vstupy a signálové výstupy bran jsou spojeny dohromady, vstupní a výstupní Svorky multiplexoru a řídící vstupy bran jsou spojeny tak, aby odpovídaly M bitům řídícího signálu tak, že s tím, jak se uvažovaná hodnota signálu změní z uvažované hodnoty reprezentující hodnotu o základu 10 od i k (i+l), změní se signál na výstupní svorce multiplexoru ze signálu na vstupní svorce multiplexoru i na signál na vstupní svorce multiplexoru (i+l), kde i je jeden z 0, 1, 2, ... (N-2)l· wo
- 13. Zařízení pro změnu fázového posunu časové vlny v závislosti na řídícím signálu reprezentujícím fázovou změnu, která se má aplikovat na časovou vlnu vyznačující se t í m, že obsahuje obvod připojený na časovou vlnu pro odvození alespoň několika replik časové vlny; repliky mají mezi sebou navzájem různé časové spoždění a spojovač reagující na signál reprezentující fázovou změnu pro spojení zvolené jedné z replik na výstupní svorku jako funkci hodnoty řídícího signálu; zařízení pro odvozování replik obsahuje (N-l) kaskádně spojených spožčřovacích elementů s přibližně stejným spožděním označených 1, 2, ... (N-l) a spojovač obsahující multiplexor s N vstupními svorkami označenými 0, 1, 2, ... (N-l), kde vstupní svorka 0 je připojena na hodiny, vstupní svorka k je připojena na repliku odvozenou od spožďovacího elementu k, kde k je jeden z 1, 2, 3... (N-l); multiplexor obsahuje další vstup připojený na řídící signál a výstupní svorku; fázově posunutý signál je příslušně zakódován; multiplexor obsahuje pole (N-l) bran, kde každá brána obsahuje: první a druhou signálový vstup, signálový výstup a řídící vstup připojený na bit uvažovaného kódovaného signálu pro nasměrování signálu z jednoho ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu na řídícím vstupu.
- 14. Zařízení pro změnu fázového spoždění časové vlny v závislosti na řídícím signálu reprezentujícím fázovou změnu, která se má aplikovat na na časovou vlnu vyznačuj ící se tím, že obsahuje obvod připojený na časovou vlnu pro odvození alespoň ňěkolika replik časové vlny, kde repliky mají mezi sebou navzájem různá časová spoždění a spojovač reagující na signál reprezentující fázovou změnu pro připojení zvolené jedné z replik na výstupní svorku jako funkci hodnoty řídícího signálu, kde zařízení je obsaženo v oscilátoru s proměnnou frekvencí řízený řídícím signálem frekvence a integrátor připojený na řídící signál frekvence pro odvození řídícího signálu reprezentujícího fázovou změnu.
- 15. Zařízení pro změnu fázového spoždění časové vlny v závislosti na řídícím signálu-reprezentujícím fázovou změnu, která se má aplikovat na na časovou vlnu vyznačuj ící se tím, že obsahuje obvod připojený na časovou vlnu pro odvození alespoň několika replik časové vlny, kde repliky mají mezi sebou navzájem různá časová spoždění a spojovač reagující na signál reprezentující fázovou změnu pro připojení zvolené jedné z replik na výstupní svorku jako funkci hodnoty řídícího signálu, kde spojovač obsahuje multiplexor, který má signálovou výstupní svorku-, N signálový vstupních svorek označených 0, 1, 2 . . . (N-l); multiplexor je připojen na uvažovaný zakódovaný signál mající M bitů, Kde 2M = N, kde N je celé číslo větší než 2; multiplexor obsahuje: (N-l) bran z nichž každá má první a druhý signálový vstup, signálový výstup a řídící vstup připojený na bit uvažovaného kódovaného signálu pro nasměrování signálu na jednom ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu na řídícím vstupu; signálové vstupy, signálové výstupy, řídící vstupy a M bitů je propojeno tak, že s tím, jak se změní hodnota uvažovaného signálu od uvažované hodnoty reprezentující údaj o základu 10 od i k (i+1), změní signál na /' výstupní svorce ze signálu na vstupní svorce ΐvstupní svorce (i+1), kde i je jeden z 0, 1, 2 . .i na signál na (N-2).
- 16. Zařízení podle kteréhokoliv z nároků 9-15 vy z načuj íc i s é ' Ví’m, že spojovač má konečný čas propagace, nulovač řídícího signálu obsahuje prostředky pro detekci skutečně současných výskytů takových přechodů ve zvolené replice na výstupní svorce a repliky časové vlny, tak jak je spožděna časem propagace.
- 17. Zařízení podle kteréhokoliv z nároků 9-16 vyznačující se tím, že spojovač, je-li sepnut v závislosti na řídícím signálu fázové změny, má tendenci vytvářet na výstupní svorce zákmity a obvod připojený na výstupní svorku pro odstranění přenášení zákmitů na výstupní svorku.
- 18. Způsob fázového zavěšení mezi vstupem s konstantní frekvencí a časovou vlnou mající frekvenci mírně odlišnou od t^konstantní frekvence vyznačující se tím, že •zahrnuje vzorkování amplitudy vstupuj vzorkovací frekvencí; reaguje na navzorkovanou amplitudu tím, /že odvozuje první údaj mající hodnotu stejnou s frekvenční chybou mezi vzorkovací frekvencí a vstupem s konstantní frekvenční; mění frekvenci časové vlny o hodnotu určenou velikostí pryního údaje integrováním prvního údaje, aby tak odvodil druhý údaj mající hodnotu úměrnou k fázové změně, která se má provést s časovou vlnou; fázová změna, která se má provést má j/ednu z alespoň několika diskrétních hodnot; sousední hodnoty/zmíněné fázové změny jsou přibližně stejně vzdáleny jedna od druhé a provádí spoždění časové vlny o čas přímo úměrný vybrané diskrétní hodnotě, aby se tak odvodily frekvenčně posunuté hodiny.í,
- 19. Způsob diskrétní funkce času vyzná změny č u j spoždění časové vlny jako se tím, že zahrnujeI odvozování signálu majícího alespoň několik diskrétně se měnících hodnot jako funkce času, zajištění alespoň několika diskrétních spoždovacích časů pro časovou vlnu, reakce na alespoň několik hodnot signálu tak, aby byla časová vlna podrobena alespoň některému diskrétnímu spoždovacímu času tak, aby existovala korespondence diskrétními spožďovacími časy, \ke kterým je časová vlna vystavena a měnícími se hodnotami signálu tak, že časová vlna, tak jak je vystavena spožděním je' diskrétně fázově posouvána; zajišfuje alespoň několik diskrétních časových spoždění tím, že přivádí hodiny na alespoň několik kaskádně zapojených spoždovacích jednotek majících diskrétní čas spoždění, kde příslušný krok se provádí změnou počtu kaskádních spoždovacích jednotek připojených k časové vlně tak, že s tím, jak se mění hodnota signálu, jsou kaskádní spoždovací jednotky připojovány a odpojovány od časové vlny.
- 20. Zařízení pro posun fáze periodického průběhu v závislosti na hodnotě řídícího signálu vyznačující se tím, že fázový posun še vkládá mezi výstupní svorku zdroje průběhu a druhou výstupní svorku a zahrnující alespoň několik spoždovacích jednotek majících diskrétní časy spoždění a řadič reagující na ho’dnotu řídícího signálu pro řízení připojování spoždovacích jednotek mezi výstupní svorku zdroje průběhu a druhou výstupní svorku tak, že s tím, jak se mění hodnota řídícího signálu, \jsou provedeny adekvátní změny v čase spoždění vkládaném pomocí spoždovacích jednotek do periodického průběhu mezi- výstupní svorku zdroje průběhu a druhou výstupní, svorku; spoždovací jednotkV jsou navzájem kaskádně zapojeny; řadič reaguje na hodnotu ,řídícího signálu a řídí počet spoždovacích jednotek vložených mezi výstupní svorku zdroje a druhou výstupní svorku tak, že s tím,/jak se mění hodnota řídícího signálu, mění se adekvátně počet spoždovacích jednotek vložených kaskádně mezi výstupní svorky; jsou použity spoždovací jednotky 1, 2, ... N; spoždovací jednotka 1 je připojena tak, že její výstup je připojen ke zmíněné druhé výstupní svorce bez toho, aby procházel některou ze zbývajících spoždovacích jednotek; řadič řídí spojování mezi vstupními a výstupními svorkami spoždovacích jednotek, mezi výstupní svorkou zdroje a vstupní svorkou zmíněné spoždovací jednotky 1 tak, že v závislosti na řídícím signálu k, který určuje, že má být mezi výstupní svorku zdroje a druhou výstupní svorku vloženo vstupní svorka spoždovací svorce zdroje, bez toho, k zmíněných spoždovacích jednotek; jednotky k je připojena k výstupní aby procházela, .kteroukoliv..j inou ,ze. zmíněných N spoždovacích jednotek, a výstupní svorka spoždovací jednotky j je připojena na vstup spoždovací jednotky (j-1), kde k je celé číslo mezi 2 a N a j je postupně celé číslo od 2 do k.
- 21. Zařízení podle nároku 12 vyznačující se t i m, že řadič zajišřuje spojení mezi spožďovacími jednotkami k a (k-1) před tím, než zruší spojení mezi vstupem spoždovací jednotky (k-1) a výstupní svorkou zdroje průběhu v závislosti na vloženém spoždění měnícím se od k do (k-1).
- 22. Zařízení pro posun fáze periodického průběhu v závislosti na hodnotě řídícího signálu vyznačující se tím, že se fázový posun vkládá mezi výstupní svorku zdroje průběhu a druhou výstupní svorku, zahrnující alespoň několik spoždovacích jednotek majících diskrétní časy spoždění a řadič citlivý na hodnotu řídícího signálu pro řízení připojování spoždovacích jednotek mezi výstupní svorku zdroje průběhu a druhou výstupní svorku tak, že s tím, jak se mění hodnota řídícího signálu, mění se adekvátně spoždovací čas vkládaný pomocí spoždovacích jednotek na periodický průběh mezi výstupní svorkou zdroje průběhu a druhou výstupní svorkou; je použito N zmíněných spoždovacích jednotek, takže existuje možnost vytvoření N různých diskrétních spoždění; řadič reaguje na hodnotu řídícího signálu a připojuje k z N zmíněných spoždovacích jednotek kaskádně za sebou mezi výstupní svorku zdroje průběhu a druhou výstupní svorku a rozpojuje (N-k) zbývajících spoždovacích jednotek od k kaskádně spojených spoždovacích jednotek.I
- 23. Zařízení podle nároku 21 vyznačující se tím, že řadič rozdělí N jednotek do skupin, monotónně mění hodnotu k od 1 do P pro první skupinu P z N jednotek během prvního časového intervalu a monotónně mění hodnotu k od 1 do Q pro druhou skupinu Q jednotek během druhého časového intervalu.
- 24. Zařízení podle nároku 22 vyznačující se tím, že řadič obsahuje čítač mající P stavů, které jsou zřetězeny od 1 do P a spojovač pro spojování řídících signálů indikujících, ve kterém z P stavů se čítač nachází při čítání první skupinu P jednotek během prvního časového intervalu a pro spojování řídících signálů indikujících, ve kterém z Q stavů se čítač nachází při čítání druhé skupiny Q jednotek během druhého časového intervalu, kde Q není větší než P.
- 25. Multiplexor schopný směrování N vstupních signálů na výstupní signálovou svorku v závislosti na uvažovaném zakódovaném signálu majícím M bitů, kde 2M = N a N jé celé číslo větší než 2 vyznačující se tím, že zahrnuje N signálových vstupních svorek označených 0, l, 2 ... (N-l); (N-l) bran, kde každá z bran má první a druhý signálový vstup, signálový výstup a řídící vstup připojený na bit uvažovaného kódovaného signálu určený pro směrování signálu z jednoho ze dvou signálových vstupů na signálový výstup jako funkci hodnoty bitu řídícího vstupu; signálové vstupy, signálový výstup a M bitů je spojeno dohromady tak, že když se změní_hodnota_signálu_od—uvažované hodnoty reprezentující číslo o základu 10 z i na (i+1), změní se signál na výstupní signálové svorce ze signálu - z vstupní signálové svorky i na signál ze vstupní signálové svorky (i+1), kde i je postupně 0, 1, 2, ... (N-2).
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99483192A | 1992-12-23 | 1992-12-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
CZ197694A3 true CZ197694A3 (en) | 1995-09-13 |
Family
ID=25541110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CZ941976A CZ197694A3 (en) | 1992-12-23 | 1993-12-22 | Method of phase shift and apparatus for making the same |
Country Status (16)
Country | Link |
---|---|
EP (1) | EP0627137B1 (cs) |
JP (1) | JPH07506476A (cs) |
KR (1) | KR950700638A (cs) |
CN (1) | CN1058118C (cs) |
AT (1) | ATE190783T1 (cs) |
AU (1) | AU670862B2 (cs) |
BR (1) | BR9305935A (cs) |
CA (1) | CA2130268C (cs) |
CZ (1) | CZ197694A3 (cs) |
DE (1) | DE69328084T2 (cs) |
HU (1) | HUT76457A (cs) |
NO (1) | NO943092L (cs) |
NZ (1) | NZ261053A (cs) |
PL (1) | PL173603B1 (cs) |
RU (1) | RU2141165C1 (cs) |
WO (1) | WO1994015401A2 (cs) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6621312B2 (en) | 2000-11-13 | 2003-09-16 | Primarion, Inc. | High bandwidth multi-phase clock selector with continuous phase output |
GB2397675B (en) * | 2000-12-06 | 2004-09-29 | Fujitsu Ltd | Verification circuitry |
JP4592179B2 (ja) * | 2000-12-19 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | ディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法 |
US9407148B2 (en) * | 2014-03-31 | 2016-08-02 | Monolithic Power Systems, Inc. | Multi-phase SMPS with loop phase clocks and control method thereof |
ES2875016T3 (es) * | 2015-01-30 | 2021-11-08 | Ingeteam Power Tech Sa | Sistema de sincronización para una unidad de generación eléctrica y método asociado |
EP3477853B1 (en) * | 2017-10-31 | 2021-03-24 | Nxp B.V. | Boost control signal generator |
CN108933596B (zh) * | 2018-07-26 | 2024-01-30 | 四川知微传感技术有限公司 | 一种基于模拟锁相环的时钟移相电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2167259B1 (cs) * | 1972-01-11 | 1976-06-11 | Thomson Csf | |
JPS60219675A (ja) * | 1984-04-13 | 1985-11-02 | Sony Corp | 時間軸変換回路 |
FR2589651A1 (fr) * | 1985-11-05 | 1987-05-07 | Inf Milit Spatiale Aeronaut | Ligne a retard a semi-conducteur pour circuit logique |
US4922141A (en) * | 1986-10-07 | 1990-05-01 | Western Digital Corporation | Phase-locked loop delay line |
US5173617A (en) * | 1988-06-27 | 1992-12-22 | Motorola, Inc. | Digital phase lock clock generator without local oscillator |
US4894626A (en) * | 1988-09-30 | 1990-01-16 | Advanced Micro Devices, Inc. | Variable length shift register |
KR910009808B1 (ko) * | 1989-06-13 | 1991-11-30 | 한국전기통신공사 | 디지틀 자동 위상 제어 리타이밍 회로 |
FR2658015B1 (fr) * | 1990-02-06 | 1994-07-29 | Bull Sa | Circuit verrouille en phase et multiplieur de frequence en resultant. |
-
1993
- 1993-12-22 DE DE69328084T patent/DE69328084T2/de not_active Expired - Lifetime
- 1993-12-22 AU AU59630/94A patent/AU670862B2/en not_active Ceased
- 1993-12-22 WO PCT/US1993/012693 patent/WO1994015401A2/en active IP Right Grant
- 1993-12-22 CA CA002130268A patent/CA2130268C/en not_active Expired - Fee Related
- 1993-12-22 EP EP94905570A patent/EP0627137B1/en not_active Expired - Lifetime
- 1993-12-22 HU HU9402432A patent/HUT76457A/hu unknown
- 1993-12-22 RU RU94045822A patent/RU2141165C1/ru active
- 1993-12-22 NZ NZ261053A patent/NZ261053A/en unknown
- 1993-12-22 PL PL93305557A patent/PL173603B1/pl unknown
- 1993-12-22 BR BR9305935A patent/BR9305935A/pt not_active Application Discontinuation
- 1993-12-22 JP JP6515495A patent/JPH07506476A/ja not_active Ceased
- 1993-12-22 CZ CZ941976A patent/CZ197694A3/cs unknown
- 1993-12-22 AT AT94905570T patent/ATE190783T1/de not_active IP Right Cessation
- 1993-12-23 CN CN93119986A patent/CN1058118C/zh not_active Expired - Lifetime
-
1994
- 1994-08-22 NO NO943092A patent/NO943092L/no unknown
- 1994-08-22 KR KR1019940702923A patent/KR950700638A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
AU670862B2 (en) | 1996-08-01 |
JPH07506476A (ja) | 1995-07-13 |
WO1994015401A3 (en) | 1994-09-15 |
AU5963094A (en) | 1994-07-19 |
HUT76457A (en) | 1997-09-29 |
CN1093842A (zh) | 1994-10-19 |
HU9402432D0 (en) | 1994-10-28 |
PL173603B1 (pl) | 1998-03-31 |
RU2141165C1 (ru) | 1999-11-10 |
BR9305935A (pt) | 1997-08-26 |
KR950700638A (ko) | 1995-01-16 |
ATE190783T1 (de) | 2000-04-15 |
DE69328084D1 (de) | 2000-04-20 |
CN1058118C (zh) | 2000-11-01 |
EP0627137B1 (en) | 2000-03-15 |
DE69328084T2 (de) | 2000-08-24 |
NZ261053A (en) | 1997-11-24 |
CA2130268C (en) | 2000-05-16 |
EP0627137A1 (en) | 1994-12-07 |
CA2130268A1 (en) | 1994-07-07 |
WO1994015401A2 (en) | 1994-07-07 |
NO943092D0 (no) | 1994-08-22 |
PL305557A1 (en) | 1995-01-23 |
NO943092L (no) | 1994-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6025744A (en) | Glitch free delay line multiplexing technique | |
KR100811766B1 (ko) | 주파수-체배 지연 동기 루프 및 그를 이용하여 출력 클록 신호를 생성하는 방법 | |
US5633608A (en) | Digital delay line | |
US5854918A (en) | Apparatus and method for self-timed algorithmic execution | |
US5422835A (en) | Digital clock signal multiplier circuit | |
US5521499A (en) | Signal controlled phase shifter | |
US6275547B1 (en) | Clock recovery circuit | |
JP3130344B2 (ja) | データの並直列変換装置及び直並列変換装置、並びに直列データのディジタル伝送システム | |
KR20010102501A (ko) | 엘러스틱 인터페이스 장치 및 그 방법 | |
TW200818709A (en) | Digitally controlled ring oscillator | |
US7170960B2 (en) | Instantaneous clock recovery circuit | |
EP1810438B1 (en) | Method and apparatus for a digital-to-phase converter | |
CZ197694A3 (en) | Method of phase shift and apparatus for making the same | |
US7157953B1 (en) | Circuit for and method of employing a clock signal | |
KR100336750B1 (ko) | 양방향 지연을 이용한 디엘엘 회로 | |
US5844908A (en) | Digital delay system and method for digital cross connect telecommunication systems | |
US4955040A (en) | Method and apparatus for generating a correction signal in a digital clock recovery device | |
US20020047739A1 (en) | Modified clock signal generator | |
JPH04293332A (ja) | ビット位相同期回路 | |
US7079615B2 (en) | Expanded comparator for control of digital delay lines in a delay locked loop or phase locked loop | |
JP4215919B2 (ja) | Dllクロック発生器 | |
US6667646B2 (en) | Small-sized digital generator producing clock signals | |
KR100355759B1 (ko) | 2의n배 클럭 체배기 | |
US7519090B2 (en) | Very high speed arbitrary number of multiple signal multiplexer | |
JPH08316827A (ja) | クロック位相調整回路 |