CS236528B1 - Combined programmable pulse generator - Google Patents

Abstract

Vynález řeší problém generování impulsů, jejichž opakovači periodu nebo šířku lze programovat číslicovým způsobem a to v širokých mezích. Ke generování impulsů se využívá kombinace rychlého Johnsonova čítače a relativně pomalejšího čítače s nastavitelným obsahem. Oba čítače jsou spolu spojeny pomocí vazebního klopného obvodu a jsou společně ovládány synchronním tvarovacím obvodem. Systémy pro testování číslicových obvodů, generátory impulsů a další obory využívající programovatelné generátory impulsů.The invention solves the problem of generating pulses whose repeating period or width can be programming in a digital way and that within wide limits. A combination is used to generate pulses a fast Johnson counter and relatively a slower counter with adjustable content. Both counters are linked together by a coupler flip-flop and are controlled together synchronous forming circuit. Digital Circuit Testing Systems pulse generators and other fields using programmable generators pulses.

Description

Vynález řeší problém vytvoření generátoru Impulsů s programovatelnou Šířkou nebo generátoru impulsů s programovatelnou opakovači periodou, který má velký rozsah programovatélnosti. Tento problém se vyskytuje například u číslicově řízených systémů pro testování logických obvodů, které vyžadují, aby opakovači perioda synchronizačních impulsů a tedy i nejmenší nastavovatelný krok byly eo nejkratší a současné, aby byla co největší programovatelná kapacita.The invention solves the problem of providing a pulse generator with a programmable width or a pulse generator with a programmable repetition period having a wide range of programmability. This problem occurs, for example, in numerically controlled logic circuit testing systems that require the repetition period of the synchronization pulses and hence the smallest adjustable step to be as short and simultaneous as possible to maximize programmable capacity.

Až dosud se tento problém řeší například tak, že se do kaskády zapojí řada dílčích programovatelných čítačů například typu SN 74193. Nevýhodou tohoto řešení však je,- přílig dlouhý nejmenší nastavitelný krok cca 60 ns, což je opakovači perioda impulsů čítaná prvním z dílčích čítačů a zvolené s ohledem na dostatečnou šířku 20 ns jeho výstupních ijnpulsů. Jiným známým způsobem se do kaskády zapojují dílčí například 4-bitové programovatelná čítače Johnsonova typu. První dílčí čítač například s obvody 74S112 lze pak sice provozovat s opakovači periodou například 20 ns, ale každý dílčí čítač je nejen náročný na počet klopných obvodů a hradel, ale vyžaduje i vlastní převodník do Johnsonova kódu, následkem čehož je celé zapojení značně složité. Pokud je tento převodník společný a každý dílčí čítač je doplněn pouze registrem dat, dosáhne se sice materiálová úspory, ale postupné naplnění dílčích registrů přes společný převodník je časově náročné a trvá po dobu podstatně delšj| než je opakovači doba například 20 ns.So far, this problem has been solved by cascading a number of sub-programmable counters such as the SN 74193, for example. However, the disadvantage of this solution is: - too small an adjustable step of about 60 ns, which is the repetition period selected with respect to a sufficient width of 20 ns of its output i-pulses. In another known manner, for example, 4-bit Johnson-type programmable counters are cascaded. The first sub-counter, for example with 74S112 circuits, can then be operated with a repetition period of, for example, 20 ns, but each sub-counter is not only demanding on the number of flip-flops and gates, but also requires its own Johnson code converter. If this converter is common and each sub-counter is supplemented only by a data register, material savings are achieved, but the gradual filling of sub-registers through a common converter is time-consuming and lasts considerably longer | than a repetition time of, for example, 20 ns.

Je možné i řešení s jediným dostatečně dlouhým programovatelným Johnsonovým čítačem například s obvody 74S112, ale při uvážení nutného převodníku kódu to představuje řešení nejen materiálově náročné, ale i obtížně programovatelné na libovolnou hodnotu.A solution with only a sufficiently long programmable Johnson counter, for example with 74S112 circuits, is possible, but considering the necessary code converter, this is not only a material-intensive solution but also difficult to program to any value.

Nevýhody těchto známých řešení odstraňuje zapojení podle vynálezu, neboť kombinuje rychlý programovatelný Johnsonův čítač s pomalejší, ale materiálově úspornou kaskádou programovatelných čítačů například typu SN74193. Tím umožňuje zapojit programovatelný generátor impulsů nejen s krátkým nejmenším nastavitelným krokem například 20 ns, ale současně i s velkou programovací kapacitou až například 2^® kroků.The disadvantages of these known solutions are eliminated by the circuitry of the invention, since it combines a fast programmable Johnson counter with a slower but material-saving cascade of programmable counters such as the SN74193 type. This makes it possible to connect a programmable pulse generator not only with a short, small adjustable step, for example 20 ns, but also with a large programming capacity of up to 2 ^ ® steps.

Jeho podstata spočívá v tom, že přímá výstupní svorka prvního nastavovacího obvodu je připojena ke společné nastavovací svorce Johnsonova čítače, jehož první klopný obvod je svou nulovaci svorkou spojen s negační výstupní svorkou detekčního klopného obvodu, jehož přímé výstupní svorka tvoří výstupní svorku celého zapojení a jehož hodinová svorka je, .' připojena k výstupní svorce posledního klopného obvodu Johnsonova čítače, přičemž výstupní svorka vazebního obvodu je spojena se vstupní čítači svorkou programovatelného čítače, jehož výstupní přenosová svorka je spojena s první vstupní svorkou detekčního hradla a s první vstupní svorkou druhého nastavovacího obvodu, jehož výstupní svorka je spojena s nastavovací svorkou programovatelného čítače a s druhou vstupní svorkou detekčního hradla, které je svou výstupní svorkou spojeno se vstupní svorkou detekčního klópného obvodu, jehož nulovaci svorka je spo^u s druhou vstupní svorkou nastavovacího obvodu a vstupní svorkou klopného obvodu připojena k negační výstupní svorce prvního nastavovacího obvodu, jehož vstupní svorka tvoří vstupní svorku celého zapojení.It is based on the fact that the direct output terminal of the first setting circuit is connected to the common setting terminal of the Johnson counter, whose first flip-flop is connected by its reset terminal to the negative output terminal of the detection flip-flop. the clock clamp is'. connected to the output terminal of the last flip-flop of a Johnson counter, the output circuit of the coupling circuit being connected to an input counter of a programmable counter terminal whose output terminal is connected to the first input terminal of the detection gate and first input terminal of the second adjustment circuit the programmable counter adjusting terminal and the second detection gate input terminal, which is connected to the detection snap-in circuit input terminal, whose reset terminal is connected to the negative output terminal of the first adjustment circuit via the second adjustment circuit input terminal and the flip-circuit input terminal, whose input terminal forms the input terminal of the entire wiring.

Výhoda generátoru podle vynálezu, jak již uvedeno, spočívá v tom, že umožňuje zapojit programovatelný generátor impulsů nejen s krátkým nejmenším nastavitelným krokem například 20 ns, ale současně i s velkou programovací kapacitou až například 2 kroků.The advantage of the generator according to the invention, as already mentioned, is that it allows to connect a programmable pulse generator not only with a short, small adjustable step, for example 20 ns, but also with a large programming capacity of up to 2 steps.

Příklady zapojeni podle vynálezu jsou znázorněny na připojených výkresech. Na obr. 1 je znázorněn nej jednodušší příklad zapojení podle vynálezu, na obr. 2a,b jsou časové průběhy napětí na jeho jednotlivých uzlech a na obr. 3 je znázorněn příklad zapojení podle vynálezu s přídavným dvojkovým čítačem.Examples of wiring according to the invention are shown in the accompanying drawings. Fig. 1 shows the simplest example of the circuit according to the invention; Figs. 2a, b show the voltage waveforms at its individual nodes; and Fig. 3 shows an example of the circuit according to the invention with an additional binary counter.

Zapojení na obr. 1 je sestaveno z Johnsonova čítače £, programovatelného čítače 2 a dále z vazebního klopného obvodu 2, prvního nastavovacího obvodu £, detekčního obvodu 2 a druhého nastavovacího obvodu 6. Johnsonův čítač £ je zapojen známým způsobem z kloprjých obvodů 11 až 14. jejichž nastavovací svorky 111 až 141 jsou přes nastavovací hradla 110 až 140 připojeny k nižším bitům neznázorněného registru čísla. .Společná nastavovací svorka 15 Johnsonova čítače £ je připojena k přímé výstupní svorce 41 prvního nastavovacího klopného obvodu 4, jehož negačni výstupní svorka 42 je připojena k nulovací svorce 58 detekčního klopného obvodu 53. nastavovací svorce 63 druhého nastavovacího klopného obvodu 6 a ke vstupní svorce 22 vazebního klopného obvodu 2. Vazební klopný obvod 2 je pomocí zpětnovazebního RC členu zapojen jako tvarovač impulsů a jeho hodinové svorka 20 je připojena k negačni výstupní svorce 112 klopného obvodu 11. Výstupní svorka 21 vazebního klopného obvodu 2 je spojena se vstupní čítači svorkou 30 programovatelného čítače který je zapojen známým způsobem, například jako synchronní dvojkový čítač typu SN74193, a svými datovými vstupními svorkami 31 až 34 je připojen k vyšším bitům neznázorněného registru čísla. Výstupní přenosová svorka 35 čítače 2 j® připojena^ k první ' vstupní svorce 21 detekčního hradla 50 a k hodinové svorce 60 nastavé^acího klopného » ° ’_o . obvodu 6. Jeho vstupy J a K jsou připojeny ke kladnému a k nulovéíu nppějjjí a jeho 'hegační · výstupní svorka 62 je spojena s nastavovací svorkou 36 čítače 2 a s druhou vs.thpnf svorkou 52 detekčního hradla 50. Výstupní svorka detekčního hradla 50 jie spojena se vstt^nísji^vóiřkou 24 detekčního klopného obvodu 23 a ten j® svou hodinovou sv<£pkoji 23 spoje^ s>vý stupni svorkou posledního klopného obvodu 14 Johnsonova čítače £ a svou negačni výstupní, svorkou 57 s nulovací svorkou 1 13 prvního klopného obvodu 11 Johnsonova čítSče £. _o í \ 7 cj ' ’The circuit in FIG. 1 consists of a Johnson counter 6, a programmable counter 2, and a coupling flip-flop 2, a first adjusting circuit 6, a detection circuit 2 and a second adjusting circuit 6. The Johnson counter 6 is connected in known manner from the flip-flops 11-14. whose adjusting terminals 111 to 141 are connected to the lower bits of a number register (not shown) via the adjusting gates 110 to 140. The common setting terminal 15 of the Johnson counter 6 is connected to the direct output terminal 41 of the first adjusting flip-flop 4, whose negation output terminal 42 is connected to the reset terminal 58 of the detection flip-flop 53, the adjusting terminal 63 of the second adjusting flip-flop 6 and the input terminal 22 The flip-flop 2 is connected by a feedback RC member as a pulse former and its clock terminal 20 is connected to the negation output terminal 112 of flip-flop 11. The output terminal 21 of the flip-flop 2 is connected to the input counters by terminal 30 of the programmable counter. which is connected in a known manner, for example as a synchronous binary counter of the type SN74193, and is connected to the higher bits of a number register (not shown) by its data input terminals 31 to 34. The output terminal of the transmission counter 35 ^ 2 J® connected to a first 'input terminal 21 of the detector 50 and the gate 60 sets the clock terminal of flip-acího »o' _o. Its inputs J and K are connected to the positive and zero terminals and its hogging output terminal 62 is connected to the adjusting terminal 36 of the counter 2 and the second vs. the terminal 52 of the detection gate 50. The output terminal of the detection gate 50 is connected to with its latch 24 of the detection flip-flop 23 and its clock connection 23 with the output stage of the last flip-flop 14 of the Johnson counter 4 and its negative output terminal 57 with the reset terminal 11 of the first flip-flop 11 Johnson's read £. _o \ 7 cj ''

Vstupní svorka 43 nastavovacího obvodu 4 tvoři vstupní svorku celého zapojení, přímá výstupní svorka 56 detekčního klopného obvodu 53 výstupní svorku celého zapojení, hodinová svorka 44 nastavovacího klopného obvodu 4, spojená se společnou hodinovou svorkou 16 Johnsonova čítače £ tvoří synchronizační svorku 70 celého zapojení. Nulovací svorka 22 detekčního klopného obvodu 53 je spojena s nulovací svorkou 64 nastavovacího klopného obvodu 6 a s nulovacími svorkami 123 až 143 klopných obvodů 12 až 14 tvoří nulovací svorku 91 celého zapojení. Zapojení na obr. 1 pracuje jako kaskádní programovatelný čítač v souhlase s časovými diagramy na obr. 2a, 2b následujícím způsobem.The input circuit 43 of the setting circuit 4 forms the input circuit of the entire circuit, the direct output terminal 56 of the detection flip-flop 53 the output circuit of the whole circuit, the clock terminal 44 of the setting flip-circuit 4 connected to the common clock terminal 16 of the Johnson counter. The reset terminal 22 of the detection flip-flop 53 is connected to the reset terminal 64 of the adjusting flip-flop 6, and to the reset terminals 123 to 143 of the flip-flops 12-14 form the reset terminal 91 of the entire circuit. The wiring in Fig. 1 operates as a cascadable programmable counter in accordance with the timing diagrams of Figs. 2a, 2b as follows.

,1.’, '1.

První nastavovací klopný obvod 4 a vazební klopný obvod 2 se po zapnutí napájení nastaví samočinně do stavu 0. Přivedeným nulovacím impulsem 091 na společnou nulovací svorku 91 se klopné obvody 12 až 14 uvedou do stavu 0, deteční klopný obvod 53 do stavu 1, tim se i klopný obvod 11 uvede do stavu 0” a nastavovací klopný obvod 6 se uvede do stavu 1.The first setting flip-flop 4 and the coupling flip-flop 2 are automatically set to state 0 after switching on the power. By applying a reset pulse 091 to the common reset terminal 91, the flip-flops 12 to 14 are brought to state 0; The flip-flop 11 is set to 0 'and the flip-flop 6 is set to 1.

Programovatelný čítač 2 se tím uvede do stavu odpovídajícího vyšěím bitům neznázorněného registru čísla. Nastavitelný Johnsonův čítač £ se přitom nachází ve svém koncovém stavu 0000. Impulsem 043 přivedeným na vstupní svorku 43 tvarovače 4 se v 1. hodinovém taktu synchronizačních impulsů 070 vytvoří nastavovací impuls napětí 041. jímž se jednak nastaví Johnsonův čítač £ do výchozího stavu například 1110 a to 7 souhlase 3 nižšími bity neznázorněného registru čísla, jednak se překlopí klopný obvod 53 do stavu 0 a klopný obvod 6 do stavu 0, čímž se ukončí nastavovací režim programovatelného čítače 2·The programmable counter 2 is thus brought into a state corresponding to the higher bits of a number register (not shown). The adjustable Johnson counter 6 is in its end state 0000. By the pulse 043 applied to the input terminal 43 of the crimper 4, a voltage setting pulse 041 is created in the 1 st clock of the synchronization pulses 070, by which the Johnson counter 6 is set to 7 according to the 3 lower bits of the number register (not shown), first the flip-flop 53 is switched to 0 and the flip-flop 6 is switched to 0, thus terminating the setting mode of the programmable counter 2 ·

Je-li čítač 2 nastaven na nulový obsah 0000 viz obr. 2a, je na jeho výstupní přenosové svorce 35 nulové napětí a na vstupní svorce 54 detekčního klopného obvodu 23 je kladné napětí. Klopný obvod 53 je tím připraven reagovat na sestupnou hranu napětí 0144 na výstupní svorce 144 posledního klopného obvodu 14 Johnsonova čítače £ indikující dosažení jeho koncového stavu 0000. Klopný obvod 53 se tedy v 6. hodinovém taktu překlopí zpět do stavu 1, takže záporný impuls napětí 056 na jeho přímé výstupní svorce 56 má dobu trváni 5 taktů, určenou nastaveným obsahem 5 obou čítačů £ a 2*If the counter 2 is set to zero 0000, see FIG. 2a, there is zero voltage at its output transmission terminal 35 and at the input terminal 54 of the detection flip-flop 23 there is a positive voltage. The flip-flop 53 is thus ready to respond to the falling edge of voltage 0144 at the output terminal 144 of the last flip-flop 14 of the Johnson counter 5 indicating its end state 0000. The flip-flop 53 then swivels back to state 1 at 6 o'clock. 056 on its direct output terminal 56 has a duration of 5 bars, determined by the set content of 5 of both counters 5 and 2 *.

Vazební klopný obvod 2 přitom setrvává stále ve stavu 0, nebol v době sestupné hrany napětí na výstupní svorce 112 prvního klopného obvodu 11. vzniklé při nastavování jeho obsahu, je na vstupní svorce 22 vazebního klopného obvodu 2 nulové napití. Tím je zajištěno, že programovatelný čítač 2 setrvává ve svém nastaveném stavu 0000.The bonding flip-flop 2 still remains in the state 0, or at the time of the falling edge of the voltage at the output terminal 112 of the first flip-flop 11 formed during its adjustment, there is zero voltage at the input terminal 22 of the flip-flop. This ensures that the programmable counter 2 remains in its set state 0000.

Je-li programovatelný čítač 3 nastaven na nenulový obsah, například 1000 (jednička v jeho nejnižSím bitu), pak na jeho výstupní přenosové svorce 35 je kladné napětí 035. viz obr. 2b. Vynulovaný Johnsonův čítač 2 se po přivedení vstupního impulsu 043 nastaví do svého výchozího stavu například 0001 a stejně jako v předchozím případě se klopné obvody 2 a 6 překlopí do stavu 0 a ukončí se nastavovací režim čítače 3.If the programmable counter 3 is set to a non-zero content, for example 1000 (one in its lowest bit), then at its output transmission terminal 35 there is a positive voltage 035. See Fig. 2b. The resetted Johnson counter 2 is reset to its initial state, for example 0001, after the input pulse 043 is applied and, as in the previous case, flip-flops 2 and 6 flip to state 0 and the counter setting mode 3 is terminated.

Ve 3· hodinovém taktu vznikne posouváním obsahu čítače 2 aktivní sestupné hrana napětí na výstupní svorce 112 klopného obvodu 11 a protože v době posouvání je napětí na vstupní svorce 22 vazebního klopného obvodu 2 kladné, dojde k jeho překlopení a na jeho výstupní svorce 21 se objeví kladný impuls napětí 021 a to se šířkou, které je nastavena s ohledem na potřebu pomalejšího čítače 3· Na výstupní přenosové svorce 35 tohoto čítače se po ukončení impulsu 021. objeví sestupné hrana napětí 035. jíž se nastavovací klopný obvod 6 překlopí do stavu s nulovým napětím 062 na negační výstupní svorce 62.In the 3-hour clock, by shifting the contents of the counter 2, an active falling edge of the voltage occurs at the output terminal 112 of the flip-flop 11 and since at the time of shifting the voltage at the input terminal 22 of the flip flip-flop 2 is positive. a positive pulse of voltage 021 with a width that is set to meet the need for a slower counter 3 · Upon completion of the pulse 021, a falling edge of voltage 035 will appear at the output transfer terminal 35 of this counter to swivel the setting flip-flop 6 to zero. voltage 062 on the negative output terminal 62.

Programovatelný čítač 3 se opět nastaví do svého výchozího stavu 1000, což znamená že napětí 035 bude opět kladné. Nastavovací klopný obvod 6 však zůstane ve stavu s nulovým napitím £62, takže napětí 054 na vstupní svorce 21 detekčního klopného obvodu 53 bude kladné. Klopný obvod 53 je tím připraven reagovat na sestupnou hranu napětí na výstupní svorce 1'44 klopného obvodu 21, která indikuje dosažení koncového stavu 0000 Johnaonova čítače 2, stejně jako tomu bylo v předešlém případě. Klopný obvod 23 se tedy v 10. hodinovém taktu překlopí zpět do stavu 1 a záporný impuls na jeho přímé výstupní svorce 56 mé dobu trvání 9 taktů, opět určenou nastaveným obsahem 9 obou čítačů 2 a J.The programmable counter 3 is reset to its initial state 1000, which means that the voltage 035 will again be positive. However, the adjusting flip-flop 6 remains in a zero-voltage state 6262, so that the voltage 054 at the input terminal 21 of the detection flip-flop 53 will be positive. The flip-flop 53 is thus ready to respond to the falling edge of the voltage at the flip-flop output terminal 1 '44, which indicates the end state 0000 of the Johnaon counter 2, as in the previous case. Thus, the flip-flop 23 flips back to state 1 in the 10-hour clock, and a negative pulse on its direct output terminal 56 my duration of 9 bars, again determined by the set content 9 of both counters 2 and J.

Zapojení na obr. 1 pracuje jako generátor impulsů s programovatelnou šířkou. Je-li přímá výstupní svorka 56 detekčního klopného obvodu 53 spojena se vstupní svorkou 43 prvního nastavovacího klopného obvodu 2, jak je to na obrázku 1 čárkovaně naznačeno, pracuje takové zapojení jako generátor impulsů s programovatelnou opakovači periodou. Přivedeným nulovacím impulsem 091 se opšt nastaví Johnsonův čítač 2 do stavu 0000, klopné obvody 2 ⁸ 6 do stavu 1 a programovatelný čítač 3 do nastavovacího režimu.The wiring in Fig. 1 operates as a pulse generator with a programmable width. If the direct output terminal 56 of the detection flip-flop 53 is coupled to the input terminal 43 of the first adjusting flip-flop 2, as shown in dashed lines in FIG. By applying a reset pulse 091 the Johnson counter 2 is again set to 0000, the flip-flops 2 ⁸ 6 are set to 1 and the programmable counter 3 is set to the setting mode.

Prvním synchronizačním impulsem 070 se v nastavovacím klopném obvodu 2 vytvoří nastavovací impuls 041 a jím se stejně jeko dříve jednak ukončí nastavovací režim čítače 3,The first synchronization pulse 070 generates a setting pulse 041 in the adjusting flip-flop 2 and thus, as before, the setting mode of the counter 3 is terminated,

Johnsonův čítač 2 ae nastaví do svého výchozího stavu a jednak se detekční klopný obvod 23 uvede zpět do stavu 0 tak, aby další synchronizační impulsy 070 nevyvolaly nežádoucí opětovné nastavení Johnaonova čítače 2, nýbrž pouze potřebné posouvání jeho obsahu. Po dosažení koncového stavu 0000 tohoto čítače se pak detekční klopný obvod 23 °pšt překlopí do stavu 1 a umožní tak nové vytvoření nastavovacího impulsu napětí 041.The Johnson counter 2 ae is reset to its initial state, and on the other hand, the detection flip-flop 23 is brought back to state 0 so that further sync pulses 070 do not cause unwanted resetting of the Johnnaon counter 2 but merely the necessary shifting of its contents. Upon reaching the counter state 0000 of this counter, the detecting flip-flop 23 ° pst will then swivel to state 1 to allow a re-setting of the voltage setting pulse 041.

Opakovači perioda generovaných impulsů například 022 na přímé výstupní svorce 22 detekčního klopného obvodu 53 je tedy rovna N+1 hodinových taktů, kde N je nastavený obsah čítačů 2 a 3·Thus, the repetition period of the generated pulses, for example 022, on the direct output terminal 22 of the detection flip-flop 53 is equal to N + 1 clock cycles, where N is the set content of counters 2 and 3.

V zapojeni na obr. 1 lze jako programovatelný čítač 3 použít i více dílčích čítačů, například typu SN74193, zapojený známým způsobem do společné kaskády. Je-li potřeba zvětšit kapacitu zapojení na obr. 1 například pouze o jediný bit, je k tomuto účelu výhodné použít zapojení na obr. 3. Od zapojení na obr. 1 se liší pouze tím, že za nastavitelný Johnsonův čítač 4 je zařezen známý jednobitový čítač 22 tak, žejjeho čítači vstupní svorka 101 je spojena s negační výstupní svorkou £2 nastavovacího klopného obvodu 2 ⁸ jeho hodinová svorka 102 je připojena k negační výstupní svorce 212 prvního klopného obvodu 11 Johnsonova čítače 2·In the circuit of FIG. 1, several sub-counters, for example of the type SN74193, connected in a known manner to a common cascade, can be used as a programmable counter 3. If it is necessary to increase the capacity of the circuit in FIG. 1 for example by only one bit, it is advantageous to use the circuit in FIG. 3 for this purpose. It differs from the circuit in FIG. 1 only by the known one-bit counter 22 such that its counter input terminal 101 is coupled to the negative output terminal 64 of the adjusting flip-flop ²⁸ its clock terminal 102 is connected to the negative output terminal 212 of the first flip-flop 11 of the Johnson counter.

Jeho negační výstupní svorka 104 je spojena s hodinovou svorkou 20 vazebního obvodu 2. První vstupní svorka 107 nastavovacího hradle 106 je připojena k přímé výstupní svorce 41 nastavovacího klopného obvodu £ a druhá vstupní svorka tohoto hradla je připojena k odpovídajícímu bitu neznázorněného registru čísla. Přímá výstupní svorka 105 čítače 10 je spojena s třetí vstupní svorkou 521 detekčního součinovšsoučtového hradle 22 a nulovací svorka ±23 čítače 10 je spojena se společnou nulovací svorkou 21· Činnost zapojení na obr. 3 je obdobná jako u zapojení na obr. 1 a obdobně lze z něho vytvořit i generátor impulsů s programovatelnou opakovači periodou.Its negative output terminal 104 is coupled to the clock terminal 20 of the coupler circuit 2. The first input terminal 107 of the adjusting gate 106 is connected to the direct output terminal 41 of the adjusting flip-flop 8 and the second input terminal of this gate is connected to the corresponding bit of the register. Counter direct output terminal 105 is coupled to third input terminal 521 of the summation gate 22 and the reset terminal ± 23 of counter 10 is coupled to common reset terminal 21. The wiring operation in FIG. 3 is similar to the wiring in FIG. to create a pulse generator with a programmable repetition period.

V dalším neznázorněném příkladě zapojení podle vynálezu je možné k synchronizační svorce 70 připojit svou vstupní svorku prvni zesilovací hradlo přímo a druhé zesilovací hradlo přes vhodný zpožSovací například RC člen. Výstupní svorka prvního hradla je pak spojena s hodinovou svorkou 44 nastavovacího klopného obvodu £ a výstupní svorka druhého hradla je spojena se společnou hodinovou svorkou 16 Johnsonova čítače £. Tím je umožněno dosažení eo nejkratší opakovači periody synchronizačních impulsů 070 a tedy i eo nejmenšího nastavovacího kroku celého zapojení.In another example of a circuit according to the present invention (not shown), it is possible to connect the first amplifier gate directly to the synchronization terminal 70 and the second amplifier gate via a suitable delayed RC member, for example. The output terminal of the first gate is then connected to the clock terminal 44 of the adjusting flip-flop £ and the output terminal of the second gate is connected to the common clock terminal 16 of the Johnson counter £. This makes it possible to achieve the eo shortest repeating period of the synchronization pulses 070 and thus the eo smallest setting step of the whole circuit.

V dalším neznázorněném příkladě zapojení podle vynálezu lze nulovací svorku 23 vazebního klopného obvodu 2 namísto ke zpětnovazebnímu RC členu připojit přímo k negační výstupní svorce například 132 klopného obvodu 13 nebo přímé výstupní svorce například 134 klopného obvodu 13 přes neznázorněné negační součtové hradlo. Šířka výstupního impulsuIn another not illustrated example of the invention, the reset terminal 23 of the flip-flop 2 may be connected directly to the negative output terminal 132 of the flip-flop 13 or the direct output terminal 134 of the flip-flop 13, instead of the feedback RC. Output pulse width

021 je pak určena zhruba dvěma opakovaoími periodami synchronizačních impulsů 070. K výchozímu nulování vazebního klopného obvodu 2 se pak použije druhá vstupní svorka tohoto negačního součtového hradla.021 is then determined by approximately two repetition periods of the synchronization pulses 070. The second input terminal of this negative sum gate is then used to initialize the coupling flip-flop.

Rovněž je možné jako negační výstupní svorku 42 prvního nastavovacího obvodu £ použít výstupní svorku neznázorněného pomocného hradla, které je svou vstupní svorkou připojeno k přímé výstupní svorce 41 nastavovacího obvodu £. To je výhodné v případě, že kladný výstupní impuls 041 je nastaven natolik úzký, že záporný impuls na svorce 42 by byl již nedostatečně široký pro spolehlivé překlopeni klopných obvodů 53 a 6.It is also possible to use as the negation output terminal 42 of the first adjusting circuit 6 the output terminal of an auxiliary gate (not shown), which is connected by its input terminal to the direct output terminal 41 of the adjusting circuit 8. This is advantageous if the positive output pulse 041 is set so narrow that the negative pulse at terminal 42 would already be insufficiently wide to reliably flip flip-flops 53 and 6.

Pomocné hradlo zvětší tuto šířku na potřebnou velikost.The auxiliary gate increases this width to the required size.

Je také možné připojit vstupní svorku 22 vazebního klopného obvodu 2 k nastavovací svorce 11 1 prvního klopného obvodu 11 Johnsonova čítače £, aniž by se změnila činnost celého zapojení. Na této nastavovací svorce je v době nastavování klopného obvodu 11 do případného stavu 1 nulové napětí a brání tak nežádoucí reakci vazebního obvodu 2 na případně sestupnou hranu napětí Q112.It is also possible to connect the input terminal 22 of the coupling flip-flop 2 to the adjusting terminal 11 1 of the first flip-flop 11 of the Johnson counter 6, without altering the operation of the entire circuit. At this setting terminal, at the time of setting the flip-flop 11 to a possible state 1, there is zero voltage and thus prevents the unwanted reaction of the coupling circuit 2 to the eventually falling edge of the voltage Q112.

Obdobně lze připojit k nastavovací svorce 11 1 klopného obvodu 11 na obrázku 3 i vstupní čítači svorku 101 přídavného čítače 10 a vstupní svorku 22 vazebního obvodu 2 k nastavovací svorce 107 přídavného čítače 10. To může být výhodné pro rovnoměrnější rozdělení logických zátěží jednotlivých hradel.Similarly, the input counter 101 of the auxiliary counter 10 and the input terminal 22 of the coupler circuit 2 to the adjusting terminal 107 of the auxiliary counter 10 can be connected to the adjusting terminal 11 of the flip-flop 11 in FIG.

Je-li výstupní svorka 56 detekčního klopného obvodu 53 spojena se vstupní svorkou £2 nastavovacího obvodu £ a celé zapojeni pracuje jako generátor impulsů s programovatelnou opakovači periodou, lze ke svorce 56 připojit i výstupní klopný obvod. Ten je svou hodinovou svorkou spojen s hodinovou svorkou 44 nastavovacího obvodu £ a slouží k úpravě šířky generovaných impulsů tak, že je rovné opakovači periodě synchronizačních impulsů 070. V tom případě lze k jeho negační výstupní svorce připojit i nulovací svorku 63 klopného obvodu 6 a využít tak výhodu širšího nulovacího impulsu, než je tomu na obr. 1.If the output terminal 56 of the detection flip-flop 53 is connected to the input terminal 62 of the adjusting circuit 6 and the whole circuit operates as a pulse generator with a programmable repetition period, the output flip-flop can also be connected to the terminal 56. It is connected by its clock terminal to the clock terminal 44 of the adjusting circuit 6 and serves to adjust the width of the generated pulses so that it is equal to the repeating period of the synchronization pulses 070. thus the advantage of a wider reset pulse than that of FIG. 1.

Zapojení podle vynálezu dovoluje úsporným způsobem a z běžně dostupných obvodů sestavit generátor impulsů s programovatelnou opakovači periodou nebo generátor impulsů s programovatelnou šířkou, které pracují s vysokým kmitočtem synchronizačních impulsů.The circuitry according to the invention allows a pulse generator with a programmable repetition period or a pulse generator with a programmable width which operates at a high frequency of synchronization pulses in a cost-effective manner and from commercially available circuits.

Je-li Johnsonův čítač sestaven například z obvodů 74S112, může být nejmenší nastavitelný krok 20 ns. V zapojení na obrázku 1 lze jako čítač £ zapojit až cca 4-stupňovou kaskádu čítačů například 74193, což vede k programovací kapacitě až 2^+4.4.^19For example, if the Johnson counter is composed of 74S112 circuits, the smallest adjustable step may be 20 ns. In the circuit shown in Figure 1, up to about a 4-stage cascade of counters, for example 74193, can be connected as a counter 8, resulting in a programming capacity of up to 2 ^ + 4.4. ^ 19

V zapojení na obrázku 3 lze použít až cca, 1Q-stupňovou kaskádu čítačů například 74193, což vede k programovací kapacitě až 2^^+10,^=2^ kroxů.In the circuit of Figure 3, up to about a 10-degree counter cascade of, for example, 74193 can be used, resulting in a programming capacity of up to 2? ^{+ 10} ,? = 2? Krox.

Zapojení podle vynálezu je proto výhodné zejména pro použití ve zdrojích programovatelných stimulů systémů pro testování číslicových obvodů a desek a v dalších zařízeních s programovatelnou volbou časových intervalů.The circuitry according to the invention is therefore particularly advantageous for use in programmable stimulus sources of digital circuit and board testing systems and in other devices with programmable time interval selection.

Claims (4)

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION 1. Kombinovaný programovatelný generátor impulsů, vyznačený tím, že přímá výstupní svorka (41)' prvního nastavovacího obvodu (4) je připojena ke společné nastavovací svorce (15) Johnsonova čítače (1), jehož první klopný obvod (11) je svou nulovací svorkou (113) spojen s negační výstupní svorkou (57) detekčního klopného obvodu (53), jehož přímé výstupní svorka (56) tvoří výstupní svorku celého zapojení a jehož hodinová svorka (55) je připojena k výstupní svorce (144) posledního klopného obvodu (14) Johnsonova čítače (1), přičemž výstupní svorka (21) vazebního obvodu (2) je spojena se vstupní čítači svorkou (30) programovatelného čítače (3), jehož výstupní přenosová svorka (35) je spojena s první vstupní svorkou (51) detekčního hradla (50) a s první vstupní svorkou (60) druhého nastavovacího obvodu (6), jehož výstupní svorka (62) je spojena s nastavovací svorkou (36) programovatelného čítače (3) a s druhou vstupní svorkou (52) detekčního hradla (50), které je svou výstupní svorkou spojeno se vstupní svorkou (54) detekčního klopného obvodu (53), jehož nulovací svorka (58) je spolu s druhou vstupní svorkou (63) druhého nastavovacího obvodu (6) a vstupní svorkou (22) vazebního klopného obvodu (2) připojena k negační výstupní svorce (42) prvního nastavovacího obvodu (4), jehož vstupní svorka (43) tvoří vstupní svorku celého zapojení.Combined programmable pulse generator, characterized in that the direct output terminal (41) of the first adjusting circuit (4) is connected to a common adjusting terminal (15) of a Johnson counter (1) whose first flip-flop (11) is its reset terminal (113) connected to the negative output terminal (57) of the detection flip-flop (53), whose direct output terminal (56) forms the output terminal of the entire wiring, and whose clock terminal (55) is connected to the output terminal (144) of the last flip-flop ) A Johnson counter (1), wherein the output terminal (21) of the coupling circuit (2) is connected to the input counters (30) of the programmable counter (3), whose output transfer terminal (35) is connected to the first input terminal (51) of the detection the gate (50) and the first input terminal (60) of the second adjusting circuit (6), the output terminal (62) of which is connected to the adjusting terminal (36) of the programmable counter (3) and a second input terminal (52) of the detection gate (50), which is connected by its output terminal to the input terminal (54) of the detection flip-flop (53), whose reset terminal (58) together with the second input terminal (63) of the second adjustment circuit 6) and the input terminal (22) of the coupling flip-flop (2) connected to the negative output terminal (42) of the first adjusting circuit (4), whose input terminal (43) forms the input terminal of the entire wiring. 2. Kombinovaný programovatelný generátor impulsů dle bodu 1, vyznačený tím, že hodinová svorka (20) vazebního obvodu (2) je připojena k výstupní svorce (112) prvního klopného obvodu (11) Johnsonova čítače (1).2. The programmable pulse generator of claim 1, wherein the clock terminal (20) of the coupling circuit (2) is connected to the output terminal (112) of the first flip-flop (11) of the Johnson counter (1). 3. Kombinovaný programovatelný generátor impulsů podle bodu 1, vyznačený tím, že hodinová svorka (20) vazebního obvodu (2) je připojena k negační výstupní svorce (104) přídavného čítače (10), jehož přímá výstupní svorka (105) je připojena ke třetí vstupní svorce (521) detekčního hradla (50), přičemž nastavovací svorka.(107) přídavného čítače (10) je spojena se společnou nastavovací sVorkou (15) Johnsonova čítače (1).3. The combined programmable pulse generator of claim 1, wherein the clock terminal (20) of the coupling circuit (2) is connected to the negative output terminal (104) of the additional counter (10), whose direct output terminal (105) is connected to the third. an input terminal (521) of the detection gate (50), the setting terminal (107) of the additional counter (10) being connected to a common setting terminal (15) of the Johnson counter (1). 4. Kombinovaný programovatelný generátor impulsů dle bodů 2 až 3, vyznačený tím, že přímá výstupní svorka (56) detekčního klopného obvodu (53) je spojena se vstupní svorkou (43) prvního nastavovacího obvodu (4).4. The combined programmable pulse generator of claims 2 to 3, wherein the direct output terminal (56) of the detection flip-flop (53) is connected to the input terminal (43) of the first adjusting circuit (4).