CN87106626A - 用以产生与参考频率频率同步的节拍信号的电路装置 - Google Patents

用以产生与参考频率频率同步的节拍信号的电路装置 Download PDF

Info

Publication number
CN87106626A
CN87106626A CN87106626.2A CN87106626A CN87106626A CN 87106626 A CN87106626 A CN 87106626A CN 87106626 A CN87106626 A CN 87106626A CN 87106626 A CN87106626 A CN 87106626A
Authority
CN
China
Prior art keywords
filter
frequency
reference frequency
input
phase comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN87106626.2A
Other languages
English (en)
Other versions
CN1009409B (zh
Inventor
弗里德里希·盖斯勒
爱德华·茨威克
于尔根·海兹曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of CN87106626A publication Critical patent/CN87106626A/zh
Publication of CN1009409B publication Critical patent/CN1009409B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

产生与参考频率同步的节拍信号的电路装置除具第一相位比较器、一积分装置、第一滤波器和一稳定性较低频率范围较宽的压控振荡器VCO外，另有一稳定性高频率范围窄的频率振荡器、第二相位比较器PB及第二、第三滤波器F2、F3。输入第一相位比较器的是参考频率和由压控振荡器输出的节拍信号；输入第二相位比较器的是节拍信号及由频率振荡器产生的标准频率。当参考频率中断或超过规定相位差值时，由PB、F2、F3和VCO组成的调节回路闭合接通。

Description

本发明涉及一种用于产生与输入参考频率频率同步的节拍信号的电路装置，该装置配有接收外来参考频率的参考频率接收装置，接收装置接于第一相位比较器的第一输入端，同时，第一相位比较器又可经过一个积分装置同第一滤波器相连，第一滤波器同附加连接的电压控制振荡器连接，该振荡器将频率同步节拍信号送到本电路装置的输出端和第一相位比较器的第二输入端。
在某些传输装置上，节拍信号的产生要依赖于外部输入的参考频率。这里，节拍信号的频率可与参考频率相同，或者同参考频率形成另外一种固定的数学关系。传输线路上比如由于温度影响或因电磁影响而出现的对参考频率的干扰对由此产生的节拍信号的影响必须尽可能地小。
为产生与参考频率频率同步的节拍信号和抑制对参考频率的干扰，通常使用带振荡器的相位调整回路，这时，产生节拍信号的电路装置的频率牵引范围被限制在相位调整回路中所用的振荡器的频率牵引范围内。符合要求的振荡器高度稳定，其频率牵引范围极小，通常仅比其自身的误差稍大些。
已知的还有装有一个低稳定但频率牵引范围很宽的振荡器和一个高稳定振荡器电路装置。一旦参考频率中断，即由低稳定而频率牵引范围宽的振荡器转换到高稳定而频率牵引范围窄的振荡器上。这样，此类电路装置的用途就受到限制，只能在参考频率波动范围小的情况下使用。同时，由低稳定振荡器转换到高稳定振荡器时会发生频率跃变，这样便破坏了最后输入的参考频率同新产生的节拍信号之间的频率同步性。
本发明的任务在于，创造一种用于产生与参考频率同步节拍信号的电路装置，当参考频率在某一给定的范围内变化时，这种电路装置可以不受参考频率的影响，而且当参考频率中断时，仍可产生与最后输入的参考频率同步的节拍信号。
此项任务的解决方法是利用如下所述的诸特点。
符合本发明的电路装置的优点在于，当参考频率围绕给定的额定频率在一个比较大的波动范围内变化时仍可产生与参考频率同步的节拍信号。本装置的另一个优点是，所产生的频率同步节拍信号稳定性高。
现借助于为便于理解而绘制的局部范围草图来说明一下本发明的装置结构形式。
图1.符合本发明的电路装置之1
图2.符合本发明的电路装置之2。
图1中所绘电路装置1的输入端接有参考频率接收装置FRE。将外部的参考频率信号输入参考频率接收装置FRE，参考频率信号瞬时出现表现为干扰的频率漂移。此外，本电路装置的输入端另有一个标准频率振荡器FNG。参考频率接收装置FRE和标准频率振荡器FNG分别接到第一相位比较器PA的第一输入端E1PA和第二相位比较器PB的第一输入端E1PB上。第一相位比较器PA经积分电路I同第一滤波器连接，第二相位比较器PB则通过第一开关元件S1同第二滤波器相连。第一开关元件比如可通过参考频率接收装置FRE进行控制，这在后面还要说明。第一滤波器F1和第二滤波器F2分别附加连接着第二开关元件S2，第二开关元件S2亦受参考频率接收装置FRE控制，其输出端则同一电压控制的振荡器VCO相连。振荡器VCO前面必要时可串接一个数模转换装置D/A，振荡器产生节拍信号以及输出频率fA，该输出频率被送到本装置的输出端进行下一步处理。振荡器的输出端还分别同第一和第二相位比较器PA和PB的第二输入端E2PA和E2PB连接。
振荡器的稳定性低而频率牵引范围宽，其频率牵引范围至少相当于参考频率fR围绕其额定值的波动范围。
标准频率振荡器FNG、参考频率接收装置FRE和压控振荡器VCO均可附加连接用于对各自的输入频率实现任意分频因子的装置。在图1的结构举例中，分频电路装置T1、T2和T3分别接于FRE、FNG和VCO的输出端。
在第一开关元件S1和第2滤波器F2之间装有第3滤波器F3和一个减法电路。
外部参考频率fR输入到参考频率接收装置FRE之后，该装置视情况对参考频率进行必要的调整，然后送到第一相位比较器PA的第一输入端E1PA继续进行处理。本电路装置产生的输出信号fA输入到第一相位比较器的第二输入端E2PA，在参考频率fR未受干扰时，这一输出信号等于参考频率fR;在参考频率受到干扰的情况下，则输出信号接受干扰的参考频率fR′生成。
第一相位比较器PA按一定的、通常相同的取样间隔△t求出两个输入信号fR和fA之间的相位差。相位比较器PA先将第一次求出的相位差数值按第一时间t1储存起来，然后再将此值同在第一时间t1后面的第二时间t2时在两输入端出现的第二相位差数值进行比较。这两个相位差数值之差即表示相位差在时间t1和t2之间的变化情况。
此后将相位差数值输入后面的积分电路I。积分电路通过积分将相位差值还原。选择这条先微分后积分的途径是为了在电路技术上以简便的方法实现减差。此外，通过这一途径可以求出大于360°或大于一个周期间隔T的相位差。
滤波器F1根据输入的相位差数值产生出用于控制压控振荡器VCO的调节参数。
假如在装置的稳定化状态下第一相位比较器PA的输入端未出现相位差，也就是说，假如外部输入到电路的参考频率fR与电路内部产生的输出频率fA相等，则滤波器F1即产生一系列用于控制振荡器VCO的调节参数，这一参数序列表现为恒定常数。
如前所述，位于第1滤波器F1和振荡器VCO之间的第二开关元件S2可由参考频率接收装置FRE进行控制。当参考频率fR中断时，接收装置FRE可控制开关元件S2由A位转到B位。当超过规定的极限值 (△φS)/(△t) 时，可由第一相位比较器PA控制进行这一转换，或者在超过规定的极限值△φS时则由积分装置I控制进行这一转换。开关元件S1和S2一样，也可由参考频率接收装置FRE、第一相位比较器PA或积分装置I分别控制转换。开关元件S1和S2均有两个开关位置A和B，二者在任何时间均处于相同的开关位置A和B。
当滤波器F1的输入端出现相位差数值时，这比如可能系由对振荡器VCO的干扰引起，或因表现为干扰的外部参考频率fR变化所造成，滤波器F1即产生用于控制振荡器VCO的第二串调节参数序列，这一参数序列的构成是这样的，它使振荡器VCO在过程稳定化状态中产生的频率fA1、fA2……同变化了的参考频率fR′的相位差为零。
滤波器F1比如可制成P型、PI型或PID型滤波器。为了确定分别由第一相位比较器PA、积分装置I、滤波器F1、开关元件S2（在位置A上）、有时还由数/模转换装置D/A及压控振荡器VCO形成的调节回路的瞬态响应性能，选用了已知的滤波器种类和滤波器常数。
只要滤波器F1给出的调节参数是数字形式，而控制振荡器VCO使用的是模拟信号，则在滤波器和振荡器之间需要安装数/模转换装置。
假如两个开关元件S1和S2均处于A位（参数频率fR未中断，或者未超过极限值 (△φS)/(△t) ，△φS），则由第二个相位比较器PB求出的相位差数值即送到第三滤波器F3上。这一相位差数值系从输送到两个输入端E1PB和E2PB的频率、内部产生的输出频率fA以及由标准频率振荡器FNG产生的标准频率fN进行比较而求出。标准频率振荡器FNG的稳定性远比振荡器VCO的稳定性要高。
第三滤波器F3亦可象第一滤波器F1那样制成P-、PI-或PID型滤波器。该滤波器从由第二相位比较器PB输入的相位差数值中推导产生出数值。这些数值是衡量在内部由振荡器VCO所产生的输出频率fA和由标准频率振荡器FNG产生的标准频率FN之间差额的一个尺度。若其差为零，则推导出的值亦为零。
第三滤波器F3的特性曲线取决于第一滤波器F1的特性曲线：比如第三滤波器F3的时间常数大大高于由F1参与构成的调节回路的时间常数。这一调节回路的时间常数典型值在分钟范围内。第三滤波器F3的时间常数大于由F1参与构成的调节回路的时间常数，其倍数大于1，特殊情况下可以到10。
当开关元件处于A位时，对第三滤波器F3的输出数值继续进行处理就毫无意义，因为其后面连接的第二滤波器F2此时未同振荡器VCO耦合连接。如开关元件转换到位置B，也就是当参考频率fR中断或在超过极限值 (△φS)/(△t) 和△φS时，则第二滤波器F2即与振荡器VCO耦接。同时有一（相位）差值经前面串接的减法电路输送到第二滤波器F2，此差值系由第二相位比较器PB产生的相位差数值和在此之前在开关位置A所产生而由第三滤波器F3保持下来的数值所构成。
当开关元件处于B位时由PB、F2和VCO构成一调节回路，这时，滤波器F2承担滤波器F1在原先的调节回路中的功能，因而其工作性能可如F1一样。这时由第二滤波器产生的调节参数序列输送到振荡器VCO。在稳定化状态，送入滤波器F2的差值被调为零。在稳定化状态下，当参考频率fR中断而振荡器VCO工作正常时，第二滤波器F2送出的调节参考序列是恒定常数。
按照本发明由高稳定的标准频率振荡器FNG、两个相位比较器PA和PB、滤波器F1、F2和F3、低稳定度的振荡器VCO以及其它元器件构成的电路装置可以做到使所产生的节拍信号或输出频率fA的稳定性相当于高稳定的标准频率fN。参考频率中断后输出频率fA的值则相当于最后输入的参考频率fR的值，或相当于由滤波器F3产生的平均值。
此外还可以允许有与振荡器VCO的频率牵引范围规模相当的频率偏移（fA不等于fN）。为了在参考频率fR中断时仍能输出频率fA，需要具有大的频率偏移（范围）。但这时产生的频率有时同参考频率fR的标准值或额定值偏离甚远。
当开关元件转换到B位时，滤波器F2内存有定义不明确的初始值，该数值在输出端可变为用于振荡器VCO的调节参数，并可能大大延迟其起振过程。
根据本发明，在转换到B位时，用于产生调节参数的现存中间值由滤波器F1传送到滤波器F2。为此目的，滤波器F1可以同滤波器F2连接，如图1中由F1到F2的箭头所示。假如滤波器F1和F2构造完全相同，则这些中间值在转换时可以原封不动地作为初始值送入滤波器F2。否则，传输的数值需做相应的转换。
使用本发明按照图2的另一种电路装置则不需要将此数值由滤波器F1传送到F2。同图1中的电路装置相比，图2的电路装置设有第一开关装置S1，因而第二相位比较器PB和第二滤波器F2是经过图1电路装置中的第一减法电路相互固定连接的。按照图2安装在第二滤波器F2和第一滤波器F1输出端的第二减法电路通到第三滤波器F3的输入端。
第三滤波器F3的输入值由第二滤波器F2和第一滤波器F1所产生的调节值之差构成。在图1电路中，两个调节回路（第1回路＝PA，I，F1，VCO;第2回路＝PB，F3，F2，VCO）任何时候总是只有一个调节回路接通;当由第1回路转换到第2回路时，要么必须将数值由滤波器F1传送到滤波器F2，要么造成起振过程不必要的延迟;而在图2的电路中，在正常工作状态下，除将图2下部所绘的与图1中的第一调节回路完全一样的第一调节回路（PA，I，F1，VCO）接通外，图2上部所绘的调节回路也要接通，此回路可将第一滤波器F1和第二滤波器F2的调节参数之差调为零。按照图2中的电路，在正常工作（参考频率fR不中断，振荡器VCO无干扰）过程中，由第二滤波器F2产生用于控制振荡器VCO的调节参数的实际值。不过，这些调节参数在正常工作（开关位置A）时并不接通到振荡器VCO。这样，滤波器在有干扰情况下（开关元件S2）由A位转换到B位时，可以无间断地直接送出起振滤波器的内部数值，并把调节值送到振荡器VCO，并且
在转换时不会导致任何频率跃变。

Claims (3)

1、用于产生与外部输入参考频率频率同步的节拍信号之电路装置有一个可接收外部参考频率(fR)的参考频率接收装置(FRE)，接收装置接于第一相位比较器(PA)的第一输入端(E1PA)，同时，第一相位比较器(PA)经过一个积分装置(Ⅰ)同第一滤波器(F1)相连，该滤波器可同后面附加连接的压控振荡器(VCO)连接，压控振荡器向本电路装置的输出端以及第一相位比较器(PA)的第二输入端(E2PA)输送频率同步的节拍信号(fA)。这样一种电路装置的特点是：
这种电路另设有一个第二相位比较器(PB)，该比较器有第一输入端(E1PB)和第二输入端(E2PB)，第二输入端同压控振荡器(VCO)的输出端相连；在第二相位比较器(PB)的第一输入端(E1PB)上连接有高稳定的标准频率振荡器(FNG)，第二相位比较器后面附加连接有第一开关元件(S1)，第一开关元件有两个输出端(A，B)，并可由参考频率接收装置(FRE)，第一相位比较器(PA)或积分装置(Ⅰ)进行控制；在参考频率(fR)中断或在超过参考频率(fR)与节拍信号(fA)之间规定的相位差时，第一开关元件(S1)即由开关位置(A)转换到开关位置(B)，与此同时，第二相位比较器(PB)同第一减法电路的减数输入端连接，减法电路的输出端则通向第二滤波器(F2)；在第一开关元件(S1)的第一输出端(A)与第一减法电路的被减数输入端之间装有第三滤波器(F3)；第一滤波器(F1)通到与第一开关元件(S1)同步的第二开关元件(S2)的第一输入端(A)，其第二输入端(B)同第二滤波器(F2)的输出端相连；第二开关元件(S2)的输出端同压控振荡器(VCO)连接。
2、根据权利要求1的电路装置的特点是：
第一滤波器（F1）可在下述情况下同第二滤波器连接：当参考频率（fR）中断或在参考频率（fR）与节拍信号（fA）之间的相位差超过规定值时，为产生第一滤波器（F1）的输出值而将已形成的中间值传送到第二滤波器（F2）。
3、根据权利要求1的电路装置的另一特点是：
第二相位比较器（PB）直接同第一减法电路的减数输入端连接，第三滤波器（F3）的输入端同第二减法电路的输出端连接，第二减法电路的减数输入端同第二滤波器（F2）的输出端相连，其被减数输入端则同第一滤波器（F1）的输出端相连接。
CN87106626A 1986-09-30 1987-09-30 用于产生与参考频率同步的节拍信号的电路装置 Expired CN1009409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP3633189.9 1986-09-30
DE3633189 1986-09-30

Publications (2)

Publication Number Publication Date
CN87106626A true CN87106626A (zh) 1988-05-18
CN1009409B CN1009409B (zh) 1990-08-29

Family

ID=6310669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN87106626A Expired CN1009409B (zh) 1986-09-30 1987-09-30 用于产生与参考频率同步的节拍信号的电路装置

Country Status (6)

Country Link
US (1) US4835481A (zh)
EP (1) EP0262481A3 (zh)
JP (1) JPS6390217A (zh)
CN (1) CN1009409B (zh)
AU (1) AU601222B2 (zh)
ZA (1) ZA877307B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849993A (en) * 1987-12-10 1989-07-18 Silicon General, Inc. Clock holdover circuit
JP2627758B2 (ja) * 1987-12-28 1997-07-09 株式会社アドバンテスト 信号発生装置
EP0326899A3 (de) * 1988-01-29 1990-05-30 Siemens Nixdorf Informationssysteme Aktiengesellschaft Schaltungsanordnung zur Bildung eines digitalen Taktsignals
FR2653278B1 (fr) * 1989-10-17 1995-07-21 Cit Alcatel Horloge synchronisee.
EP0467458B1 (en) * 1990-07-20 1996-12-18 Koninklijke Philips Electronics N.V. Apparatus for maintaining the frequency of an oscillator within a predetermined frequency range
US5084681A (en) * 1990-08-03 1992-01-28 Hewlett-Packard Company Digital synthesizer with phase memory
US5225783A (en) * 1991-02-18 1993-07-06 Mitsubishi Denki Kabushiki Kaisha Dielectric constant detection apparatus for fuel
DE4121450C1 (en) * 1991-06-28 1992-02-20 Siemens Ag, 8000 Muenchen, De Clock signal circuit for communications system - has control input of VCO supplied with required output of voltage comparator in dependence on master or slave clock operating mode
US5175626A (en) * 1991-07-25 1992-12-29 Rca Thomson Licensing Corporation Apparatus providing a clock signal for a digital television receiver in response to a channel change
SE502458C2 (sv) * 1992-01-20 1995-10-23 Asea Brown Boveri Förfarande och anordning för avstämning av internt genererad klockpulssignal
US5371417A (en) * 1993-07-02 1994-12-06 Tandem Computers Incorporated Multiple frequency output clock generator system
SE515201C2 (sv) * 1993-11-26 2001-06-25 Ericsson Telefon Ab L M Förfarande och anordning för klocksignalgenerering
DE4423215C1 (de) * 1994-07-01 1995-12-21 Siemens Ag Frequenzüberwachungsschaltung eines Taktgenerators
DE4442306C2 (de) * 1994-11-28 1997-12-18 Siemens Ag Verfahren und Anordnung zur Ermittlung von Phasenänderungen eines Referenz-Eingangssignals eines Phasenregelkreises
CN1126255C (zh) * 1996-11-26 2003-10-29 西门子公司 器件组的同步装置
DE19946502C1 (de) * 1999-09-28 2001-05-23 Siemens Ag Schaltungsanordnung zum Erzeugen eines zu Referenztaktsignalen frequenzsynchronen Taktsignals
US6300838B1 (en) * 1999-12-22 2001-10-09 International Business Machines Corporation Method and apparatus for derivative controlled phase locked loop systems
US7739533B2 (en) * 2006-09-22 2010-06-15 Agere Systems Inc. Systems and methods for operational power management
GB0821772D0 (en) * 2008-11-28 2009-01-07 Zarlink Semiconductor Inc Soft reference switch for phase locked loop
US8531223B2 (en) * 2011-03-31 2013-09-10 Nihon Dempa Kogyo Co., Ltd. Signal generator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602828A (en) * 1969-10-27 1971-08-31 Ibm Self-clocking detection system
FR2408243A1 (fr) * 1977-11-04 1979-06-01 Cit Alcatel Boucle a verrouillage de phase
JPS594900B2 (ja) * 1979-09-03 1984-02-01 日本電気株式会社 クロック再生回路
US4365211A (en) * 1980-10-31 1982-12-21 Westinghouse Electric Corp. Phase-locked loop with initialization loop
JPS5850827A (ja) * 1981-09-08 1983-03-25 Fujitsu Ltd フェーズ・ロック・ループ回路
NL8202685A (nl) * 1982-07-05 1984-02-01 Philips Nv Kloksignaalregenerator met hoge stabiliteit.
JPS5989037A (ja) * 1982-11-12 1984-05-23 Victor Co Of Japan Ltd フエ−ズ・ロツクド・ル−プ回路
DE3436192A1 (de) * 1984-10-03 1986-04-10 Philips Patentverwaltung Gmbh, 2000 Hamburg Phasenvergleichsschaltung
FR2573592B1 (fr) * 1984-11-20 1993-12-10 Bull Sa Circuit oscillateur asservi en phase a un signal de frequence predeterminee
US4695805A (en) * 1985-05-13 1987-09-22 Online Computer Systems Inc. Apparatus for generating signals synchronized to an unstable external signal
JPH0732391B2 (ja) * 1985-05-28 1995-04-10 日本電気株式会社 クロック同期回路
NL8502234A (nl) * 1985-08-13 1987-03-02 Philips Nv Kloksignaalinrichting voor het regeneren van een kloksignaal.

Also Published As

Publication number Publication date
AU601222B2 (en) 1990-09-06
JPS6390217A (ja) 1988-04-21
US4835481A (en) 1989-05-30
AU7906687A (en) 1988-04-14
ZA877307B (en) 1988-05-25
EP0262481A3 (de) 1989-09-06
CN1009409B (zh) 1990-08-29
EP0262481A2 (de) 1988-04-06

Similar Documents

Publication Publication Date Title
CN87106626A (zh) 用以产生与参考频率频率同步的节拍信号的电路装置
US5260608A (en) Phase-locked loop and resulting frequency multiplier
CN104578172B (zh) 一种带线性锁频环的光伏逆变调节器控制方法
EP0139126A2 (en) Phase-locked loops and electrical networks incorporating them
US6653874B2 (en) Clock producing circuit capable of suppressing phase shift at a time of change from active clock to standby clock
CN1007112B (zh) 产生频率可数字分级调整的模拟信号的频率合成器电路
CN107251361B (zh) 用于发电单元的同步***及同步方法
EP1018218B1 (en) Automatic tuning of an integrated oscillator
CN1172445C (zh) 一种能抑制时钟低频漂移的数字锁相环的实现方法
US6329883B1 (en) Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value
Bishop et al. Adaptive phase locked loop for video signal sampling
Albertos et al. Time delay limitations in control implementation
KR100312209B1 (ko) 클록신호발생시스템의과도현상감소방법
US3293560A (en) Circuit arrangement for the automatic regulation of an oscillator to a reference frequency
CN104300973B (zh) 一种避免锁相环大跨度失锁的方法
CN111193275B (zh) 一种发电机组提高一次调频动作效果的方法
Jaques et al. A tracking bandpass filter for the rejection of power system disturbances
DE19840976C1 (de) Verfahren zur Erzeugung eines Taktsignals und entsprechender Taktsignalgenerator
SU1325716A2 (ru) Частотный манипул тор
DE4121450C1 (en) Clock signal circuit for communications system - has control input of VCO supplied with required output of voltage comparator in dependence on master or slave clock operating mode
Oubrahim et al. PID auto-tuning by a composed structure
SU1136273A1 (ru) Входное устройство дл регул тора вентильного преобразовател
GB2217535A (en) Digital circuit arrangement
Kristiansson et al. Robust design of PID controllers including auto-tuning rules
JPS6113818A (ja) 位相同期型発振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C13 Decision
C01 Deemed withdrawal of patent application (patent law 1993)