CN104300973B - 一种避免锁相环大跨度失锁的方法 - Google Patents

一种避免锁相环大跨度失锁的方法 Download PDF

Info

Publication number
CN104300973B
CN104300973B CN201410562377.6A CN201410562377A CN104300973B CN 104300973 B CN104300973 B CN 104300973B CN 201410562377 A CN201410562377 A CN 201410562377A CN 104300973 B CN104300973 B CN 104300973B
Authority
CN
China
Prior art keywords
frequency
freq
phaselocked loop
loop
max
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410562377.6A
Other languages
English (en)
Other versions
CN104300973A (zh
Inventor
储艳飞
刘敬坤
马春溪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Electronics Technology Instruments Co Ltd CETI
Original Assignee
CETC 41 Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 41 Institute filed Critical CETC 41 Institute
Priority to CN201410562377.6A priority Critical patent/CN104300973B/zh
Publication of CN104300973A publication Critical patent/CN104300973A/zh
Application granted granted Critical
Publication of CN104300973B publication Critical patent/CN104300973B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种避免锁相环大跨度失锁的方法，使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态。先设定锁相环要求锁定的频率值Freq(n)、及锁相环的最大频率跨度Δωmax，判断锁相环初始频率Freq(i)与终止频率值Freq(n)的差值，借助设定中间频率Freq(i+1)划分跳频间隔，进行频率替换，直到满足|Freq(n)‑Freq(i)|＜Δωmax。本发明采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。

Description

一种避免锁相环大跨度失锁的方法
技术领域
本发明涉及通信领域，尤其是一种避免锁相环大跨度失锁的方法。
背景技术
锁相环是一种能够实现相位自动跟踪的闭环***。简单点说，锁相环是这样一个***，通过环路自身的反馈调节作用，能使输出信号的频率和相位与输入信号的频率和相位达到同步状态。
锁相环技术一直在飞速的发展，到了现代由于数字技术的发展推动了锁相环技术的进步，同时锁相环的产品也开始从通信、航空、卫星、雷达、导航、计算机到家用电器及电子领域，由于通信、电子行业的快速发展，锁相环的产品出现了很大的需求，在通信领域，国内市场就存在巨大的潜力。
由于信号源的应用越来越广泛，信号源作为各种***的核心部件，有着至关重要的作用，他的好坏影响到整个***运行的好坏，现代的信号源一般由锁相环组成。从锁相环的组成来看，主要由鉴相器，环路滤波器和压控振荡器这三个基本部分组成一个反馈环路。随着集成电路的发展，很多的功能都被模块化，国内外都出现了很多好的产品和软件，因此锁相环的调试和设计也变得相对简单得多，同时锁相软件对设计的辅助作用也有大大的提高。一般设计的锁相环都会跟据设计的指标要求选择相应厂家的压控振荡器和鉴相器。这样，鉴相器和压控振荡器都有其固定的参数。根据方案设计好构架后，后期就是进行环路滤波器的调试来对整个的锁相环路进行修改，因为锁相环***是一个非线性***，在已知鉴相器和压控振荡器参数的情况下仍无法求解，只有用近似的方法进行分析，但这难免会有错误，这会造成调试锁相环路的难度大大增加，合适的环路参数很难确定。
因此锁相环路的调试的核心就在于环路滤波器的选型和具体数值的选择，在确定好参数之后，如果再次进行修改的话，又会是一次特别麻烦的调试过程。
现有的技术一般都是通过调整锁相环的硬件，尤其是通过设计的要求来选择一个合适环路滤波器参数来改善环路的锁定性能。为了追求更快的锁定时间，会通过增大环路的带宽来实现。为了降低环路的杂散，则通过降低环路的带宽来实现。同时也要考虑到环路的自激状况，因此一个好的环路参数很难确定。对于锁相环路的环路滤波器来说，由于环路的非线性，环路方程无法求解，一般都是通过近似的方式求解环路滤波器的各个参数，没有很好的指导作用，主要工作还是后期的调试，即使是调整硬件这种方式来解决的话，也会因为调试的盲目性造成效率低和耗时长。环路参数的修改还有可能会牵一发动全身，在其他某些工作情况下留下隐患，综合来说这不是一个很好的解决方案。
很多的时候为了追求环路的速度，会增大环路带宽，但是环路的带宽增大会影响整个环路的性能，甚至造成整个环路的失锁。而锁相环的捕获带又与环路带宽成正比，合适的环路带宽不代表合适的捕获带，就会有环路带宽合适，但是捕获带不够大，这就造成了锁相环在大跨度锁相的过程中有失锁现象的产生。
发明内容
为了解决现有技术中锁相环大跨度的失锁的问题，本发明提出一种避免锁相环大跨度失锁的方法，采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频率上去，这种不改变环路参数，只通过改变锁相环状态的方法，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。
本发明采用如下技术方案：
一种避免锁相环大跨度失锁的方法，所述方法使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态，所采用的步骤如下：
(1)设定锁相环要求锁定的终止频率值Freq(n)，设定锁相环的最大频率跨度△ωmax；
(2)检测锁相环当前的频率值为Freq(i)，比较|Freq(n)-Freq(i)|与△ωmax的大小，如果|Freq(n)-Freq(i)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i)|>△ωmax，执行步骤(3)；
(3)设定中间频率Freq(i+1)的频率值写入寄存器，触发锁相环，延迟时间△t后比较|Freq(n)-Freq(i+1)|与△ωmax的大小，如果|Freq(n)-Freq(i+1)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i+1)|>△ωmax，执行步骤(4)；
(4)将Freq(i)的频率值用Freq(i+1)的频率值替换，重复步骤(2)，进入循环，直到|Freq(n)-Freq(i)|<△ωmax后直接锁定终止频率值Freq(n)。
所述锁相环阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频差△ωn和人工分割频差△ωi满足下面条件：△ωi<△ωn。
所述步骤(1)中最大频率跨度△ωmax是锁相环跳频失锁状态的临界频率跨度。
所述步骤(3)中设定中间频率Freq(i+1)的频率值，先设定频率跨度△ω，且满足△ω<△ωmax，根据|Freq(i+1)-Freq(i)|＝△ω设定中间频率Freq(i+1)的频率值。
所述步骤(3)中延迟时间△t，△t的取值范围为5us-20us。
本发明采用上述技术方案取得的有益技术效果：
一种避免锁相环大跨度失锁的方法，所述方法使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态，采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。
附图说明
图1为一种避免锁相环大跨度失锁的方法流程示意图。
图2为锁相环中间失锁状态示意图。
图3为采用本发明的锁相环中间锁定状态示意图。
图4为锁相环失锁状态下进入下一个锁定点的示意图。
图5为跨度较大且未超过阈值频差锁相环的锁定状态示意图。
图6采用本发明锁相环大跨度锁定状态示意图。
具体实施方式
结合附图1至6对本发明的具体实施方式做进一步说明：
锁相环在频率切换的时候是一个捕获过程，捕获过程就是锁相环所提供的交流电压对压控振荡器实施扫频的过程，因此捕获带ωn的范围就和环路提供的交流电压的幅度有关。
ωn＝K*U
U为外部提供的电压；K为整个环路的相关参数，K<1。
锁相环的环路带宽是一个重要的指标，环路带宽越宽则捕获带越宽，同时锁定时间越短。但是当环路带宽过大的时候，容易使环路不稳定，形成振荡，造成锁相环的失锁。工程实践上通常环路的带宽一般设置为鉴相频率的1/10或者1/20。因此当环路参数确定之后，锁相环的捕获带也就确定了。
当锁相环跳频的跨度在捕获带内的时候，可以很好的捕获和锁相，当跳频跨度过大，初始状态时环路的固有频差比捕获带大，即△ω>ωn由于环路频差无法被消除，环路会达到使频差按某一规律变化的稳定工作状态，通常这样的稳定状态被称为环路的失锁状态。
因此我们通过对大跨度的跳频进行分割，使固有频差△ωn和人工分割频差△ωi满足下面条件：△ωi<△ωn。让锁相环阶梯性的锁定到参考信号上去。
一种避免锁相环大跨度失锁的方法，其特征在于，所述方法使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态，所采用的步骤如下：
(1)设定锁相环要求锁定的终止频率值Freq(n)，设定锁相环的最大频率跨度△ωmax；
最大频率跨度△ωmax是锁相环跳频失锁状态的临界频率跨度。
(2)检测锁相环当前的频率值为Freq(i)，比较|Freq(n)-Freq(i)|与△ωmax的大小，如果|Freq(n)-Freq(i)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i)|>△ωmax，执行步骤(3)；
设定中间频率Freq(i+1)的频率值，先设定频率跨度△ω，且满足△ω<△ωmax，根据|Freq(i+1)-Freq(i)|＝△ω设定中间频率Freq(i+1)的频率值。
(3)设定中间频率Freq(i+1)的频率值写入寄存器，触发锁相环，延迟时间△t后比较|Freq(n)-Freq(i+1)|与△ωmax的大小，如果|Freq(n)-Freq(i+1)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i+1)|>△ωmax，执行步骤(4)；
延迟时间△t，△t的取值范围为5us-20us。
(4)将Freq(i)的频率值用Freq(i+1)的频率值替换，重复步骤(2)，进入循环，直到|Freq(n)-Freq(i)|<△ωmax后直接锁定终止频率值Freq(n)。
锁相环阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频差△ωn和人工分割频差△ωi满足下面条件：△ωi<△ωn。
本发明一种避免锁相环大跨度失锁的方法，使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态。先设定锁相环要求锁定的终止频率值Freq(n)、及锁相环的最大频率跨度△ωmax，判断锁相环初始频率Freq(i)与终止频率值Freq(n)的差值，借助设定中间频率Freq(i+1)，划分跳频间隔，直到满足|Freq(n)-Freq(i)|<△ωmax。
采用本发明避免锁相环大跨度失锁的方法进行试验。如附图2所示在大跨度下失锁的情况下的鉴相电压的值，可以看出锁相环的中间部分处于环路振荡中，无法进入锁定状态。如附图3所示，采用本发明避免锁相环大跨度失锁的方法之后，锁相环的中间部分进行了良好的锁定。
如附图4所示锁相环失锁的情况下，进入下一个锁定点时的锁定情况，锁相环在锁定的过程中，锁相环的环路电压的变化情况。如附图5所示，锁相环的跨度比较大，但没有超过阈值频差时环路的锁定状态，锁定时间较长，锁定波形不好。如附图6所示，采用本发明避免锁相环大跨度失锁的方法之后，锁相环的锁定情况，可以看出锁定时间有30us的提高，同时锁相环的环路锁定波形较好，从图中可以看出，经过5个波段的划分，每个波段的延迟时间△t在10us附近。
本发明采用软件人为缩小锁相环的跳频间隔，让锁相环分步的跳频到所要求的频率上去，避免了硬件调试的盲目性和不确定性，节约调试时间，提高调试的效率。
当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的指导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。

Claims (5)

1.一种避免锁相环大跨度失锁的方法，其特征在于，所述方法使锁相环阶梯性跳频到所要求的频率，不改变环路参数，只改变锁相环状态，所采用的步骤如下：
(1)设定锁相环要求锁定的终止频率值Freq(n)，设定锁相环的最大频率跨度△ωmax；
(2)检测锁相环当前的频率值为Freq(i)，比较|Freq(n)-Freq(i)|与△ωmax的大小，如果|Freq(n)-Freq(i)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i)|>△ωmax，执行步骤(3)；
(3)设定中间频率Freq(i+1)的频率值写入寄存器，触发锁相环，延迟时间△t后比较|Freq(n)-Freq(i+1)|与△ωmax的大小，如果|Freq(n)-Freq(i+1)|<△ωmax，锁相环直接锁定终止频率值Freq(n)，如果|Freq(n)-Freq(i+1)|>△ωmax，执行步骤(4)；
(4)将Freq(i)的频率值用Freq(i+1)的频率值替换，重复步骤(2)，进入循环，直到|Freq(n)-Freq(i)|<△ωmax后直接锁定终止频率值Freq(n)。
2.根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述锁相环阶梯性跳频到所要求的频率，先对大跨度的跳频进行分割，使固有频差△ωn和人工分割频差△ωi满足下面条件：
3.根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤(1)中最大频率跨度△ωmax是锁相环跳频失锁状态的临界频率跨度。
4.根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤(3)中设定中间频率Freq(i+1)的频率值，先设定频率跨度△ω，且满足△ω<△ωmax，根据|Freq(i+1)-Freq(i)|＝△ω设定中间频率Freq(i+1)的频率值。
5.根据权利要求1所述一种避免锁相环大跨度失锁的方法，其特征在于，所述步骤(3)中延迟时间△t，△t的取值范围为5us-20us。
CN201410562377.6A 2014-10-21 2014-10-21 一种避免锁相环大跨度失锁的方法 Expired - Fee Related CN104300973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410562377.6A CN104300973B (zh) 2014-10-21 2014-10-21 一种避免锁相环大跨度失锁的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410562377.6A CN104300973B (zh) 2014-10-21 2014-10-21 一种避免锁相环大跨度失锁的方法

Publications (2)

Publication Number Publication Date
CN104300973A CN104300973A (zh) 2015-01-21
CN104300973B true CN104300973B (zh) 2017-12-01

Family

ID=52320571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410562377.6A Expired - Fee Related CN104300973B (zh) 2014-10-21 2014-10-21 一种避免锁相环大跨度失锁的方法

Country Status (1)

Country Link
CN (1) CN104300973B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108646543B (zh) * 2018-06-15 2020-11-10 西安空间无线电技术研究所 一种具有高稳定度性能的gnss驯服时钟方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725645A (zh) * 2005-04-11 2006-01-25 南京理工大学 快速捷变频集成锁相式频率合成器
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7599662B2 (en) * 2002-04-29 2009-10-06 Broadcom Corporation Method and system for frequency feedback adjustment in digital receivers
CN100571117C (zh) * 2005-11-03 2009-12-16 中兴通讯股份有限公司 一种缩短锁相环捕获时间的方法
CN101783677B (zh) * 2010-03-26 2012-04-11 海能达通信股份有限公司 一种锁相环的锁定方法及锁定电路
CN103312325B (zh) * 2013-06-26 2016-08-24 龙迅半导体（合肥）股份有限公司 一种频率合成器
CN103580689A (zh) * 2013-11-15 2014-02-12 盛云科技有限公司 一种用于锁相环的短时间稳定的自适应锁定方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725645A (zh) * 2005-04-11 2006-01-25 南京理工大学 快速捷变频集成锁相式频率合成器
CN103746692A (zh) * 2013-12-24 2014-04-23 北京时代民芯科技有限公司 一种基于全数字动态加速锁定技术的pll频率综合器

Also Published As

Publication number Publication date
CN104300973A (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
US11664810B2 (en) Control signal pulse width extraction-based phase-locked acceleration circuit and phase-locked loop system
CN109412587A (zh) 锁相回路电路
US20080036513A1 (en) PLL circuit
KR100629046B1 (ko) 발진기
US7501900B2 (en) Phase-locked loop bandwidth calibration
CN104300973B (zh) 一种避免锁相环大跨度失锁的方法
CN104242921B (zh) 一种高频延迟锁相环及其时钟处理方法
DE102007027331A1 (de) Phasenregelkreis mit zweistufiger Steuerung
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
CN109428593A (zh) 重新对准回路的电路、锁相回路、重新对准强度调整方法
CN106505997B (zh) 时脉与数据恢复电路及时脉与数据恢复方法
CN104124964A (zh) 一种延时锁相环及提高延时锁相环精度的方法
CN110471038A (zh) 一种毫米波雷达的波形产生方法及装置
CN207150565U (zh) 一种高速延迟锁相环
CN101114179A (zh) 一种相位调整的方法及装置
CN102045063B (zh) 用于锁相回路的压控振荡器的控制电路及其控制方法
CN105933000A (zh) 一种emi自动调整装置及emi自动调整方法
CN104253610A (zh) 一种延迟锁相环防止错锁的电路及方法
CN103036559B (zh) 锁相回路以及相关的相位对齐方法
CN205407759U (zh) 时钟占空比调整装置
CN204304986U (zh) 一种高速锁相环环路振荡器电路
CN107565959B (zh) 一种高速延迟锁相环
CN102176677A (zh) 转换器及信号转换方法
JP5038323B2 (ja) ジッタ印加装置、ジッタ印加方法、試験装置、及び通信チップ
CN105703768B (zh) 时钟恢复装置及接收器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20190301

Address after: 266555 Xiangjiang 98, Huangdao District, Qingdao City, Shandong Province

Patentee after: CHINA ELECTRONICS TECHNOLOGY INSTRUMENTS Co.,Ltd.

Address before: 266555 No. 98 Xiangjiang Road, Qingdao economic and Technological Development Zone, Shandong

Patentee before: THE 41ST INSTITUTE OF CHINA ELECTRONICS TECHNOLOGY Group Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201

Termination date: 20211021

CF01 Termination of patent right due to non-payment of annual fee