CN2881956Y - 晶片封装体 - Google Patents

晶片封装体 Download PDF

Info

Publication number
CN2881956Y
CN2881956Y CN 200520147476 CN200520147476U CN2881956Y CN 2881956 Y CN2881956 Y CN 2881956Y CN 200520147476 CN200520147476 CN 200520147476 CN 200520147476 U CN200520147476 U CN 200520147476U CN 2881956 Y CN2881956 Y CN 2881956Y
Authority
CN
China
Prior art keywords
wafer
those
encapsulation body
wafer encapsulation
body according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 200520147476
Other languages
English (en)
Inventor
张文远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 200520147476 priority Critical patent/CN2881956Y/zh
Application granted granted Critical
Publication of CN2881956Y publication Critical patent/CN2881956Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种晶片封装体，包括一无核心封装基板与一晶片。无核心封装基板包括一内连线结构与陶瓷支撑板。内连线结构具有一第一内部线路、一承载面及对应的一接点面，且第一内部线路具有多数个接点接垫，其位于接点面上。陶瓷支撑板配置在承载面上，并具有一第一开孔。此外，晶片配置在承载面上且位于第一开孔内，且晶片与这些接点接垫的至少一相电性连接。由上述可知，晶片封装体的无核心封装基板的劲度与布线密度可以提升。

Description

晶片封装体
技术领域
本实用新型是有关于一种半导体元件，且特别是有关于一种晶片封装体。
背景技术
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。在集成电路的制作中，裸晶片(die)经由晶圆(wafer)制作、形成集成电路以及切割晶圆等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(activedevice)的表面。在晶圆的集成电路完成之后，晶圆的主动面更配置有多个晶片接垫(die pad)，以使最终由晶圆切割所形成的裸晶片，可经由这些晶片接垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一封装基板(package substrate)，而晶片可以打线接合(wire bonding)或覆晶接合(flip chip bonding)的方式连接至承载器上，使得晶片的晶片接垫可电性连接于承载器的接点，以构成一晶片封装体。
就覆晶接合技术(flip chip bonding technology)而言，通常在切割晶圆之前，会在晶圆的主动面的这些晶片接垫上进行制作凸块(bump)，以作为晶片电性连接外部的基板之用。由于这些凸块通常以面阵列(areaarray)的方式排列在晶片的主动面上，使得覆晶接合技术适于运用在高接点数及高接点密度的晶片封装结构，例如目前已普遍地应用于半导体封装产业中的覆晶/球格阵列式(flip chip/ball grid array)封装。此外，相较于打线接合技术所应用的细长导线，由于这些凸块可提供晶片与承载器之间较短的传输路径，使得覆晶接合技术可提升晶片封装体的电性效能(electrical performance)。
请参阅图1，其绘示习知一种覆晶封装体的剖面示意图。习知的覆晶封装体(flip chip package)100包括一基板110、一晶片120、多个焊料凸块(solder bump)130、一底胶层(underfill)140与多个焊球(solder ball)150。基板110包括一内连线结构112，其具有一内部线路112a、一承载面112b及对应的一接点面112c，且内部线路112a具有多数个接点接垫112d，其位于接点面112c上。此外，晶片120配置在承载面112b上，并通过这些焊料凸块130与内部线路112a使得晶片120与这些接点接垫112d相电性连接。另外，底胶层140位于晶片120与基板110之间，且包覆这些焊料凸块130。底胶层140用以保护这些焊料凸块130，并可同时缓冲基板110与晶片120之间在受热时，两者所产生的热应变(thermal strain)的不匹配的现象。再者，这些焊球150分别配置在这些接点接垫112d上，用以电性连接下一层级的电子装置，例如印刷电路板(图1未绘示)。
内连线结构112包括一介电核心层(dielectric core layer)112e、多个镀通孔道(plating through hole，PTH)112f、多个有机介电层(organicdielectric layer)112g、多个导电孔道(conductive via)112h与多个线路层(wire layer)112i。这些镀通孔道112f贯穿介电核心层112e，而每一导电孔道112h贯穿这些有机介电层112g的其中之一。此外，任两线路层112i之间通过这些镀通孔道112f的至少一或这些导电孔道112h的至少一而相电性连接，而这些镀通孔道112f、这些导电孔道112h与这些线路层112i构成上述内部线路112a。然而，在习知覆晶封装体100中，这些镀通孔道112f之间的间距无法缩小，使得基板110的布线密度(layoutdensity)无法提升。
发明内容
本实用新型的目的就是在提供一种晶片封装体，以提升其无核心封装基板的劲度与布线密度。
基于上述目的或其他目的，本实用新型提出一种晶片封装体，包括一无核心封装基板与一晶片。无核心封装基板包括一内连线结构与陶瓷支撑板。内连线结构具有一第一内部线路、一承载面及对应的一接点面，且第一内部线路具有多数个接点接垫，其位于接点面上。陶瓷支撑板配置在承载面上，并具有一第一开孔。此外，晶片配置在承载面上且位于第一开孔内，且晶片与这些接点接垫的至少一相电性连接。
基于上述，由于本实用新型的晶片封装体的无核心封装基板的陶瓷支撑板的劲度较强，此乃相较于金属支撑板而言，因此在制造无核心封装基板的过程中，陶瓷支撑板不易翘曲变形且可降低无核心封装基板的残留应力，进而提升无核心封装基板的共面(coplanarity)性。此外，由于本实用新型的晶片封装体的无核心封装基板不具有镀通孔道，因此无核心封装基板的布线密度可以提升。另外，由于本实用新型的晶片封装体的无核心封装基板的陶瓷支撑板具有第二开孔或第二内部线路，因此可以使得电子元件配置在第二开孔内或陶瓷支撑板上，进而增加电子元件配置的面积。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1绘示习知一种覆晶封装体的剖面示意图。
图2A绘示本实用新型第一实施例的晶片封装体的剖面示意图。
图2B绘示图2A的晶片封装体的俯视示意图。
图3A绘示本实用新型第二实施例的晶片封装体的剖面示意图。
图3B绘示图3A的晶片封装体的俯视示意图。
图4绘示本实用新型第三实施例的晶片封装体的剖面示意图。
100：习知覆晶封装体                110：基板
112、312：内连线结构               112a：内部线路
112b、312b、412b：承载面           112c、312c：接点面
112d、312d：接点接垫               112e：介电核心层
112f：镀通孔道                     112g：有机介电层
112h、312f、514e：导电孔道         112i、312g、514f：线路层
120、320：晶片                     130：焊料凸块
140、340：底胶层                   150：焊球
300、400、500：本实用新型的晶片封装体
310：无核心封装基板                312a、412a、512a：第一内部线路
312e：介电层                       314、414、514：陶瓷支撑板
314a：第一开孔                     330：凸块
350：电性接点                      414b：第二开孔
460、560：电子元件                 514c：第二内部线路
514d：陶瓷介电层
具体实施方式
请参阅图2A，绘示本实用新型第一实施例的晶片封装体的剖面示意图，图2B绘示图2A的晶片封装体的俯视示意图。请参阅图2A与图2B，第一实施例的晶片封装体300包括一无核心封装基板310与一晶片320。无核心封装基板310包括一内连线结构312与陶瓷支撑板314。内连线结构312具有一第一内部线路312a、一承载面312b及对应的一接点面312c，且第一内部线路312a具有多数个接点接垫312d，其位于接点面312c上。此外，陶瓷支撑板314配置在承载面312b上，并具有一第一开孔314a。另外，晶片320配置在承载面312b上且位于第一开孔314a内，且晶片320与这些接点接垫312d的至少其中的一相电性连接。在此必须说明的是，在第一实施例中，第一开孔314a的外型例如为矩形，但第一开孔314a的外型仍可依照设计需求而作不同的变化。
请参阅图2A，晶片封装体300例如更包括多数个凸块330、底胶层340与电性接点(electric contact)350。这些凸块330配置在晶片320及内连线结构312之间，且晶片320与第一内部线路312a是通过这些凸块330而相电性连接。此外，这些凸块330的材质例如为焊料(solder)。另外，底胶层340位于晶片320与无核心封装基板310之间，且包覆这些凸块330。底胶层340用以保护这些凸块330，并可同时缓冲无核心封装基板310与晶片320之间在受热时，两者所产生的热应变的不匹配的现象。经由上述可知，在第一实施例中，是通过这些凸块330将晶片320在结构及电性上连接至内连线结构312。此外，在另一实施例中，尚可应用异方性导电胶(ACF)将晶片320在结构及电性上连接至内连线结构312。
在第一实施例中，这些电性接点350例如为导电球(conductive ball)，其分别配置在这些接点接垫312d上，用以电性连接下一层级的电子装置，例如印刷电路板(图2A未绘示)，但是亦可为导电针脚(conductive pin)或导电柱(conductive column)，端视设计需求而定。值得一提的是，在未将多个电性接点350分别配置至这些接点接垫312d上的情况下，这些接点接垫312d可应用于垫格阵列(land grid array，LGA)类型的信号输出入介面。此外，这些电性接点350若为导电球，则用以提供球格阵列(ball gridarray，BGA)类型的信号输出入介面。另外，若这些电性接点350是导电针脚，则用以提供针格阵列(pin grid array，PGA)类型的信号输出入介面；若这些电性接点350为导电柱，则用以提供柱格阵列(column gridarray，CGA)类型的信号输出入介面。
请参阅图2A，内连线结构312包括多数个介电层312e、多数个导电孔道312f与多数个线路层312g。这些介电层312e的材质例如为BT、ABF或环氧树脂(epoxy resin)，而各个导电孔道312f(其材质例如为铜)则贯穿这些介电层312e的其中之一。此外，这些个线路层312g与这些介电层312e为交错配置，且这些线路层312g与这些导电孔道312f构成第一内部线路312a，而两线路层312g之间是通过这些导电孔道312f的至少其中之一而相电性连接。另外，无核心封装基板310的制程例如是先于一陶瓷板(图2A未绘示)的下表面上以增层(build-up)的方式形成内连线结构312，再于陶瓷板的上表面上形成一贯穿陶瓷板的第一开孔314a以形成陶瓷支撑板314。
请参阅图3A，绘示本实用新型第二实施例的晶片封装体的剖面示意图，图3B绘示图3A的晶片封装体的俯视示意图。请参阅图3A与图3B，第一实施例与第二实施例具有相似的结构，但两者的主要不同处在于，第二实施例的晶片封装体400的陶瓷支撑板414可包括至少一第二开孔414b(图3B绘示两个)，其中各个第二开孔414b内例如配置有至少一电子元件460(图3B共绘示三个)，且这些电子元件460与第一内部线路412a相电性连接。此外，这些电子元件460例如通过表面粘着技术而配置在承载面412b上，且这些电子元件460可为电容器、电感器与电阻器等被动元件或集成电路元件(IC component)。在此必须说明的是，第二实施例中，第二开孔414b的外型例如为矩形，但第二开孔414b的外型仍可依照设计需求而作不同的变化。
请参阅图4，其绘示本实用新型第三实施例的晶片封装体的剖面示意图。第三实施例与第一实施例亦具有相似的的结构，但两者的主要不同处在于，第一实施例的晶片封装体300的陶瓷支撑板314仅为单一陶瓷层，但第三实施例的晶片封装体500的陶瓷支撑板514则可包括多数个陶瓷介电层514d、多数个导电孔道514e与多数个线路层514f。各个导电孔道514e贯穿这些陶瓷介电层514d之一。此外，这些线路层514f与这些陶瓷介电层514d为交错配置，且这些线路层514f与这些导电孔道514e构成第二内部线路514c，而两线路层514f之间是通过这些导电孔道514e的至少一而相电性连接。另外，其中至少一电子元件560例如通过表面粘着技术而配置在陶瓷支撑板514上，并与第二内部线路514c相电性连接，且这些电子元件560可为电容器、电感器与电阻器等被动元件或集成电路元件。
在此必须说明的是，在第三实施例中，第二内部线路514c与第一内部线路512a相电性连接，但两者亦可依照设计需求而彼此不相电性连接。此外，第二实施例与第三实施例可依照设计需求而搭配组合，但于此并未以图面绘示。
综上所述，本实用新型的晶片封装体的无核心封装基板至少具有以下优点：
(一)由于本实用新型的晶片封装体的无核心封装基板的陶瓷支撑板具有较强的劲度，此乃相较于金属支撑板而言，因此在制造无核心封装基板的过程中，陶瓷支撑板不易翘曲变形且可降低无核心封装基板的残留应力，进而提升无核心封装基板的共面(coplanarity)性；
(二)由于本实用新型的晶片封装体的无核心封装基板不具有镀通孔道，因此无核心封装基板的布线密度可以提升；
(三)由于本实用新型的晶片封装体的无核心封装基板的陶瓷支撑板具有第二开孔或第二内部线路，因此可以使得电子元件配置在第二开孔内或陶瓷支撑板上，进而增加电子元件配置的面积。
虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视前述的申请专利技术方案所界定的范围为准。

Claims (10)

1、一种晶片封装体，其特征在于其包括：
一无核心封装基板，包括：
一内连线结构，具有一第一内部线路、一承载面及对应的一接点面，且该第一内部线路具有多数个接点接垫，其位于该接点面上；以及
一陶瓷支撑板，配置在该承载面上，并具有一第一开孔；以及
一晶片，配置在该承载面上且位于该第一开孔内，且该晶片与该些接点接垫的至少一相电性连接。
2、根据权利要求1所述的晶片封装体，更包括多数个凸块，其配置在该晶片及该内连线结构之间，该晶片与该第一内部线路是通过该些凸块而相电性连接。
3、根据权利要求1所述的晶片封装体，其中该内连线结构包括：
多数个介电层；
多数个导电孔道，各该导电孔道贯穿该些介电层之一；以及
多数个线路层，与该些介电层为交错配置，且该些线路层与该些导电孔道构成该第一内部线路，而两该些线路层之间是通过该些导电孔道的至少一而相电性连接。
4、根据权利要求1所述的晶片封装体，其中该陶瓷支撑板包括至少一第二开孔。
5、根据权利要求4所述的晶片封装体，其中至少一电子元件配置在该第二开孔内，且该电子元件与该第一内部线路相电性连接。
6、根据权利要求5所述的晶片封装体，其中该电子元件包括被动元件。
7、根据权利要求5所述的晶片封装体，其中该电子元件包括集成电路元件。
8、根据权利要求1所述的晶片封装体，其中该陶瓷支撑板包括：
多数个陶瓷介电层；
多数个导电孔道，各该导电孔道贯穿该些陶瓷介电层之一；以及
多数个线路层，与该些陶瓷介电层为交错配置，且该些线路层与该些导电孔道构成该第二内部线路，而两该些线路层之间是通过该些导电孔道的至少一而相电性连接。
9、根据权利要求8所述的晶片封装体，其中至少一电子元件配置在该陶瓷支撑板上，且该电子元件与该第二内部线路相电性连接。
10、根据权利要求9所述的晶片封装体，其中该电子元件包括被动元件或集成电路元件。
CN 200520147476 2005-12-26 2005-12-26 晶片封装体 Expired - Lifetime CN2881956Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200520147476 CN2881956Y (zh) 2005-12-26 2005-12-26 晶片封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200520147476 CN2881956Y (zh) 2005-12-26 2005-12-26 晶片封装体

Publications (1)

Publication Number Publication Date
CN2881956Y true CN2881956Y (zh) 2007-03-21

Family

ID=37881797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200520147476 Expired - Lifetime CN2881956Y (zh) 2005-12-26 2005-12-26 晶片封装体

Country Status (1)

Country Link
CN (1) CN2881956Y (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法
CN103107144A (zh) * 2011-11-10 2013-05-15 钰桥半导体股份有限公司 三维半导体组装板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543927A (zh) * 2010-12-14 2012-07-04 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法
CN102543927B (zh) * 2010-12-14 2014-12-10 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制造方法
CN103107144A (zh) * 2011-11-10 2013-05-15 钰桥半导体股份有限公司 三维半导体组装板
CN103107144B (zh) * 2011-11-10 2015-07-08 钰桥半导体股份有限公司 三维半导体组装板

Similar Documents

Publication Publication Date Title
US7586188B2 (en) Chip package and coreless package substrate thereof
US6890798B2 (en) Stacked chip packaging
US8203203B1 (en) Stacked redistribution layer (RDL) die assembly package
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
US7462939B2 (en) Interposer for compliant interfacial coupling
US20030232462A1 (en) Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assemblies and packages including such semiconductor devices or packages and associated methods
KR101496920B1 (ko) 반도체 장치
US7394159B2 (en) Delamination reduction between vias and conductive pads
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
CN1835229A (zh) 半导体器件和制造半导体器件的方法
JP2007324354A (ja) 半導体装置
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
KR20010032256A (ko) 응력완화형 전자부품, 응력완화형 배선기판 및 응력완화형전자부품 실장체
CN100336221C (zh) 可堆栈半导体封装件的模块化装置及其制法
KR20100082551A (ko) 인터포저 및 집적회로 칩 내장 인쇄회로기판
US8970036B2 (en) Stress relieving second level interconnect structures and methods of making the same
CN2881956Y (zh) 晶片封装体
CN102473591B (zh) 互连封装结构及制造和使用该互连封装结构的方法
CN100343984C (zh) 可嵌埋电子组件的半导体封装散热件结构
US20060189120A1 (en) Method of making reinforced semiconductor package
CN1808711A (zh) 封装体及封装体模块
EP1848029B1 (en) Carrying structure of electronic components
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
KR20090082844A (ko) 스택 칩 패키지 구조체 및 그 제조 방법
KR20210020640A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070321

EXPY Termination of patent right or utility model