CN220709656U - 一种基于fpga实现的1553b总线装置 - Google Patents

Abstract

本申请公开了一种基于FPGA实现的1553B总线装置，包括与一FPGA连接的外置配置器件和1553B芯片；FPGA器件上设置微处理器MPU，微处理器MPU通过FPGA器件的接口与1553B处理器实现交互；FPGA器件外设有至少两种类型的存储器单元，用于存储不同类型的数据。1553B处理器用于执行FPGA处理器对1553B处理器上相关寄存器的配置和读写操作，对1553B总线数据进行收发和监控。可以实现对接入总线对接功能的自由配置，针对性的验证总线问题，具有运行效果良好，***稳定性可靠，易于配置，使用简单方便，可以有效降低成本等优点。

Description

一种基于FPGA实现的1553B总线装置

技术领域

本申请涉及数据传输与处理技术领域，更具体地，涉及一种基于FPGA实现的1553B总线装置。

背景技术

目前，常使用FPGA处理器搭载1553B总线实现***控制连接。国产FPGA性能大幅度提升的同时,基于国产FPGA设计的各类型中控处理板愈发成熟。调查发现，目前裸机下的控制1553B处理器实现总线同时的方式已经成熟。扩大国产FPGA处理器运用领域、对通用接口和1553B总线基于操作***的驱动开发进行拓展具有重要意义。因此设计一种以国产化处理器为平台，完成1553B，PL层并行逻辑控制，PS层驱动设计的一种基于嵌入式Linux的1553B总线数据收发和监控装置，对于验证国产处理器的优异性能，拓宽国产处理器的发展空间具有重大意义。

实用新型内容

针对现有技术的至少一个缺陷或改进需求，本实用新型提供了一种通用的、鲁棒性高的基于FPGA实现的1553B总线装置，一种基于FPGA实现的1553B总线装置，其特征在于，包括与一FPGA器件连接的外置配置器件和1553B芯片；

所述FPGA器件上的PS层设置微处理器MPU，所述微处理器MPU通过所述FPGA器件的接口与所述1553B处理器实现交互；

所述FPGA器件外设有至少两种类型的存储器单元，用于存储不同类型的数据。

进一步的，所述第一类型存储器单元为多个DDR3内存条单元，用于处理终端***数据缓存任务和运行程序任务。

进一步的，所述第二类型存储器单元为多个Flash存储器单元，其中，包括至少一个通过QSPI接口与所述微处理器MPU外接的Flash存储器，用于存储***上电运行的程序段，存储需掉电保护的中间变量数据，以及需求的标志位等状态数据，至少一个通过QSPI接口与所述微处理器MPU外接的Flash存储器，用于存储所述FPGA处理器的固化程序。

进一步的，所述FPGA还包括一路主串口用于打印终端***日志文件和运行状态数据。

进一步的，还包括与所述FPGA器件外接的MIO管脚连接的状态指示LED，微处理器MPU外接的状态指示LED，用于显示当前终端***运状态。

进一步的，所述FPGA还包括JTAG调试接口，用于对当前PL端和PS端的程序进行调试和固化程序。

进一步的，所述FPGA采用选择型号为FMQL45T900国产FPGA。

进一步的，所述1553B处理器的型号为LHB155304。

进一步的，包括复位芯片，用于初始化重置所述总线装置。

总体而言，通过本实用新型所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本实用新型提供了一种基于FPGA实现的1553B总线装置，包括FPGA和1553B处理器；FPGA包括微处理器MPU、至少一个DDR3内存条和Flash存储器；通过微处理器MPU实现驱动设计，完成与PL层设计的IP核通过AXI总线实现数据交互，实现对1553B总线数据的接收、发送和监控；通过DDR3内存条和Flash存储器外接于微处理器MPU，用于运行任务和处理总线数据；通过1553B处理器执行FPGA处理器对1553B处理器上相关寄存器的配置和读写操作，对1553B总线数据进行收发和监控。可以灵活实现对接入总线对接功能的自由配置，针对性的验证总线问题，同时实现对1553b总线数据资源的精细化管理，可以快速有效扩建各类显示功能。具有运行效果良好，***运行稳定性可靠，易于配置，使用简单方便，以及可以进一步降低成本等优点。同时，采用以国产化处理器为平台，完成1553BPL层逻辑控制，PS层驱动设计的一种基于FPGA实现的1553B总线装置，对于验证国产处理器的优异性能，拓宽国产处理器的发展空间，具有重大意义。

(2)Flash存储器单元包括至少一个通过QSPI接口与所述微处理器MPU外接的Flash存储器，用于存储***需求的标志位等状态数据，至少一个通过QSPI接口与所述微处理器MPU外接Flash存储器，用于存储所述FPGA处理器的固化程序通过多个DDR3内存条可以显著提高MPU的处理速度和能力，从而支持复杂的应用程序，以及在处理大量数据时提高***的效率。可以在开机时快速加载并执行固化程序，并将***启动和运行状态的标志位存储在另外一个Flash存储器中，保证***的稳定性和可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种基于FPGA实现的1553B总线装置的结构示意图；

图2为本申请实施例提供的1553B处理器与主控FPGA处理器的电路连接示意图；

图3为本申请实施例提供的板载时钟示意图；

图4为本申请实施例提供的装置整体供电示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。此外，下面所描述的本实用新型各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本实用新型提供一种基于FPGA实现的1553B总线装置，如图1所示，本实施例与一FPGA器件连接的外置配置器件和1553B芯片，FPGA器件上设置微处理器MPU，微处理器MPU通过FPGA器件的接口与1553B处理器实现交互；FPGA器件外设有至少两种类型的存储器单元，用于存储不同类型的数据。

FPGA处理器包括PL和PS层，在FPGA处理器的PL层编写生成读写控制1553B处理器的IP核，用于控制FPGA接口与1553B接口实现交互。在FPGA处理器的PS端一个MPU用于运行嵌入式Linux***，通过设计嵌入式Linux***的相关驱动，完成与PL层设计的IP核通过AXI总线实现数据交互，实现1553B总线数据的接收、发送和监控，FPGA处理器的PS层，为ARM型的处理器，主要嵌入在FPGA的PL层的上层，二者通过AXI—Lite或者AXI-Stream实现通信，主要用于实现1553B的应用逻辑。1553B处理器用于执行FPGA处理器对1553B处理器上相关寄存器的配置和读写操作，对1553B总线数据进行收发和监控。

在一个实施例中，FPGA处理器选择型号为FMQL45T900国产FPGA处理器，1553B处理器选择例如LHB155304，其中，如图1和2所示，FPGA处理器FMQL45T900通过14位地址总线和16位双向数据总线与1553B处理器建立物理连接，具体的FPGA处理器FMQL45T900通过A00～A04访问LHB155304内部寄存器，通过A00～A13访问内部16K数据存储器。16位双向数据总线，用于FPGA与LHB155304内部寄存器和16K字的存储器之间的三态数据接口。RT地址总线通过FPGA配置其RT地址，其复位信号通过增加RC电路实现上电后延迟1ms复位。A/B总线输出经过隔离变压器输出两路1553B接口总线电路。如图3所示，时钟链路主要提供给FPGA的***时钟和数据参考时钟，1553B工作时钟由FPGA处理器PL端管脚模拟16Mhz输出。

在一个实施例中，第一类型存储器单元包括外接于FPGA处理器的两片DDR3，用来实现FPGA可执行程序任务运行时所需的程序代码和大量数据。其中的一个内存条(PS)是用来运行嵌入式Linux操作***以实现FPGA处理器的任务，这个任务可以是与用户交互、控制设备或处理数据相关的。PS还被用作大数据缓存任务，实现快速地读取和写入大量数据。另一块DDR3内存条可以用于存储特定的数据，按FPGA处理器的要求进行操作和处理。通过多个DDR3内存条可以显著提高MPU的处理速度和能力，从而支持复杂的应用程序，以及在处理大量数据时提高***的效率。

在一个实施例中，第二类型存储器单元为多个Flash存储器单元，其中，至少包括一个Flash存储器通过QSPI接口与所述FPGA处理器外接，用于存储所述FPGA处理器的固化程序，以及运行程序和缓存程序运行过程中产生的临时数据。至少包括一个Flash存储器通过QSPI接口与所述FPGA处理器外接，用于存储***需求的标志位等状态数据，这些标志位可以指示***的运行状态或与外部硬件设备的交互信息等，以及用于存储上电运行的程序段，存储需掉电保护的中间变量等。使用SPI接口连接的Flash通常读写速度较慢，但是可以用来存储一些不需要高速访问的数据，而且SPI接口通常使用较少的引脚，因此可以轻松与其他设备连接。通过这两个Flash存储器，FPGA处理器可以在开机时快速加载并执行固化程序，并将***启动和运行状态的标志位存储在另外一个Flash存储器中，保证***的稳定性和可靠性。

在一个实施例中，所述FPGA还包括一路主串口，用于打印嵌入式Linux的日志文件和运行状态，同时通过串口使用命令行的形式操作嵌入式Linux***。

在一个实施例中，FPGA还包括JTAG调试接口，用来调试和固化当前处理器的PL和PS端程序。JTAG调试接口连接到FPGA处理器中，可以用于访问和控制处理器(PL和PS)中的电路，包括实际的物理电路和软件程序。通过设置的JTAG调试接口，开发人员可以在处理器正常运行时数读取和修改处理器的内部状态，以便更好地调试程序的行为和性能。此外，还可以通过JTAG调试接口进行固化程序，即将程序写入处理器的内部存储器中，从而提高程序的执行效率和可靠性。

进一步的，还包括与所述微处理器MPU外接的状态指示LED，用于显示当前终端***运状态。

进一步的，还包括复位芯片，用于重置整个处理器，将其返回到初始状态，以确保在***启动时每个组件都处于初始状态。

进一步的，还包括电源模块，图4为本实例提供的一种装置整体供电示意图，如图4所示，本实施例装置由标准28V输入，通过相关电源电压芯片，将电压转换为5v、1.8v等。具体的，由装置电源树+28V电源输入，通过电源模块转出+5V电压，可对外供电5v,输出功率50W。分出两路一路输出经过SM4630芯片和SM4644芯片，SM4630芯片分别输出1.0V、1.5V；SM4644芯片分别输出1.8V、3.3V，为后端芯片提供工作电压，1.5V和3.3V均经过LDO输出FPGA处理器的SERDES电源和DDR的VTT/VREF电源。

本实用新型提供的一种基于FPGA实现的1553B总线装置，可以实现对接入总线对接功能的自由配置，针对性的验证总线问题，同时实现对1553b总线数据资源的精细化管理，可以快速有效扩建各类显示功能。具有运行效果良好，***稳定性可靠，易于配置，使用简单方便，以及可以进一步降低成本等优点。同时，采用以国产化处理器为平台，完成1553BPL层逻辑控制，PS层驱动设计的一种基于FPGA实现的1553B总线装置，对于验证国产处理器的优异性能，拓宽国产处理器的发展空间，具有重大意义。

需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的装置，可通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些服务接口，装置或单元的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

以上所述者，仅为本公开的示例性实施例，不能以此限定本公开的范围。即但凡依本公开教导所作的等效变化与修饰，皆仍属本公开涵盖的范围内。本领域技术人员在考虑说明书及实践这里的公开后，将容易想到本公开的其实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未记载的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的范围和精神由权利要求限定。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

本领域的技术人员容易理解，以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (5)

1.一种基于FPGA实现的1553B总线装置，其特征在于，包括与一FPGA器件连接的外置配置器件和1553B芯片；

所述FPGA器件上的PS层设置微处理器MPU，所述微处理器MPU通过所述FPGA器件的接口与所述1553B芯片实现交互；

所述FPGA器件外设有至少两种类型的存储器单元，用于存储不同类型的数据；所述FPGA采用选择型号为FMQL45T900国产FPGA；第一类型存储器单元为多个DDR3内存条单元，用于处理终端***数据缓存任务和运行程序任务；第二类型存储器单元为多个Flash存储器单元，其中，包括至少一个通过QSPI接口与所述微处理器MPU外接的Flash存储器，用于存储***上电运行的程序段，存储需掉电保护的中间变量数据，以及需求的标志位状态数据，至少一个通过QSPI接口与所述微处理器MPU外接的Flash存储器，用于存储所述FPGA处理器的固化程序。

2.根据权利要求1所述一种基于FPGA实现的1553B总线装置，其特征在于，所述FPGA还包括一路主串口用于打印终端***日志文件和运行状态数据。

3.根据权利要求1所述一种基于FPGA实现的1553B总线装置，其特征在于，还包括与所述FPGA器件外接的MIO管脚连接的状态指示LED，微处理器MPU外接的状态指示LED，用于显示当前终端***运状态。

4.根据权利要求1所述一种基于FPGA实现的1553B总线装置，其特征在于，所述FPGA还包括JTAG调试接口，用于对当前PL端和PS端的程序进行调试和固化程序。

5.根据权利要求1所述一种基于FPGA实现的1553B总线装置，其特征在于，包括复位芯片，用于初始化重置所述总线装置。