CN218887179U - 芯片封装结构 - Google Patents
芯片封装结构 Download PDFInfo
- Publication number
- CN218887179U CN218887179U CN202222795902.1U CN202222795902U CN218887179U CN 218887179 U CN218887179 U CN 218887179U CN 202222795902 U CN202222795902 U CN 202222795902U CN 218887179 U CN218887179 U CN 218887179U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- chip
- packaging structure
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000002184 metal Substances 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002161 passivation Methods 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- 239000010931 gold Substances 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 8
- 238000003466 welding Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请公开了一种芯片封装结构，该芯片封装结构包括基板、焊盘、绝缘层和重布线层。其中，所述焊盘设置于所述基板上；所述绝缘层覆盖于所述基板和所述焊盘上，所述绝缘层上设置有暴露所述焊盘的第一窗口；所述重布线层覆盖于所述绝缘层上，所述重布线层包括从下至上依次层叠设置的第一金属层、第二金属层和第三金属层。本方案可以提高芯片的导电性。
Description
技术领域
本申请涉及芯片封装技术领域，具体涉及一种芯片封装结构。
背景技术
随着新能源汽车的迅猛发展，消费者对于车舱体验要求越来越高，汽车音响喇叭的数量也从传统燃油车的6～8个，到现在新能源车的12～20个，甚至更多。这就对汽车音响芯片的功耗及散热提出了越来越高的要求。
传统的芯片封装结构是在芯片顶层做铝焊垫窗口，其余地方覆盖钝化层来保护芯片表面电路，并用铝焊垫焊接打线以连接外部的芯片引脚，另外再做一层塑封作为整个芯片的外部保护。然而，这种传统的芯片封装结构在芯片功率较大，需要通过铝焊垫传导大电流时，会受到铝焊垫窗口大小和材质的限制，导致无法满足高功率芯片的导电性要求。
实用新型内容
本申请提供了一种芯片封装结构，可以提高芯片的导电性。
本申请提供了一种芯片封装结构，包括：
基板；
焊盘，所述焊盘设置于所述基板上；
绝缘层，所述绝缘层覆盖于所述基板和所述焊盘上，所述绝缘层上设置有暴露所述焊盘的第一窗口；
重布线层，所述重布线层覆盖于所述绝缘层上，所述重布线层包括从下至上依次层叠设置的第一金属层、第二金属层和第三金属层。
在本申请提供的芯片封装结构中，所述第一金属层为铜金属层，所述第二金属层为镍金属层，所述第三金属层为金金属层。
在本申请提供的芯片封装结构中，所述第一金属层的厚度大于所述第二金属层，所述第二金属层的厚度大于所述第三金属层的厚度。
在本申请提供的芯片封装结构中，所述第一金属层的厚度为8um～10um，所述第二金属层的厚度为1um～3um，所述第三金属层的厚度为0.2um～0.8um。
在本申请提供的芯片封装结构中，所述芯片封装结构还包括第一钝化层，所述第一钝化层设置于所述重布线层上，所述第一钝化层上具有暴露所述重布线层的第二窗口。
在本申请提供的芯片封装结构中，所述芯片封装结构还包括第二钝化层，所述第二钝化层设置于所述绝缘层和所述重布线层之间。
在本申请提供的芯片封装结构中，所述第一钝化层为聚酰亚胺层。
在本申请提供的芯片封装结构中，所述第二钝化层为聚酰亚胺层。
在本申请提供的芯片封装结构中，所述第二窗口上焊接有铜线，所述铜线的线径大于或等于50um。
在本申请提供的芯片封装结构中，所述第二窗口的俯视图为正方形，所述正方形的边长大于或等于114um。
综上，本申请提供的芯片封装结构包括基板、焊盘、绝缘层和重布线层。其中，所述焊盘设置于所述基板上；所述绝缘层覆盖于所述基板和所述焊盘上，所述绝缘层上设置有暴露所述焊盘的第一窗口；所述重布线层覆盖于所述绝缘层上，所述重布线层包括从下至上依次层叠设置的第一金属层、第二金属层和第三金属层。本方案通过在焊盘上设置具有三层金属层叠结构的重布线层，从而使得焊盘可以通过较大电流。也即，本方案可以提高芯片的导电性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的芯片封装结构的第一结构示意图。
图2是本申请实施例提供的芯片封装结构的第二结构示意图。
图3是本申请实施例提供的芯片封装结构的第三结构示意图
图4是本申请实施例提供的芯片封装结构的第四结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
需要说明的是，在本申请的描述中，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
传统的芯片封装结构是在芯片顶层做铝焊垫窗口，其余地方覆盖钝化层来保护芯片表面电路，并用铝焊垫焊接打线以连接外部的芯片引脚，另外再做一层塑封作为整个芯片的外部保护。然而，这种传统的芯片封装结构在芯片功率较大，需要通过铝焊垫传导大电流时，会受到铝焊垫窗口大小和材质的限制，导致无法满足高功率芯片的导电性要求。并且，由于传统的芯片封装结构的封装厚度较厚，无法满足高功率汽车芯片的散热性。
基于此，本申请提供了一种芯片封装结构，请参阅图1，该芯片封装结构可以包括基板10、焊盘20、绝缘层30和重布线层40。
其中，焊盘20设置于基板10上。绝缘层30覆盖于基板10和焊盘20上，绝缘层30上设置有暴露焊盘20的第一窗口31。重布线层40覆盖于绝缘层30 上，重布线层40包括从下至上依次层叠设置的第一金属层41、第二金属层42 和第三金属层43。
在本申请实施例中，通过在焊盘20上设置具有三层金属层叠结构的重布线层40，从而使焊盘20的导电性摆脱第一窗口31的限制，可以通过较大电流，进而提高芯片的导电性。并且，本申请实施例通过该重布线层40可以间接增大焊盘20与外界的接触面积，从而增加该芯片的散热性。
在本申请实施例中，基板10为硅基板。焊盘20为铝焊垫(Al pad)。
在一些实施例中，第一金属层41为铜(Cu)金属层，第二金属层42为镍 (Ni)金属层，第三金属层43为金(Au)金属层。也即，该重布线层40为 Cu/Ni/Au结构。需要说明的是，第一金属层41的厚度大于第二金属层42，第二金属层42的厚度大于第三金属层43的厚度。
在本申请实施例中，第一金属层41的厚度为8um～10um，第二金属层42 的厚度为1um～3um，第三金属层43的厚度为0.2um～0.8um。需要说明的是，第一金属层41、第二金属层42和第三金属层43的厚度可以根据实际情况进行设定。
可以理解的是，高厚度的铜金属层可以增加芯片的导电性。而Ni/Au结构可以保证该芯片封装结构的表面平整度，并且可以承受多次的焊接(Ni可以承受多次加热而不会有底层的Cu溶蚀现象)。也即，本申请实施例提供的Cu/Ni/Au 结构可以提高芯片的可焊性、可靠性和导电性。
在通常情况下，芯片封装结构的焊线一般都选用金线。但是，选用金线作为焊线会增加制造成本，这对于产品的后期量产价格以及市场竞争力会造成比较大的影响。对比，本申请实施例采用铜线作为焊线，从而起到降低制造成本的作用。并且，线径相同的金线和铜线，相同长度下金线的熔断电流小于铜线的熔断电流。
在一些实施例中，可以采用散热板外露的方式，进一步提高该芯片封装结构的散热性。也即，该芯片封装结构为散热板外露的芯片封装结构。
在一些实施例中，芯片封装结构还可以包括第一钝化层50，第一钝化层50 设置于重布线层40上，第一钝化层50上具有暴露重布线层40的第二窗口51。该铜线可以焊接于该第二窗口51上。该铜线的线径可以大于或等于50um。
需要说明的是，该第二窗口51的俯视图为正方形，该正方形的边长大于或等于114um。
在一些实施例中，芯片封装结构还可以包括第二钝化层60，第二钝化层60 设置于绝缘层30和重布线层40之间。
在本实施例中，第一钝化层50和第二钝化层60均可以为聚酰亚胺 (Polymide，PI)层。需要说明的是，第一钝化层50和第二钝化层60的具体设置方式可以参阅图2-图4。可以理解的是，当重布线层40上未设置有第一钝化层50时，铜线可以直接焊接于该重布线层40上。
综上，本申请实施例提供的芯片封装结构可以包括基板10、焊盘20、绝缘层30和重布线层40。其中，焊盘20设置于基板10上。绝缘层30覆盖于基板 10和焊盘20，绝缘层30上设置有暴露焊盘20的第一窗口31。重布线层40覆盖于绝缘层30上，重布线层40包括从下至上依次层叠设置的第一金属层41、第二金属层42和第三金属层43。
本方案可以通过在焊盘20上设置具有三层金属层叠结构的重布线层40，从而使焊盘20的导电性摆脱第一窗口31的限制，可以通过较大电流，进而提高芯片的导电性。并且，本方案可以通过该重布线层40可以间接增大焊盘20 与外界的接触面积，且该芯片封装结构为散热板外露的芯片封装结构，从而使得芯片的散热性得到极大的提高。
以上对本申请所提供的芯片封装结构进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种芯片封装结构，其特征在于，包括：
基板；
焊盘，所述焊盘设置于所述基板上；
绝缘层，所述绝缘层覆盖于所述基板和所述焊盘上，所述绝缘层上设置有暴露所述焊盘的第一窗口；
重布线层，所述重布线层覆盖于所述绝缘层上，所述重布线层包括从下至上依次层叠设置的第一金属层、第二金属层和第三金属层。
2.如权利要求1所述的芯片封装结构，其特征在于，所述第一金属层为铜金属层，所述第二金属层为镍金属层，所述第三金属层为金金属层。
3.如权利要求2所述的芯片封装结构，其特征在于，所述第一金属层的厚度大于所述第二金属层，所述第二金属层的厚度大于所述第三金属层的厚度。
4.如权利要求3所述的芯片封装结构，其特征在于，所述第一金属层的厚度为8um～10um，所述第二金属层的厚度为1um～3um，所述第三金属层的厚度为0.2um～0.8um。
5.如权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括第一钝化层，所述第一钝化层设置于所述重布线层上，所述第一钝化层上具有暴露所述重布线层的第二窗口。
6.如权利要求1-5任一项所述的芯片封装结构，其特征在于，所述芯片封装结构还包括第二钝化层，所述第二钝化层设置于所述绝缘层和所述重布线层之间。
7.如权利要求5所述的芯片封装结构，其特征在于，所述第一钝化层为聚酰亚胺层。
8.如权利要求6所述的芯片封装结构，其特征在于，所述第二钝化层为聚酰亚胺层。
9.如权利要求5所述的芯片封装结构，其特征在于，所述第二窗口上焊接有铜线，所述铜线的线径大于或等于50um。
10.如权利要求9所述的芯片封装结构，其特征在于，所述第二窗口的俯视图为正方形，所述正方形的边长大于或等于114um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222795902.1U CN218887179U (zh) | 2022-10-21 | 2022-10-21 | 芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222795902.1U CN218887179U (zh) | 2022-10-21 | 2022-10-21 | 芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218887179U true CN218887179U (zh) | 2023-04-18 |
Family
ID=85949596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222795902.1U Active CN218887179U (zh) | 2022-10-21 | 2022-10-21 | 芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218887179U (zh) |
-
2022
- 2022-10-21 CN CN202222795902.1U patent/CN218887179U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103890924B (zh) | 具有用于接触厚布线或条片的金属成型体的功率半导体芯片及其制造方法 | |
| TW588446B (en) | Multi-chips stacked package | |
| US20060278970A1 (en) | Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device | |
| TWI481001B (zh) | 晶片封裝結構及其製造方法 | |
| CN102007606A (zh) | 太阳能电池模块 | |
| CN104685619A (zh) | 电子装置 | |
| US20060202324A1 (en) | Semiconductor power module | |
| TW200411892A (en) | Semiconductor device and laminated semiconductor device | |
| CN106255308A (zh) | 印刷基板和电子装置 | |
| CN218887179U (zh) | 芯片封装结构 | |
| CN111564419B (zh) | 芯片叠层封装结构、其制作方法和电子设备 | |
| CN110021569A (zh) | 在基底管芯上包括半导体管芯和散热器的堆叠半导体架构 | |
| CN218677137U (zh) | 芯片封装结构 | |
| JP2010251551A (ja) | 電子回路基板およびパワー半導体モジュール | |
| TWI244144B (en) | Stacked semiconductor device | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| US10896889B2 (en) | Multilayer clip structure attached to a chip | |
| CN103050454A (zh) | 堆迭封装构造 | |
| CN105009279B (zh) | 半导体器件及制造半导体器件的方法 | |
| CN209488907U (zh) | 一种耐折弯柔性线路软板 | |
| CN111834322A (zh) | 半导体封装用夹具结构体及包括其的半导体封装件 | |
| US6545350B2 (en) | Integrated circuit packages and the method for the same | |
| JP6250788B2 (ja) | 半導体装置 | |
| CN217088245U (zh) | 散热基板 | |
| US8222722B2 (en) | Integrated circuit package and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 402, Building 27, No. 158 Jinfeng Road, High tech Zone, Suzhou City, Jiangsu Province, 215000 Patentee after: Shanghai Qinqian Semiconductor Technology Co.,Ltd. Address before: Floors 1-3, No. 24, Lane 315, Fenggu Road, Xuhui District, Shanghai 200030 Patentee before: Shanghai Xinling Semiconductor Technology Co.,Ltd. |