CN218587412U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN218587412U
CN218587412U CN202190000370.9U CN202190000370U CN218587412U CN 218587412 U CN218587412 U CN 218587412U CN 202190000370 U CN202190000370 U CN 202190000370U CN 218587412 U CN218587412 U CN 218587412U
Authority
CN
China
Prior art keywords
electrode
interlayer connection
connection conductor
insulating layer
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202190000370.9U
Other languages
English (en)
Inventor
西尾恒亮
宗田和也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN218587412U publication Critical patent/CN218587412U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0141Liquid crystal polymer [LCP]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/015Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

多层基板(1)具备:层叠体(2),在层叠方向(Z)上层叠了多个绝缘层(10);表面电极(7),设置在绝缘层之中位于层叠体的表面侧的第1绝缘层(10a)的表面侧;第1内部电极(24a),隔着第1绝缘层设置在表面电极的相反侧;以及第1层间连接导体(14a),将表面电极以及第1内部电极电连接,第1层间连接导体具有:表侧连接面(14x),与表面电极电连接;以及背侧连接面(14y),与第1内部电极电连接,表侧连接面的外形容纳在背侧连接面的外形内,表面电极具有覆盖表侧连接面的形状,并且第1内部电极具有覆盖背侧连接面的形状,多层基板(1)具备从层叠方向观察表面电极比第1内部电极小且容纳在第1内部电极的外缘内的电极构造(3)。

Description

多层基板
技术领域
本实用新型涉及多层基板。
背景技术
专利文献1公开了一种印刷布线板,其中,在分别形成在层叠了导电体以及树脂绝缘体的层叠体的第1面以及第2面的第1导体焊盘以及第2 导体焊盘中,第2导体焊盘的间距大于第1导体焊盘的间距。从第1面侧朝向第2面侧缩径的过孔导体设置为贯通树脂绝缘体。
专利文献2公开了一种多层布线基板,具备:绝缘基板,层叠了多个绝缘层;布线电路层,形成在绝缘基板的表面以及内部;以及层间连接导体,将隔着绝缘层位于上下的布线电路层之间贯通。多个层间连接导体的尺寸从端子焊盘侧到电元件连接用焊盘侧逐渐变小。
在先技术文献
专利文献
专利文献1:日本特开2018-32659号公报
专利文献1:日本特开2005-72328号公报
实用新型内容
实用新型要解决的问题
在专利文献1中,虽然有关于配设在过孔导体(以下,称为层间连接导体)的第1面侧(内部侧)的内部电极以及配设在第2面侧(表侧)的第2导体焊盘(以下,称为表面电极)的剖面中的长度的图示或记载,但是没有关于纸面正交方向的记载,因此表面电极以及内部电极的整体的形状均不明确。
在专利文献2中,位于绝缘基板的表侧的布线电路层(以下,称为表面电极)配设在过孔导体(以下,称为层间连接导体)的大直径侧,位于绝缘基板的内部侧的布线电路层(以下,称为内部电极)配设在层间连接导体的小直径侧。然而,层间连接导体构成为从内部侧朝向表侧逐渐扩径,因此难以减小表面电极。
在具备在层叠方向上层叠了多个绝缘层的层叠体的多层基板中,位于层叠体的表侧的表面电极和位于层叠体的内部侧的内部电极经由层间连接导体电连接。表面电极处于从层叠体的层叠方向观察与内部电极重叠的位置,因此在表面电极与内部电极之间形成静电电容。若发展多层基板的小型化、薄型化,则表面电极与内部电极之间的间隔变窄,因此形成的静电电容变大。
而且,在像兆赫频段、千兆赫频段那样的高频频段中使用的多层基板中,由于形成不必要的静电电容,高频特性劣化。
本实用新型的课题在于,提供一种抑制不必要的静电电容的形成的多层基板。
用于解决问题的技术方案
为了解决上述问题,本实用新型的一个方式涉及的多层基板具备:
层叠体,在层叠方向上层叠了多个绝缘层;
表面电极,设置在所述绝缘层之中位于所述层叠体的表侧的第1绝缘层的表侧;
第1内部电极,设置在所述第1绝缘层的背侧;以及
第1层间连接导体,在所述层叠方向上贯通所述第1绝缘层,将所述表面电极以及所述第1内部电极电连接,
所述多层基板的特征在于,
所述第1层间连接导体具有与所述表面电极电连接的表侧连接面和与所述第1内部电极电连接的背侧连接面,
所述第1层间连接导体的所述表侧连接面的外形容纳在所述第1层间连接导体的所述背侧连接面的外形内,
所述表面电极具有覆盖所述第1层间连接导体的所述表侧连接面的形状,并且所述第1内部电极具有覆盖所述第1层间连接导体的所述背侧连接面的形状,
所述多层基板具备如下的电极构造,即,从所述层叠方向观察,所述表面电极比所述第1内部电极小,且容纳在所述第1内部电极的外缘内。
实用新型效果
根据本实用新型,覆盖第1层间连接导体的表侧连接面的表面电极的区域变得小于覆盖第1层间连接导体的背侧连接面的第1内部电极的区域,因此能够抑制在表面电极与第1内部电极之间形成的静电电容。
附图说明
图1(A)、图1(B)是示意性地示出第1实施方式涉及的树脂多层基板的图。图1(A)是树脂多层基板的剖视图,图1(B)是导电层的俯视图。
图2(A)、图2(B)是说明导电层中的信号线路和内部电极的关系的图。图2(A)是信号线路构成为宽度比内部电极窄的情况,图2(B) 是信号线路构成为宽度比内部电极宽的情况。
图3是说明树脂多层基板中的电极构造的图。
图4是示意性地示出第2实施方式涉及的树脂多层基板的剖视图。
图5是示意性地示出第3实施方式涉及的树脂多层基板的剖视图。
图6是图5所示的树脂多层基板的俯视图。
图7是示意性地示出第4实施方式涉及的树脂多层基板的剖视图。
图8是示意性地示出第5实施方式涉及的树脂多层基板的剖视图。
图9是示意性地示出第6实施方式涉及的树脂多层基板的剖视图。
图10是示意性地示出第7实施方式涉及的树脂多层基板的剖视图。
图11(A)~图11(E)是说明树脂多层基板的制造方法的图。
具体实施方式
以下,参照附图对本实用新型涉及的树脂多层基板1的实施方式进行说明。另外,在各图中,方便起见,示出了相互正交的X轴、Y轴、Z 轴。X轴方向是安装于树脂多层基板1的电子部件4的端子5延伸的方向。 Y轴方向是与X轴正交的方向。Z轴方向是树脂多层基板1中的层叠体2 的层叠方向。此外,在本公开中,所谓“表侧”,是层叠体2中形成表面电极7的一侧,所谓“背侧”,是层叠体2中与形成表面电极7的一侧相反侧,是层叠体2中形成背面电极9的一侧。
(第1实施方式)
参照图1(A)、图1(B)、图2(A)、图2(B)、以及图3对第1实施方式涉及的树脂多层基板1进行说明。图1(A)、图1(B)是示意性地示出第1实施方式涉及的树脂多层基板1的图。图1(A)是树脂多层基板1的剖视图,图1(B)是导电层20的俯视图。图2(A)、图2(B) 是说明导电层20中的信号线路22和内部电极24的关系的图。图2(A) 是信号线路22构成为宽度比内部电极24窄的情况,图2(B)是信号线路22构成为宽度比内部电极24宽的情况。图3是说明树脂多层基板1 中的电极构造3的图。
如图1(A)所示,树脂多层基板1作为层叠了多个绝缘层10以及导电层20的多层基板发挥作用,例如,包含在层叠方向Z上堆叠了多个树脂层10的层叠体2。在层叠体2的表侧配置有多个树脂层10中的第1树脂层10a。第1树脂层10a作为具有电绝缘性的第1绝缘层而发挥作用。在第1树脂层10a的内部侧,第2树脂层10b与第1树脂层10a相邻配置。第2树脂层10b作为具有电绝缘性的第2绝缘层发挥作用。第3树脂层 10c与第2树脂层10b相邻配置。第3树脂层10c作为具有电绝缘性的第 3绝缘层发挥作用。因此,在图1(A)、图1(B)所例示的层叠体2中,在层叠方向Z上堆叠有3个树脂层10,即,第1树脂层10a、第2树脂层10b以及第3树脂层10c。
树脂层10作为具有电绝缘性的绝缘层发挥作用,以热塑性树脂为主材料,热塑性树脂是LCP树脂(液晶聚合物树脂)、PEEK树脂(聚醚醚酮)、PEI树脂(聚醚酰亚胺)、PPS树脂(聚苯硫醚)、热塑性PI树脂(聚酰亚胺)等。优选地,树脂层10为LCP树脂。由此,能够得到高频特性优异的树脂多层基板。
层叠体2包含在其表面以及内部适当地配置的导电层20。导电层20 在与层叠体2的层叠方向Z正交的面方向上延伸。导电层20形成为导电性的布线图案,是金属箔,例如是铜箔。在层叠体2的表侧的表面,即,在第1树脂层10a的表侧的表面,形成有作为导电层20的表面电极7。电子部件4的端子5经由未图示的导电性接合材料(例如,焊料)与表面电极7接合,并与表面电极7电连接。因此,表面电极7作为用于安装电子部件4的安装电极发挥作用。从层叠方向Z观察,表面电极7例如呈圆形形状。电子部件4例如是具有多个端子5的连接器。
从层叠方向Z观察,电子部件4的端子5的前端部5a容纳在表面电极7的外缘内。换言之,端子5的前端部5a构成为从层叠方向Z观察不超出表面电极7。由此,能够抑制在电子部件4的端子5与第1内部电极 24a之间形成的静电电容。
如图1(B)所示,在层叠体2的内部,即,在第1树脂层10a与第 2树脂层10b之间,设置有在与层叠方向Z正交的面方向上延伸的导电层 20。导电层20具有作为内部电极24的第1内部电极24a和与第1内部电极24a连通的信号线路22。从层叠方向Z观察,第1内部电极24a例如呈圆形形状,信号线路22例如呈矩形形状。第1内部电极24a以及信号线路22在与层叠方向Z正交的面方向上延伸。从层叠方向Z观察,信号线路22延伸为与电子部件4的端子5不重叠。由此,能够抑制在电子部件4的端子5与信号线路22之间形成的静电电容。
如图2(A)、图2(B)所示,内部电极24能够规定为用以线段R 为半径的假想圆Q包围的区域,该线段R从层间连接导体14(用虚线的圆示出)的导体中心P向径向延伸,并且最短地连接信号线路22。图2 (A)是如下的情况,即,信号线路22构成为宽度比内部电极24窄,且假想圆Q与信号线路22相交。信号线路22的区域和内部电极24的区域的边界用虚线示出。图2(B)是如下的情况,即,信号线路22构成为宽度比内部电极24宽,且假想圆Q与信号线路22相接。
如图1(A)所示,第1层间连接导体14a在层叠方向Z上延伸,使得贯通第1树脂层10a。第1层间连接导体14a作为层间连接导体14发挥作用,也被称为过孔导体,将表面电极7以及第1内部电极24a电连接。第1层间连接导体14a通过填充到形成于第1树脂层10a的层间连接孔 12的导电性膏的树脂固化而形成。另外,导电性膏是包含低熔点金属和树脂的膏,该低熔点金属例如为锡。
表面电极7和第1内部电极24a等内部电极24是作为导电层20的例如金属箔,相对于此,第1层间连接导体14a等层间连接导体14例如是低熔点金属以及树脂。因此,表面电极7以及内部电极24和层间连接导体14能够通过显微镜(例如,电子显微镜)对剖面组织进行观察来区分。此外,在通过镀敷来形成层间连接导体14的情况下,也能够同样地区分表面电极7以及内部电极24和层间连接导体14。
第1层间连接导体14a例如在层叠方向Z上呈从第1树脂层10a的内部侧(背侧)朝向表侧缩径的锥形形状。第1层间连接导体14a具有位于表侧并与表面电极7电连接的表侧连接面14x和位于与表侧连接面14x 相反侧(背侧)并与第1内部电极24a电连接的背侧连接面14y。从层叠方向Z观察,表侧连接面14x以及背侧连接面14y分别例如呈圆形形状。第1层间连接导体14a的表侧连接面14x的外形容纳在第1层间连接导体 14a的背侧连接面14y的外形内。表侧连接面14x的X轴方向上的长度以及Y轴方向上的长度分别比背侧连接面14y短。换言之,第1层间连接导体14a在剖视下呈梯形形状,表侧连接面14x相当于梯形的短边侧,背侧连接面14y相当于梯形的长边侧。进一步说,第1层间连接导体14a 的表侧连接面14x的面积小于背侧连接面14y的面积。
像以下说明的那样,树脂多层基板1的层叠体2具备如下的电极构造 3,即,从层叠方向Z观察,表面电极7比第1内部电极24a小,且容纳在第1内部电极24a的外缘内。如图1(A)、图1(B)以及图3所示,电极构造3是在表面电极7、第1内部电极24a、以及第1层间连接导体 14a之间形成的构造。如图3所示,在电极构造3中,表面电极7、第1 内部电极24a、表侧连接面14x以及背侧连接面14y处于以第1层间连接导体14a的导体中心P为中心的大致同心圆的关系。另外,本说明书中的大致同心圆这样的语句,意图除了彼此的中心一致的同心结构以外,还包含彼此的中心稍微偏移的偏心结构。
从层叠方向Z观察,表面电极7具有覆盖表侧连接面14x的形状,例如,具有与表侧连接面14x相似的形状,进一步说,例如具有圆形形状,与第1内部电极24a相比为小直径。表面电极7具有相对于表侧连接面 14x向径向外侧突出的缩径突出部7p。表面电极7与表侧连接面14x相比为大直径。缩径突出部7p例如呈圆环形状,在第1树脂层10a形成表面电极7时作为用于使表面电极7与表侧连接面14x对位的第1公差发挥作用。另外,本说明书中的圆形形状这样的语句除了正圆以外还包含椭圆形形状、卵形状、长圆形形状等类圆形状。
从层叠方向Z观察,第1内部电极24a具有覆盖背侧连接面14y的形状,例如具有与背侧连接面14y相似的形状,进一步说,例如具有圆形形状,与表面电极7相比为大直径。第1内部电极24a相对于背侧连接面 14y具有向径向外侧突出的扩径突出部24p。第1内部电极24a与背侧连接面14y相比为大直径。扩径突出部24p例如呈圆环形状,在将多个树脂层10层叠而制作层叠体2时作为用于使第1内部电极24a与背侧连接面 14y对位的第2公差发挥作用。
第1公差关系到形成表面电极7时的图案化的精度,因此无需大的公差。相对于此,第2公差关系到层叠树脂层10时的层叠精度,因此需要大的公差。因此,第1公差,即,缩径突出部7p的径向尺寸能够小于第 2公差,即,扩径突出部24p的径向尺寸。表侧连接面14x与背侧连接面 14y相比为小直径,缩径突出部7p与扩径突出部24p相比为小直径。因此,能够使将表侧连接面14x和缩径突出部7p合起来的表面电极7与将背侧连接面14y和扩径突出部24p合起来的第1内部电极24a相比为小直径。换言之,能够使从第1层间连接导体14a的表侧连接面14x突出的表面电极7的区域(即,缩径突出部7p的径向的宽度)小于从第1层间连接导体14a的背侧连接面14y突出的第1内部电极24a的区域(即,扩径突出部24p的径向的宽度)。
因此,在表面电极7、第1内部电极24a、以及第1层间连接导体14a 之间构成了如下的电极构造3,即,从层叠方向Z观察,表面电极7比第 1内部电极24a小,且容纳在第1内部电极24a的外缘内。根据该结构,覆盖第1层间连接导体14a的表侧连接面14x的表面电极7的区域变得小于覆盖第1层间连接导体14a的背侧连接面14y的第1内部电极24a的区域,因此能够抑制在表面电极7与第1内部电极24a之间形成的静电电容。进而,根据该结构,能够降低安装于表面电极7的电子部件4中的多个端子5之间的静电电容,还能够应对电子部件4的窄间距化、小型化。
(第2实施方式)
参照图4对第2实施方式涉及的树脂多层基板1进行说明。图4是示意性地示出第2实施方式涉及的树脂多层基板1的剖视图。第2实施方式的特征在于,第2树脂层10b具备锥形形状的第2层间连接导体14b,在锥形形状的第2层间连接导体14b的背侧连接面14y电连接第2内部电极 24b,表面电极7容纳在第2内部电极24b的外缘内。
在图4中,树脂多层基板1具备:第2内部电极24b,设置在第2树脂层10b的背侧;以及第2层间连接导体14b,在层叠方向Z上贯通第2 树脂层10b,并且将第1内部电极24a以及第2内部电极24b电连接。第 1树脂层10a的第1层间连接导体14a和第2树脂层10b的第2层间连接导体14b在层叠方向Z上串联地配设,从层叠方向Z观察,处于重叠为大致一直线的位置。另外,本说明书中的从层叠方向Z观察大致一直线这样的语句,意图除了从层叠方向Z上观察彼此的中心处于一直线上的结构以外,还包含从层叠方向Z观察彼此的中心稍微偏移的结构。
第2层间连接导体14b作为层间连接导体14发挥作用,例如,呈从第2树脂层10b的内部侧(背侧)朝向表侧缩径的锥形形状。该第2层间连接导体14b具有位于表侧并与第1内部电极24a电连接的表侧连接面 14x、和位于与表侧连接面14x相反侧(背侧)并与第2内部电极24b电连接的背侧连接面14y。从层叠方向Z观察,第2层间连接导体14b的表侧连接面14x以及背侧连接面14y分别例如呈圆形形状。第2层间连接导体14b的表侧连接面14x的外形容纳在第2层间连接导体14b的背侧连接面14y的外形内。表侧连接面14x的X轴方向上的长度以及Y轴方向上的长度分别比背侧连接面14y短。换言之,第2层间连接导体14b在剖视下呈梯形形状,表侧连接面14x相当于梯形的短边侧,背侧连接面14y 相当于梯形的长边侧。进一步说,第2层间连接导体14b的表侧连接面 14x的面积小于背侧连接面14y的面积。
从层叠方向Z观察,第1内部电极24a像上述的那样例如呈圆形形状,并且第2内部电极24b具有覆盖第2层间连接导体14b的背侧连接面 14y的形状,例如具有与第2层间连接导体14b的背侧连接面14y相似的形状,进一步说,例如呈圆形形状。第2内部电极24b具有实质上与第1 内部电极24a相同的形状,与第2层间连接导体14b的背侧连接面14y 对应,因此第2内部电极24b的区域大于表面电极7的区域。从层叠方向Z观察,第1层间连接导体14a以及第2层间连接导体14b处于重叠为大致一直线的位置,并且从层叠方向Z观察,表面电极7的区域比第2内部电极24b小,且容纳在第2内部电极24b的区域的外缘内。因此,覆盖第1层间连接导体14a的表侧连接面14x的表面电极7的区域变得比覆盖第2层间连接导体14b的背侧连接面14y的第2内部电极24b的区域小,所以能够抑制在表面电极7与第2内部电极24b之间形成的静电电容。
(第3实施方式)
参照图5以及图6对第3实施方式涉及的树脂多层基板1进行说明。图5是示意性地示出第3实施方式涉及的树脂多层基板1的剖视图。图6 是图5所示的树脂多层基板1的俯视图。第3实施方式的特征在于,设置有覆盖第1树脂层10a的表侧的表面的保护层31。
在图5以及图6中,在第1树脂层10a的表侧设置有保护层31。保护层31例如为电绝缘性的覆盖膜或阻焊膜。保护层31覆盖第1树脂层 10a的表侧的表面,并且具有用于使表面电极7的一部分露出的开口32。开口32设置为在作为多个表面电极7排列的方向的Y轴方向上延伸,并使表面电极7部分地露出。电子部件4的端子5经由焊料等导电性接合材料8与从开口32露出的表面电极7接合,并与表面电极7电连接。
从层叠方向Z观察,在表面电极7例如呈圆形形状的情况下,表面电极7的一侧以及另一侧的圆弧部分被保护层31覆盖遮挡,例如露出长圆形形状的表面电极7。因此,表面电极7的区域变小。由此,能够抑制在表面电极7与端子5之间形成的静电电容。另外,表面电极7也可以是矩形形状。
在相邻的端子5、5之间,未形成保护层31。由此,能够抑制在相邻的端子5、5之间形成的静电电容。
(第4实施方式)
参照图7对第4实施方式涉及的树脂多层基板1进行说明。图7是示意性地示出第4实施方式涉及的树脂多层基板1的剖视图。第4实施方式的特征在于,在层叠体2的表侧设置有电极构造3,并且从层叠方向Z观察,背面电极9容纳在第1内部电极24a的外缘内,电极构造3是如下的电极结构,即,从层叠方向Z观察,表面电极7比第1内部电极24a小,且容纳在第1内部电极24a的外缘内。
在图7中,树脂多层基板1具备第2层间连接导体14b和作为背侧层间连接导体发挥作用的第3层间连接导体14c。第1层间连接导体14a、第2层间连接导体14b以及第3层间连接导体14c在层叠方向Z上串联地配设,从层叠方向Z观察,处于重叠为大致一直线的位置。
第2层间连接导体14b在层叠方向Z上贯通作为某个树脂层(某个绝缘层)发挥作用的第2树脂层10b,并呈从层叠体2的内部侧(背侧) 朝向表侧缩径的锥形形状。该第2层间连接导体14b作为某个层间连接导体发挥作用,具有:表侧连接面14x,位于表侧并与第1内部电极24a电连接;以及背侧连接面14y,位于与表侧连接面14x相反侧(背侧)。从层叠方向Z观察,第2层间连接导体14b的表侧连接面14x以及背侧连接面14y分别例如呈圆形形状。第2层间连接导体14b的表侧连接面14x 的外形容纳在第2层间连接导体14b的背侧连接面14y的外形内。表侧连接面14x的X轴方向上的长度以及Y轴方向上的长度比背侧连接面14y 短。换言之,第2层间连接导体14b在剖视下呈梯形形状,表侧连接面 14x相当于梯形的短边侧,背侧连接面14y相当于梯形的长边侧。进一步说,第2层间连接导体14b的表侧连接面14x的面积比背侧连接面14y 的面积小。
第3层间连接导体14c在层叠方向Z上贯通作为其它树脂层(其它绝缘层)以及背侧树脂层(背侧绝缘层)发挥作用的第3树脂层10c,并呈从层叠体2的内部侧(背侧)朝向背面侧缩径的锥形形状。该第3层间连接导体14c作为其它层间连接导体以及背侧层间连接导体发挥作用,具有:表侧连接面14x,位于背面侧并与表面电极7电连接;以及背侧连接面14y,位于与表侧连接面14x相反侧(背侧)。从层叠方向Z观察,第 3层间连接导体14c的表侧连接面14x以及背侧连接面14y分别例如呈圆形形状。第3层间连接导体14c的表侧连接面14x的外形容纳在第3层间连接导体14c的背侧连接面14y的外形内。表侧连接面14x的X轴方向上的长度以及Y轴方向上的长度比背侧连接面14y短。换言之,第3层间连接导体14c在剖视下呈倒梯形形状,表侧连接面14x相当于梯形的短边侧,背侧连接面14y相当于梯形的长边侧。进一步说,第3层间连接导体14c的表侧连接面14x的面积小于背侧连接面14y的面积。
作为某个层间连接导体发挥作用的第2层间连接导体14b和作为其它层间连接导体以及背侧层间连接导体发挥作用的第3层间连接导体14c 构成在层叠方向Z上串联地接合的连接构造。第2层间连接导体14b的背侧连接面14y和第3层间连接导体14c的背侧连接面14y直接接合并电连接。由此,接合区域大的、某个层间连接导体14b的背侧连接面14y 和其它层间连接导体14c的表侧连接面14x接合,因此第2层间连接导体 14b与第3层间连接导体14c之间的接合稳定。换句话来说上述的连接构造,第2层间连接导体14b和第3层间连接导体14c不经由内部电极24 而电连接。由此,能够抑制对其它各种各样的电极(其它内部电极24、表面电极7、背面电极9)形成不想要的静电电容。
在层叠体2的背侧的表面,即,在第3树脂层10c的背侧的表面,形成有作为导电层20的背面电极9。电子部件4的端子5经由未图示的导电性接合材料与背面电极9接合并与背面电极9电连接。因此,形成在第 3树脂层10c的背侧的表面的背面电极9作为用于安装电子部件4的安装电极发挥作用。从层叠方向Z观察,背侧的背面电极9例如呈圆形形状。安装在背侧的电子部件4例如为IC芯片。因此,第4实施方式涉及的树脂多层基板1能够在表侧以及背侧的两侧进行安装。
从层叠方向Z观察,如上所述,第1内部电极24a例如呈圆形形状,并且背侧的背面电极9具有覆盖第3层间连接导体14c的表侧连接面14x 的形状,例如具有与表侧连接面14x相似的形状,进一步说,例如呈圆形形状。背侧的背面电极9呈实质上与表侧的表面电极7相同的形状。从层叠方向Z观察,第1层间连接导体14a、第2层间连接导体14b以及第3 层间连接导体14c处于重叠为大致一直线的位置,并且从层叠方向Z观察,表侧的表面电极7的区域以及背侧的背面电极9的区域容纳在第1 内部电极24a的区域的外缘内。而且,除了从层叠方向Z观察表面电极7 比第1内部电极24a小且容纳在第1内部电极24a的外缘内的电极构造3 以外,背面电极9从层叠方向Z观察容纳在第1内部电极24a的外缘内。因此,在能够在表侧以及背侧的两侧进行安装的树脂多层基板1中,能够分别抑制在表面电极7与第1内部电极24a之间形成的静电电容、以及在背面电极9与第1内部电极24a之间形成的静电电容。
(第5实施方式)
参照图8对第5实施方式涉及的树脂多层基板1进行说明。图8是示意性地示出第5实施方式涉及的树脂多层基板1的剖视图。第5实施方式的特征在于,在相邻的信号用表面电极7a、7a之间,配设有接地用表面电极7b。
在图8中,在第1树脂层10a的表侧设置有多个表面电极7,多个表面电极7构成为信号用表面电极7a以及接地用表面电极7b,在相邻的信号用表面电极7a、7a之间配设有接地用表面电极7b。由此,相邻的信号用的端子5、5之间的隔离度提高,能够抑制窜扰。
关于信号用表面电极7a,应用如下的电极构造3,即,从层叠方向Z 观察,表面电极7比第1内部电极24a小,且容纳在第1内部电极24a 的外缘内。接地用表面电极7b还能够设为如下的构造,即,从层叠方向 Z观察,接地用表面电极7b为与第1内部电极24a实质上相同的形状。在该情况下,能够增大接地用表面电极7b对第1树脂层10a的表侧的表面的粘着强度,能够增大电子部件4与树脂多层基板1之间的连接强度。接地用表面电极7b的面积大于信号用表面电极7a的面积。根据该结构,能够增大接地用表面电极7b对第1树脂层10a的表侧的表面的粘着强度,能够增大电子部件4与树脂多层基板1之间的连接强度。此外,接地用表面电极7b还能够应用于如下的电极构造3,即,从层叠方向Z观察,接地用表面电极7b容纳在第1内部电极24a的外缘内。在该情况下,能够抑制在信号用表面电极7a与接地用表面电极7b之间形成的静电电容。
(第6实施方式)
参照图9对第6实施方式涉及的树脂多层基板1进行说明。图9是示意性地示出第6实施方式涉及的树脂多层基板1的剖视图。第6实施方式的特征在于,在层叠体2的表侧设置有电极构造3,并且在层叠体2的背侧设置有接地电极层27,电极构造3是如下的电极结构,即,从层叠方向Z观察,表面电极7比第1内部电极24a小,且容纳在第1内部电极 24a的外缘内。
在图9中,树脂多层基板1与图7所示的第4实施方式相比较,还具备与第3层间连接导体14c电连接的第3内部电极24c、第4树脂层(第 4绝缘层)10d、以及设置在第4树脂层10d的背侧的表面(层叠体2的背侧的表面)的接地电极层27。
第3层间连接导体14c在层叠方向Z上贯通第3树脂层10c并具有从层叠体2的内部侧(表侧)朝向背侧缩径的锥形形状,并具有位于背侧的表侧连接面14x和位于与表侧连接面14x相反侧(表侧)的背侧连接面 14y。在第3层间连接导体14c的表侧连接面14x电连接第3内部电极24c。
从层叠方向Z观察,第3内部电极24c具有覆盖第3层间连接导体 14c的表侧连接面14x的形状,例如具有与表侧连接面14x相似的形状,进一步说,例如呈圆形形状。第3内部电极24c呈实质上与表侧的表面电极7相同的形状。第3内部电极24c面对接地电极层27。在第3树脂层 10c与第4树脂层10d之间设置有在与层叠方向Z正交的面方向上延伸的导电层20。导电层20具有第3内部电极24c和与第3内部电极24c连通的信号线路22。从层叠方向Z观察,信号线路22例如为矩形形状。
在第4树脂层10d的背侧的表面(层叠体2的背侧的表面)设置有接地电极层27。接地电极层27在与层叠体2的层叠方向Z正交的面方向上延伸。接地电极层27为金属箔,例如为铜箔。接地电极层27覆盖第4 树脂层10d的背侧的表面(层叠体2的背侧的表面),并且能够根据需要而具有开口。
第3内部电极24c覆盖第3层间连接导体14c的表侧连接面14x,并且与第3层间连接导体14c的表侧连接面14x对应地为小直径,因此第3 内部电极24c的区域变小。由此,能够抑制在第3内部电极24c与接地电极层27之间形成的静电电容。
此外,在形成表面电极7的第1树脂层10a的表侧的表面(层叠体2 的表侧的表面),能够设置接地电极层27。接地电极层27在与层叠体2 的层叠方向Z正交的面方向上延伸。形成在层叠体2的表侧的表面的接地电极层27为金属箔,例如为铜箔,覆盖第1树脂层10a的表侧的表面,并具有构成为从层叠方向Z观察不与内部电极24重叠的开口。由此,能够抑制在形成于层叠体2的表侧的表面的接地电极层27与内部电极24 之间形成的静电电容。
树脂多层基板1能够具有与电子部件4相邻(图9的右侧)地将接地电极层、多个层间连接导体、多个内部电极以及接地电极层层叠并电连接的层叠构造。该层叠构造从表面侧依次具有表侧的接地电极层27、第1 层间连接导体14a、第1内部电极24a、第2层间连接导体14b、第3层间连接导体14c、第3内部电极24c、第4层间连接导体14d、以及背侧的接地电极层27。例如,第1层间连接导体14a以及第2层间连接导体 14b具有从层叠体2的背侧朝向表侧缩径的锥形形状,第3层间连接导体 14c以及第4层间连接导体14d具有从层叠体2的表侧朝向背侧缩径的锥形形状。在图9中处于左侧的表侧的接地电极层27和处于右侧的表侧的接地电极层27也可以电连接。能够构成为通过左侧以及右侧的表侧的接地电极层27包围电子部件4。
(第7实施方式)
参照图10对第7实施方式涉及的树脂多层基板1进行说明。图10 是示意性地示出第7实施方式涉及的树脂多层基板1的剖视图。第7实施方式的特征在于,树脂层10具有包含某个副树脂层10x以及其它副树脂层10y的多层构造。
在图10中,第1树脂层10a具有包含某个副树脂层(某个副绝缘层) 10x和其它副树脂层(其它副绝缘层)10y的多层构造。某个副树脂层10x 位于表侧,其它副树脂层10y位于内部侧(背侧)。其它副树脂层10y是相对介电常数比某个副树脂层10x低的树脂。某个副树脂层10x例如为 LCP树脂(液晶聚合物树脂)。其它副树脂层10y例如为PTFE树脂(聚四氟乙烯树脂)、PFA树脂(全氟烷氧基树脂)等热塑性氟系树脂。第2 树脂层10b例如为LCP树脂(液晶聚合物树脂)。第3树脂层10c例如为 LCP树脂(液晶聚合物树脂)。
树脂层10包含相对介电常数低的其它副树脂层10y,因此能够降低不必要的静电电容。在图10所示的配置下,相对介电常数低的其它副树脂层10y与信号线路22相接,因此能够缓解形成在信号线路22的周围的电场,能够增大信号线路22的线路宽度,因此能够抑制高频频段中的信号线路22的导体损耗的增加。此外,若其它副树脂层10y的介电损耗角正切低,则还能够进一步减少电介质损耗。
能够设为与图10所示的配置相反的配置。即,能够在表侧配置相对介电常数低的其它副树脂层10y,并且在内部侧(背侧)配置相对介电常数比其它副树脂层10y高的某个副树脂层10x。在该情况下,相对介电常数低的其它副树脂层10y与表面电极7相接,因此能够抑制在相邻的表面电极7、7之间形成的静电电容。
在第7实施方式中,包含某个副树脂层10x和其它副树脂层10y的多层构造的树脂层10用于位于层叠体2的表侧的第1树脂层10a,但是也可适当地用于位于层叠体2的内部的第2树脂层10b、第3树脂层10c、位于层叠体2的背侧的第4树脂层10d等各种各样的树脂层10。关于树脂层10的多层构造,例示了包含某个副树脂层10x和其它副树脂层10y 的二层构造,但是也能够设为进一步具备与某个副树脂层10x以及其它副树脂层10y相同或不同的副树脂层的三层构造、四层构造等。
(树脂多层基板的制造方法)
参照图11(A)~图11(E)对树脂多层基板1的制造方法进行说明。图11(A)~图11(E)是说明树脂多层基板1的制造方法的图。
上述的树脂多层基板1例如通过以下说明的制造方法来制造。
如图11(A)所示,准备多个带导电层20的树脂层10(准备多个树脂层10的工序)。带导电层20的树脂层10是在树脂层10的单面层压了作为导电层20发挥作用的导体箔的片材。树脂层10包含热塑性树脂,例如为LCP树脂(液晶聚合物树脂)。导电层20是金属箔,例如是铜箔。
如图11(B)所示,通过从带导电层20的树脂层10的树脂层10侧照射激光,从而形成贯通树脂层10的层间连接孔12(形成层间连接孔12 的工序)。层间连接孔12贯通树脂层10,但是不贯通导电层20。因为通过激光的照射来形成层间连接孔12,所以层间连接孔12呈从树脂层10 侧朝向导电层20侧缩径的锥形形状。层间连接孔12形成在与表面电极7、第1内部电极24a对应的位置。通过光刻将导电层20图案化,由此在树脂层10的一个面形成所希望的导体图案。例如,在位于层叠体2的表侧的第1树脂层10a中,作为导体图案,形成表面电极7(形成表面电极7 的工序)。在位于层叠体2的内部侧(背侧)的第2树脂层10b中,作为导体图案,形成信号线路22以及第1内部电极24a(形成第1内部电极24a的工厅)。
如图11(C)所示,通过丝网印刷等对层间连接孔12填充导电性膏。由此,形成从树脂层10侧朝向导电层20侧缩径的锥形形状的第1层间连接导体14a(形成第1层间连接导体14a的工序)。
锥形形状的第1层间连接导体14a具有:表侧连接面14x,位于导电层20侧并与表面电极7电连接;以及背侧连接面14y,位于与表侧连接面14x相反侧。从层叠方向Z观察,第1层间连接导体14a的表侧连接面14x以及背侧连接面14y分别例如呈圆形形状。第1层间连接导体14a 的表侧连接面14x的外形容纳在第1层间连接导体14a的背侧连接面14y 的外形内。第1层间连接导体14a的表侧连接面14x的位置与表面电极7 的位置一致。上述的表面电极7覆盖第1层间连接导体14a的表侧连接面 14x,因此与第1内部电极24a相比为小直径。上述的第1内部电极24a 覆盖第1层间连接导体14a的背侧连接面14y,因此与表面电极7相比为大直径。另外,也可以在先形成第1层间连接导体14a之后形成表面电极 7、第1内部电极24a等导体图案。
如图11(D)所示,在层叠方向Z上堆叠包含第1树脂层10a和第2 树脂层10b的多个树脂层10,第1树脂层10a具有表面电极7,第2树脂层10b具有信号线路22以及第1内部电极24a(堆叠树脂层10的工序)。从层叠方向Z观察,对第1树脂层10a以及第2树脂层10b进行定位,使得第1层间连接导体14a的背侧连接面14y与第1内部电极24a重叠。通过在层叠了多个树脂层10的状态下施加热以及压力,从而将层叠体2 热压接(将层叠体2热压接的工序)。此时,填充到层间连接孔12的导电性膏固化,第1层间连接导体14a的背侧连接面14y与第1内部电极24a 接合,并与第1内部电极24a电连接。
如图11(E)所示,被热压接的层叠体2具备如下的电极构造3,即,从层叠方向Z观察,表面电极7比第1内部电极24a小,且容纳在第1 内部电极24a的外缘内。根据需要,还能够在第1树脂层10a的表侧的表面设置保护层31。通过在表面电极7涂敷导电性接合材料,在表面电极7 上配置电子部件4,并进行回流焊处理,从而电子部件4被表面安装于树脂多层基板1。
根据上述制造方法,在层叠体2形成如下的电极构造3,即,从层叠方向Z观察,表面电极7比第1内部电极24a小,且容纳在第1内部电极24a的外缘内。因此,覆盖第1层间连接导体14a的表侧连接面14x 的表面电极7的区域变得小于覆盖第1层间连接导体14a的背侧连接面 14y的第1内部电极24a的区域,所以能够抑制在表面电极7与第1内部电极24a之间形成的静电电容。
对本实用新型的具体的实施方式进行了说明,但是本实用新型并不限定于上述实施方式,能够在本实用新型的范围内进行各种变更而实施。
第1层间连接导体14a、第2层间连接导体14b以及第3层间连接导体14c等层间连接导体14理想的是在剖视下具有梯形的锥形形状,但是在现实中有时具有长方形形状,或者侧边变得不连续,因此包含这些各种各样的形状。
表面电极7、内部电极24、表侧连接面14x以及背侧连接面14y的各形状不仅可以是圆形形状,而且可以是椭圆形形状、长圆形形状、矩形形状。
对本实用新型以及实施方式进行总结如下。
本实用新型的一个方式涉及的多层基板1具备:
层叠体2,在层叠方向Z上层叠了多个绝缘层10;
表面电极7,设置在所述绝缘层10之中位于所述层叠体2的表侧的第1绝缘层10a的表侧;
第1内部电极24a,设置在所述第1绝缘层10a的背侧;以及
第1层间连接导体14a,在所述层叠方向Z上贯通所述第1绝缘层 10a,将所述表面电极7以及所述第1内部电极24a电连接,
所述多层基板1的特征在于,
所述第1层间连接导体14a具有与所述表面电极7电连接的表侧连接面14x和与所述第1内部电极24a电连接的背侧连接面14y,
所述第1层间连接导体14a的所述表侧连接面14x的外形容纳在所述第1层间连接导体14a的所述背侧连接面14y的外形内,
所述表面电极7具有覆盖所述第1层间连接导体14a的所述表侧连接面14x的形状,并且所述第1内部电极24a具有覆盖所述第1层间连接导体14a的所述背侧连接面14y的形状,
所述多层基板1具备如下的电极构造,即,从所述层叠方向Z观察,所述表面电极7比所述第1内部电极24a小,且容纳在所述第1内部电极 24a的外缘内。
根据上述结构,覆盖第1层间连接导体14a的表侧连接面14x的表面电极7的区域变得比覆盖第1层间连接导体14a的背侧连接面14y的第1 内部电极24a的区域小,因此能够抑制在表面电极7与第1内部电极24a 之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
从所述层叠方向Z观察,所述第1层间连接导体14a的所述表侧连接面14x具有圆形形状,
从所述层叠方向Z观察,所述第1层间连接导体14a的所述背侧连接面14y具有圆形形状,
所述表侧连接面14x的直径小于所述背侧连接面14y的直径。
根据上述实施方式,能够抑制无用的静电电容的形成,并且表侧连接面14x与表面电极7之间、以及背侧连接面14y与第1内部电极24a之间的各对位变得容易。
此外,在一个实施方式的多层基板1中,
在所述第1层间连接导体14a中,所述表侧连接面14x的面积小于所述背侧连接面14y的面积。
根据上述实施方式,能够抑制无用的静电电容的形成,并且表侧连接面14x与表面电极7之间、以及背侧连接面14y与第1内部电极24a之间的各对位变得容易。
此外,在一个实施方式的多层基板1中,
所述表面电极7是用于将电子部件4的端子5电连接的电极,
所述第1内部电极24a与信号线路22连通,所述信号线路22在与所述层叠方向Z正交的面方向上延伸,
所述信号线路22延伸为从所述层叠方向Z观察与所述端子5不重叠。
根据上述实施方式,能够抑制在电子部件4的端子5与信号线路22 之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
从所述层叠方向Z观察,所述端子5的前端部5a容纳在所述表面电极7的外缘内。
根据上述实施方式,能够抑制在电子部件4的端子5与第1内部电极 24a之间形成的静电电容。
此外,在一个实施方式的多层基板1中,还具备:
第2绝缘层10b,在所述第1绝缘层10a的背侧相邻配置;
第2内部电极24b,设置在所述第2绝缘层10b的背侧;以及
第2层间连接导体14b,在所述层叠方向Z上贯通所述第2绝缘层 10b,将所述第1内部电极24a以及所述第2内部电极24b电连接,
所述第2层间连接导体14b具有与所述第1内部电极24a电连接的表侧连接面14x和与所述第2内部电极24b电连接的背侧连接面14y,
所述第2层间连接导体14b的所述表侧连接面14x的外形容纳在所述第2层间连接导体14b的所述背侧连接面14y的外形内,
所述第2内部电极24b具有覆盖所述第2层间连接导体14b的所述背侧连接面14y的形状,
从所述层叠方向Z观察,所述表面电极7比所述第2内部电极24b 小,且容纳在所述第2内部电极24b的外缘内。
根据上述实施方式,覆盖第1层间连接导体14a的表侧连接面14x 的表面电极7的区域变得小于覆盖第2层间连接导体14b的背侧连接面 14y的第2内部电极24b的区域,因此能够抑制在表面电极7与第2内部电极24b之间形成的静电电容。
此外,在一个实施方式的多层基板1中,还具备:
第3绝缘层10c,在所述第2绝缘层10b的背侧相邻配置;
第3层间连接导体14c,在所述层叠方向Z上贯通第3绝缘层10c,并与所述第2层间连接导体14b电连接;
第3内部电极24c,与所述第3层间连接导体14c的背侧连接面14y 电连接;以及
接地电极层27,设置在所述层叠体2的背侧,
所述第3内部电极24c面对所述接地电极层27,
所述第3内部电极24c具有覆盖所述第3层间连接导体14c的所述背侧连接面14y的形状,
从所述层叠方向Z观察,所述第3内部电极24c比所述第1内部电极24a小,且容纳在所述第1内部电极24a的外缘内。
根据上述实施方式,第3内部电极24c的区域变小,因此能够抑制在第3内部电极24c与接地电极层27之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
具备:电绝缘性的保护层31,覆盖所述第1绝缘层10a的表侧的表面,并具有用于使所述表面电极7的一部分露出的开口32。
根据上述实施方式,表面电极7的区域变小,因此能够抑制在表面电极7与端子5之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
在相邻的所述表面电极7、7之间不形成所述保护层31。
根据上述实施方式,能够抑制在相邻的端子5、5之间形成的静电电容。
此外,在一个实施方式的多层基板1中,还具备:
背面电极9,设置在位于所述层叠体2的背侧的背侧绝缘层10c的背侧;以及
背侧层间连接导体14c,在所述层叠方向Z上贯通所述背侧绝缘层 10c,具有与所述背面电极9电连接的背侧连接面14y,
所述背面电极9具有覆盖所述背侧层间连接导体14c的所述背侧连接面14y的形状,
从所述层叠方向Z观察,所述背面电极9比所述第1内部电极24a 小,且容纳在所述第1内部电极24a的外缘内。
根据上述实施方式,在能够在表侧以及背侧的两侧进行安装的多层基板1中,能够分别抑制在表面电极7与第1内部电极24a之间形成的静电电容、以及在背面电极9与第1内部电极24a之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
在某个层间连接导体14b和其它层间连接导体14c构成在所述层叠方向Z上串联地接合的连接构造的情况下,所述某个层间连接导体14b的所述背侧连接面14y和所述其它层间连接导体14c的所述表侧连接面14x 接合,其中,
所述某个层间连接导体14b在所述层叠方向Z上贯通构成所述层叠体2的某个绝缘层10b,位于所述层叠体2的表侧的所述某个层间连接导体14b的表侧连接面14x的外形容纳在位于所述层叠体2的背侧的所述某个层间连接导体14b的背侧连接面14y的外形内,
所述其它层间连接导体14c在所述层叠方向Z上贯通与某个绝缘层 10b相邻的其它绝缘层10c,位于所述层叠体2的背侧的所述其它层间连接导体14c的背侧连接面14y的外形容纳在位于所述层叠体2的表侧的所述其它层间连接导体14c的表侧连接面14x的外形内。
根据上述实施方式,接合区域大的、某个层间连接导体14b的背侧连接面14y和其它层间连接导体14c的表侧连接面14x接合,因此某个层间连接导体14b与其它层间连接导体14c之间的接合稳定。
此外,在一个实施方式的多层基板1中,
在所述第1绝缘层10a的表侧设置有多个所述表面电极7,
所述多个所述表面电极7构成为信号用表面电极7a以及接地用表面电极7b,在相邻的所述信号用表面电极7a、7a之间配设有所述接地用表面电极7b。
根据上述实施方式,相邻的信号用的端子5、5之间的隔离度提高,能够抑制窜扰。
此外,在一个实施方式的多层基板1中,
所述接地用表面电极7b的面积大于所述信号用表面电极7a的面积。
根据上述实施方式,能够增大电子部件4与多层基板1之间的连接强度。
此外,在一个实施方式的多层基板1中,
所述绝缘层10具有包含某个副绝缘层10x和相对介电常数比所述某个副绝缘层10x低的其它副绝缘层10y的多层构造。
根据上述实施方式,绝缘层10包含相对介电常数低的其它副绝缘层 10y,因此能够降低不必要的静电电容。
此外,在一个实施方式的多层基板1中,
相对介电常数比所述某个副绝缘层10x低的所述其它副绝缘层10y 配置在所述表面电极7侧。
根据上述实施方式,相对介电常数低的其它副绝缘层10y与表面电极 7相接,因此能够抑制在相邻的表面电极7、7之间形成的静电电容。
此外,在一个实施方式的多层基板1中,
相对介电常数比所述某个副绝缘层10x低的所述其它副绝缘层10y 配置在所述第1内部电极24a侧。
根据上述实施方式,其它副绝缘层10y与信号线路22相接,因此能够缓解形成在信号线路22的周围的电场,能够增大信号线路22的线路宽度,因此能够抑制高频频段中的信号线路22的导体损耗的增加。
此外,在一个实施方式的多层基板1中,
所述绝缘层10具有包含某个副绝缘层10x和介电损耗角正切比所述某个副绝缘层10x低的其它副绝缘层10y的多层构造,介电损耗角正切比所述某个副绝缘层10x低的所述其它副绝缘层10y配置在所述第1内部电极24a侧。
根据上述实施方式,还能够减少电介质损耗。
此外,在一个实施方式的多层基板1中,
具有所述多层构造的所述绝缘层10用于所述第1绝缘层10a。
根据上述实施方式,能够抑制高频频段中的信号线路22的导体损耗的增加,或者能够抑制在相邻的表面电极7、7之间形成的静电电容。
本实用新型的另一个方面涉及的多层基板1的制造方法包含:
准备多个绝缘层10的工序,所述多个绝缘层10包含带导电层20的第1绝缘层10a和在所述第1绝缘层10a的背侧相邻配置的带导电层20 的第2绝缘层10b;
在所述第1绝缘层10a形成层间连接孔12的工序;
在所述层间连接孔12填充导电性膏,形成第1层间连接导体14a的工序;
通过所述第1绝缘层10a的所述导电层20的图案化在与所述第1层间连接导体14a对应的位置形成表面电极7的工序;
通过所述第2绝缘层10b的所述导电层20的图案化形成第1内部电极24a的工序;
在层叠方向Z上堆叠所述第1绝缘层10a以及所述第2绝缘层10b,使得所述第1内部电极24a位于与所述第1层间连接导体14a重叠的位置的工序;以及
将堆叠的所述第1绝缘层10a以及所述第2绝缘层10b热压接的工序,
所述第1层间连接导体14a具有与所述表面电极7电连接的表侧连接面14x和与所述第1内部电极24a电连接的背侧连接面14y,
所述第1层间连接导体14a的所述表侧连接面14x的外形容纳在所述第1层间连接导体14a的所述背侧连接面14y的外形内,
所述表面电极7具有覆盖所述第1层间连接导体14a的所述表侧连接面14x的形状,并且所述第1内部电极24a具有覆盖所述第1层间连接导体14a的所述背侧连接面14y的形状,
形成如下的电极构造3,即,从所述层叠方向Z观察,所述表面电极 7比所述第1内部电极24a小,且容纳在所述第1内部电极24a的外缘内。
根据上述制造方法,在层叠体2形成如下的电极构造3,即,从层叠方向Z观察,表面电极7容纳在第1内部电极24a的外缘内。因此,覆盖第1层间连接导体14a的表侧连接面14x的表面电极7的区域变得小于覆盖第1层间连接导体14a的背侧连接面14y的第1内部电极24a的区域,因此能够抑制在表面电极7与第1内部电极24a之间形成的静电电容。
附图标记说明
1:树脂多层基板(多层基板);
2:层叠体;
3:电极构造;
4:电子部件;
5:端子;
5a:前端部;
7:表面电极;
7a:信号用表面电极;
7b:接地用表面电极;
7p:缩径突出部;
8:导电性接合材料;
9:背面电极;
10:树脂层(绝缘层);
10a:第1树脂层(第1绝缘层);
10b:第2树脂层(第2绝缘层、某个绝缘层);
10c:第3树脂层(第3绝缘层、其它绝缘层、背侧绝缘层);
10d:第4树脂层(第4绝缘层);
10x:某个副树脂层(某个副绝缘层);
10y:其它副树脂层(其它副绝缘层);
12:层间连接孔;
14:层间连接导体;
14a:第1层间连接导体;
14b:第2层间连接导体(某个层间连接导体);
14c:第3层间连接导体(其它层间连接导体、背侧层间连接导体);
14d:第4层间连接导体;
14x:表侧连接面;
14y:背侧连接面;
20:导电层;
22:信号线路;
24:内部电极;
24a:第1内部电极;
24b:第2内部电极;
24c:第3内部电极;
24p:扩径突出部;
27:接地电极层;
31:保护层;
32:开口;
P:导体中心;
R:线段;
Q:假想圆;
Z:层叠方向。

Claims (16)

1.一种多层基板,具备:
层叠体,在层叠方向上层叠了多个绝缘层;
表面电极,设置在所述绝缘层之中位于所述层叠体的表侧的第1绝缘层的表侧;
第1内部电极,设置在所述第1绝缘层的背侧;以及
第1层间连接导体,在所述层叠方向上贯通所述第1绝缘层,将所述表面电极以及所述第1内部电极电连接,
所述多层基板的特征在于,
所述第1层间连接导体具有与所述表面电极电连接的表侧连接面和与所述第1内部电极电连接的背侧连接面,
所述第1层间连接导体的所述表侧连接面的外形容纳在所述第1层间连接导体的所述背侧连接面的外形内,
所述表面电极具有覆盖所述第1层间连接导体的所述表侧连接面的形状,并且所述第1内部电极具有覆盖所述第1层间连接导体的所述背侧连接面的形状,
所述多层基板具备如下的电极构造,即,从所述层叠方向观察,所述表面电极比所述第1内部电极小,且容纳在所述第1内部电极的外缘内,
在所述第1绝缘层的表侧设置有多个所述表面电极,
所述多个所述表面电极构成为信号用表面电极以及接地用表面电极,在相邻的所述信号用表面电极之间配设有所述接地用表面电极,
所述接地用表面电极的面积大于所述信号用表面电极的面积。
2.根据权利要求1所述的多层基板,其特征在于,
从所述层叠方向观察,所述第1层间连接导体的所述表侧连接面具有圆形形状,
从所述层叠方向观察,所述第1层间连接导体的所述背侧连接面具有圆形形状,
所述表侧连接面的直径小于所述背侧连接面的直径。
3.根据权利要求1或权利要求2所述的多层基板,其特征在于,
在所述第1层间连接导体中,所述表侧连接面的面积小于所述背侧连接面的面积。
4.根据权利要求1或权利要求2所述的多层基板,其特征在于,
所述表面电极是用于将电子部件的端子电连接的电极,
所述第1内部电极与信号线路连通,所述信号线路在与所述层叠方向正交的面方向上延伸,
所述信号线路延伸为从所述层叠方向观察与所述端子不重叠。
5.根据权利要求4所述的多层基板,其特征在于,
从所述层叠方向观察,所述端子的前端部容纳在所述表面电极的外缘内。
6.根据权利要求1或权利要求2所述的多层基板,其特征在于,还具备:
第2绝缘层,在所述第1绝缘层的背侧相邻配置;
第2内部电极,设置在所述第2绝缘层的背侧;以及
第2层间连接导体,在所述层叠方向上贯通所述第2绝缘层,将所述第1内部电极以及所述第2内部电极电连接,
所述第2层间连接导体具有与所述第1内部电极电连接的表侧连接面和与所述第2内部电极电连接的背侧连接面,
所述第2层间连接导体的所述表侧连接面的外形容纳在所述第2层间连接导体的所述背侧连接面的外形内,
所述第2内部电极具有覆盖所述第2层间连接导体的所述背侧连接面的形状,
从所述层叠方向观察,所述表面电极比所述第2内部电极小,且容纳在所述第2内部电极的外缘内。
7.根据权利要求6所述的多层基板,其特征在于,还具备:
第3绝缘层,在所述第2绝缘层的背侧相邻配置;
第3层间连接导体,在所述层叠方向上贯通第3绝缘层,并与所述第2层间连接导体电连接;
第3内部电极,与所述第3层间连接导体的背侧连接面电连接;以及
接地电极层,设置在所述层叠体的背侧,
所述第3内部电极面对所述接地电极层,
所述第3内部电极具有覆盖所述第3层间连接导体的所述背侧连接面的形状,
从所述层叠方向观察,所述第3内部电极比所述第1内部电极小,且容纳在所述第1内部电极的外缘内。
8.根据权利要求1或权利要求2所述的多层基板,其特征在于,
还具备:电绝缘性的保护层,覆盖所述第1绝缘层的表侧的表面,并且具有用于使所述表面电极的一部分露出的开口。
9.根据权利要求8所述的多层基板,其特征在于,
在相邻的所述表面电极之间不形成所述保护层。
10.根据权利要求1或权利要求2所述的多层基板,其特征在于,还具备:
背面电极,设置在位于所述层叠体的背侧的背侧绝缘层的背侧;以及
背侧层间连接导体,在所述层叠方向上贯通所述背侧绝缘层,并具有与所述背面电极电连接的背侧连接面,
所述背面电极具有覆盖所述背侧层间连接导体的所述背侧连接面的形状,
从所述层叠方向观察,所述背面电极比所述第1内部电极小,且容纳在所述第1内部电极的外缘内。
11.根据权利要求1或权利要求2所述的多层基板,其特征在于,
在某个层间连接导体和其它层间连接导体构成在所述层叠方向上串联地接合的连接构造的情况下,所述某个层间连接导体的所述背侧连接面和所述其它层间连接导体的所述表侧连接面接合,其中,
所述某个层间连接导体在所述层叠方向上贯通构成所述层叠体的某个绝缘层,位于所述层叠体的表侧的所述某个层间连接导体的表侧连接面的外形容纳在位于所述层叠体的背侧的所述某个层间连接导体的背侧连接面的外形内,
所述其它层间连接导体在所述层叠方向上贯通与某个绝缘层相邻的其它绝缘层,位于所述层叠体的背侧的所述其它层间连接导体的背侧连接面的外形容纳在位于所述层叠体的表侧的所述其它层间连接导体的表侧连接面的外形内。
12.根据权利要求1或权利要求2所述的多层基板,其特征在于,
所述绝缘层具有包含某个副绝缘层和相对介电常数比所述某个副绝缘层低的其它副绝缘层的多层构造。
13.根据权利要求12所述的多层基板,其特征在于,
相对介电常数比所述某个副绝缘层低的所述其它副绝缘层配置在所述表面电极侧。
14.根据权利要求12所述的多层基板,其特征在于,
相对介电常数比所述某个副绝缘层低的所述其它副绝缘层配置在所述第1内部电极侧。
15.根据权利要求1或权利要求2所述的多层基板,其特征在于,
所述绝缘层具有包含某个副绝缘层和介电损耗角正切比所述某个副绝缘层低的其它副绝缘层的多层构造,
介电损耗角正切比所述某个副绝缘层低的所述其它副绝缘层配置在所述第1内部电极侧。
16.根据权利要求12所述的多层基板,其特征在于,
具有所述多层构造的所述绝缘层用于所述第1绝缘层。
CN202190000370.9U 2020-04-07 2021-04-02 多层基板 Active CN218587412U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-069181 2020-04-07
JP2020069181 2020-04-07
PCT/JP2021/014329 WO2021206019A1 (ja) 2020-04-07 2021-04-02 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN218587412U true CN218587412U (zh) 2023-03-07

Family

ID=78023274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202190000370.9U Active CN218587412U (zh) 2020-04-07 2021-04-02 多层基板

Country Status (4)

Country Link
US (1) US20220418102A1 (zh)
JP (1) JP7294530B2 (zh)
CN (1) CN218587412U (zh)
WO (1) WO2021206019A1 (zh)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP4462473B2 (ja) * 2002-07-01 2010-05-12 富士通株式会社 高周波回路基板及びそれを用いた半導体装置
JP4323231B2 (ja) * 2003-06-20 2009-09-02 富士通マイクロエレクトロニクス株式会社 高周波伝送線路基板
ATE478545T1 (de) * 2004-10-29 2010-09-15 Murata Manufacturing Co Mehrschichtiges substrat mit elektronischer komponente des chiptyps und herstellungsverfahren dafür
JP4310468B2 (ja) * 2004-10-29 2009-08-12 株式会社村田製作所 セラミック多層基板及びその製造方法
US7757196B2 (en) * 2007-04-04 2010-07-13 Cisco Technology, Inc. Optimizing application specific integrated circuit pinouts for high density interconnect printed circuit boards
CN101874429B (zh) * 2007-11-30 2013-04-03 株式会社村田制作所 陶瓷复合多层基板及其制造方法以及电子元器件
JP5293060B2 (ja) * 2008-10-02 2013-09-18 株式会社デンソー 多層回路基板およびその製造方法
JP5382225B2 (ja) * 2010-07-29 2014-01-08 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2012124362A1 (ja) * 2011-03-17 2012-09-20 株式会社 村田製作所 樹脂多層基板
JP2018014387A (ja) * 2016-07-20 2018-01-25 住友電工ファインポリマー株式会社 基板、フレキシブルプリント配線板用基材、フレキシブルプリント配線板及び基板の製造方法

Also Published As

Publication number Publication date
JPWO2021206019A1 (zh) 2021-10-14
WO2021206019A1 (ja) 2021-10-14
JP7294530B2 (ja) 2023-06-20
US20220418102A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US8053673B2 (en) Capacitor embedded printed circuit board
US6495764B1 (en) Shielded flat cable
CN110402615B (zh) 高频传输用印刷线路板
WO2012046829A1 (ja) 部品内蔵基板およびその製造方法
JP5610110B1 (ja) フレキシブル基板及び電子機器
US11291125B2 (en) Multilayer substrate, electronic device, and method of manufacturing multilayer substrate
US9673501B2 (en) Laminated flat cable and method for producing same
US10806033B2 (en) Interposer and electronic device
US9444126B2 (en) High-frequency signal line
US11540393B2 (en) Multilayer substrate, multilayer substrate mounting structure, method of manufacturing multilayer substrate, and method of manufacturing electronic device
US10993329B2 (en) Board joint structure
JP2004104091A (ja) 積層型セラミック電子部品およびその製造方法
CN218587412U (zh) 多层基板
WO2013141339A1 (ja) 多層配線基板およびその製造方法
US11856693B2 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
JP2012089568A (ja) 有機多層基板及びその製造方法
CN212034479U (zh) 内插器以及电子设备
JPWO2021206019A5 (zh)
CN219204859U (zh) 多层基板
JP7480861B2 (ja) 積層基板および積層基板の製造方法
US20230318160A1 (en) Multilayer substrate and manufacturing method therefor
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
CN218827761U (zh) 传输线路
US20230225092A1 (en) Electronic component module and method of manufacturing electronic component module
WO2022113618A1 (ja) 伝送線路及び電子機器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant