CN217957069U - 收发模块 - Google Patents

收发模块 Download PDF

Info

Publication number
CN217957069U
CN217957069U CN202221793904.0U CN202221793904U CN217957069U CN 217957069 U CN217957069 U CN 217957069U CN 202221793904 U CN202221793904 U CN 202221793904U CN 217957069 U CN217957069 U CN 217957069U
Authority
CN
China
Prior art keywords
inductor
substrate
circuit
antenna
transceiver module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221793904.0U
Other languages
English (en)
Inventor
五十岚一浩
池上胜也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN217957069U publication Critical patent/CN217957069U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1758—Series LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transceivers (AREA)

Abstract

本实用新型实现一种能够抑制收发路径的隔离度特性、衰减特性劣化的收发模块。收发模块(100)具备：基板(200)，具备发送信号输入端子(TXin)、接收信号输出端子(RXout)和天线端子(ANT)；天线开关电路(ANTSW)，设置在基板(200)上，将从发送信号输入端子(TXin)输入的发送信号输出到天线端子(ANT)，并将从天线端子(ANT)输入的接收信号输出到接收信号输出端子(RXout)；以及第1电感器(10)，包含于设置在天线开关电路(ANTSW)与天线端子(ANT)之间的输入输出滤波器电路(1)。第1电感器(10)的导体的卷绕轴方向相对于基板(200)正交。

Description

收发模块
技术领域
本实用新型涉及收发模块。
背景技术
近年来，正在推进将功率放大电路、开关电路、控制电路等进行了一体化的收发模块的开发。这样的收发模块例如在低温同时烧成陶瓷(LTCC：Low Temperature Co-firedCeramics，低温共烧陶瓷)基板、电介质基板上安装晶圆级CSP(WL-CSP：Wafer Level ChipSize Package，晶圆级芯片尺寸封装件)、表面安装部件(SMD：Surface Mount Device)等多个功能器件。例如，已公开通过频分双工(FDD：Frequency Division Duplex)方式来实现基于载波聚合(CA：Carrier Aggregation)的宽频带化、高速化的结构(例如，专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2015-23557号公报
在处理多个通信频带的收发模块中，有时在各电路间设置阻抗匹配用的匹配电路。此外，有时在天线输出端设置输入输出滤波器电路。在这样的结构中，在构成各匹配电路的电感器与构成输入输出滤波器电路的电感器之间会产生磁通耦合，有可能成为收发路径的隔离度特性、衰减特性劣化的主要原因。
实用新型内容
实用新型要解决的问题
本公开是鉴于上述的情形而完成的，其目的在于，实现一种能够抑制收发路径的隔离度特性、衰减特性劣化的收发模块。
用于解决问题的技术方案
本公开的一个方面的收发模块具备：基板，具备发送信号输入端子、接收信号输出端子和天线端子；天线开关电路，设置在所述基板上，将从所述发送信号输入端子输入的发送信号输出到所述天线端子，并将从所述天线端子输入的接收信号输出到所述接收信号输出端子；以及第1电感器，包含于设置在所述天线开关电路与所述天线端子之间的输入输出滤波器电路，所述第1电感器的导体的卷绕轴方向相对于所述基板正交。
实用新型效果
根据本公开，能够实现一种能够抑制收发路径的隔离度特性、衰减特性劣化的收发模块。
附图说明
图1是示出实施方式1涉及的收发模块的一个结构例的概略图。
图2是示意性地示出收发模块的基板上的输入输出滤波器电路以及各匹配电路的图。
图3是电感器的示意图。
图4是示出实施方式涉及的第1电感器、第2电感器以及第3电感器的基板上的配置方式的一个例子的图。
图5是示出比较例涉及的第1电感器、第2电感器以及第3电感器的基板上的配置方式的一个例子的图。
图6是示出第2电感器以及第3电感器的基板上的配置方式的第1例的图。
图7是示出第2电感器以及第3电感器的基板上的配置方式的第2例的图。
图8是示出由SMD构成了第1电感器的情况下的基板层结构的第1例的顶视图。
图9是图8所示的A-A线剖视图。
图10是图8所示的B-B线剖视图。
图11是示出由SMD构成了第1电感器的情况下的基板层结构的第2例的顶视图。
图12是图11所示的A-A线剖视图。
图13是图11所示的B-B线剖视图。
图14是示出由设置于基板的导体构成了第1电感器的情况下的基板层结构的例子的顶视图。
图15是图14所示的A-A线剖视图。
图16是图14所示的B-B线剖视图。
图17是实施方式涉及的收发模块的概略剖视图。
图18是示出输入输出滤波器电路的结构的一个例子的电路图。
图19是示出图18所示的结构中的发送信号输入端子-天线端子间的衰减性能的仿真结果的第1例的图。
图20是示出图18所示的结构中的发送信号输入端子-天线端子间的衰减性能的仿真结果的第2例的图。
图21是示出图18所示的结构中的发送信号输入端子-接收信号输出端子间的隔离度性能的仿真结果的第1例的图。
图22是示出图18所示的结构中的天线端子-接收信号输出端子间的衰减性能的仿真结果的一个例子的图。
图23是示出图18所示的结构中的发送信号输入端子-接收信号输出端子间的隔离度性能的仿真结果的第2例的图。
图24是示出实施方式2涉及的收发模块的一个结构例的概略图。
图25是示出实施方式3涉及的收发模块的一个结构例的概略图。
附图标记说明
1：输入输出滤波器电路；
2：匹配电路；
3：匹配电路；
10：第1电感器；
20：第2电感器；
30：第3电感器；
100、100a、100b：收发模块；
200、200a、200b：基板；
300：屏蔽壳体；
ANT：天线端子；
ANTSW：天线开关电路；
DPX：双工器；
PASW：功率放大器输出开关电路；
RXout：接收信号输出端子；
TXin：发送信号输入端子。
具体实施方式
以下，基于附图对实施方式涉及的收发模块进行详细地说明。另外，本公开并不被该实施方式所限定。
(实施方式1)
图1是示出实施方式1涉及的收发模块的一个结构例的概略图。
收发模块100是将安装在基板200上的多个集成电路以及各种功能部件进行了一体化的超小型集成模块。关于基板200，例如可例示低温同时烧成陶瓷(LTCC：LowTemperature Co-fired Ceramics，低温共烧陶瓷)基板等陶瓷层叠基板、树脂多层基板、薄膜基板等。
图1所示的收发模块100例如是具备了用于实现通过频分双工(FDD：FrequencyDivision Duplex)方式来同时收发多个频段的信号的载波聚合(CA：CarrierAggregation)或者EN-DC(E-UTRAN New Radio-Dual Connectivity，E-UTRAN新空口双连接)等的多个双工器DPX的结构。多个双工器DPX的通带分别不同。
各双工器DPX在发送和接收中被分配了不同的频率。双工器DPX例如通过由陶瓷基底的表面声波(SAW：Surface Acoustic Wave)滤波器构成的表面安装部件(SMD：SurfaceMount Device)来构成。另外，各双工器DPX也可以通过由体声波(BAW：Bulk AcousticWave)滤波器构成的SMD、LC滤波器来构成。
从发送信号输入端子TXin输入的发送信号被功率放大器电路PA放大，并被功率放大器输出开关电路PASW适当切换而输入到各双工器DPX。从各双工器DPX输出的发送信号被天线开关电路ANTSW适当切换并经由输入输出滤波器电路1从天线端子ANT输出。在本公开中，在功率放大器电路PA的输出侧设置有输出阻抗匹配电路3(以下，也简称为“匹配电路3”)。具体地，匹配电路3设置在发送信号输入端子TXin与天线开关电路ANTSW之间。换言之，匹配电路3具备串联地***到将发送信号输入端子TXin和天线开关电路ANTSW连结的路径的阻抗元件、以及串联地***到将发送信号输入端子TXin和天线开关电路ANTSW连结的路径与接地之间的阻抗元件中的至少一者。此外，关于输入输出滤波器电路1，例如，可例示对包含由收发模块100处理的发送信号或者接收信号的二次谐波成分的高次谐波成分进行抑制的低通滤波器。输入输出滤波器电路1设置在天线开关电路ANTSW与天线端子ANT之间。换言之，如后所述，输入输出滤波器电路1具备串联地***到将天线开关电路ANTSW和天线端子ANT连结的路径的阻抗元件、以及串联地***到将天线开关电路ANTSW和天线端子ANT连结的路径与接地之间的阻抗元件中的至少一者。
从天线端子ANT经由输入输出滤波器电路1输入的接收信号被天线开关电路ANTSW适当切换而输入到各双工器DPX。从各双工器DPX输出的接收信号被低噪声放大器输入开关LNASW1适当切换而输入到低噪声放大器电路LNA，并经由低噪声放大器输出开关LNASW2从接收信号输出端子RXout输出。在本公开中，在低噪声放大器电路LNA的输入侧设置有输入阻抗匹配电路2(以下，也简称为“匹配电路2”)。具体地，匹配电路2设置在接收信号输出端子RXout与天线开关电路ANTSW之间。换言之，匹配电路2具备串联地***到将接收信号输出端子RXout和天线开关电路ANTSW连结的路径的阻抗元件、以及串联地***到将接收信号输出端子RXout和天线开关电路ANTSW连结的路径与接地之间的阻抗元件中的至少一者。
功率放大器电路PA、低噪声放大器电路LNA、功率放大器输出开关电路PASW、低噪声放大器输入开关LNASW1、低噪声放大器输出开关LNASW2以及天线开关电路ANTSW分别具备各功能IC(未图示)。这些各功能IC例如由晶圆级CSP(WL-CSP：Wafer Level Chip SizePackage，晶圆级芯片尺寸封装件)构成，例如通过铜柱等凸块接合到收发模块100的基板200上。另外，也可以是，功率放大器电路PA、低噪声放大器电路LNA、功率放大器输出开关电路PASW、低噪声放大器输入开关LNASW1、低噪声放大器输出开关LNASW2以及天线开关电路ANTSW之中的两个以上的电路设置在同一功能IC。
图2是示意性地示出收发模块的基板上的输入输出滤波器电路以及各匹配电路的图。如图2所示，输入输出滤波器电路1包含第1电感器10，匹配电路2包含第2电感器20，匹配电路3包含第3电感器30。
图3是电感器的示意图。输入输出滤波器电路1的第1电感器10、匹配电路2的第2电感器20以及匹配电路3的第3电感器30分别具有例如绕组卷绕于陶瓷芯的绕组型、由薄膜状的导体构成的薄膜型、或者层叠了线圈图案的层叠型等构造。即，本公开中的第1电感器10、第2电感器20以及第3电感器30例如具有如图3所示那样卷绕了导体的线圈状的构造。另外，第1电感器10、第2电感器20以及第3电感器30也可以具有在同一平面上卷绕了导体的螺旋状的构造。
这样的卷绕了导体的电感器在流过电流时，如图3所示那样在导体的卷绕轴方向A(图3所示的箭头所示方向)上产生磁通。在基板200上配置多个电感器的情况下，在电感器间产生磁通耦合所引起的互感成分，发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能有可能劣化。
特别是，在图1所示的实施方式1涉及的收发模块100的结构中，输入输出滤波器电路1的第1电感器10设置在发送信号和接收信号双方通过的收发路径，因此与设置在接收路径的匹配电路2的第2电感器20、设置在发送路径的匹配电路3的第3电感器30的磁通耦合所造成的影响程度大。进而，输入输出滤波器电路1的第1电感器10在收发路径之中尤其设置在多个频段的发送信号和多个频段的接收信号双方通过的收发路径。具体地，输入输出滤波器电路1的第1电感器10设置在相比于各双工器DPX与天线开关电路ANTSW之间的每个频段的发送信号以及接收信号通过的各收发路径而使更多的频段的发送信号以及接收信号双方通过的收发路径。因此，相比于各双工器DPX与天线开关电路ANTSW之间的收发路径，变得更加容易受到与设置在接收路径的匹配电路2的第2电感器20、设置在发送路径的匹配电路3的第3电感器30的磁通耦合造成的影响。
因此，在实施方式1涉及的收发模块100中，对于输入输出滤波器电路1中包含的第1电感器10，将导体的卷绕轴方向A设为与基板200正交的方向。由此，能够将最容易受到与其它电感器的磁通耦合的影响的第1电感器10的磁通的产生方向设为与相对于基板平行的方向相比不易受到与其它电感器的磁通耦合的影响的方向(相对于基板正交的方向)，因此能够抑制在第2电感器20与第1电感器10之间、第3电感器30与第1电感器10之间产生的互感成分。
图4是示出实施方式1涉及的第1电感器、第2电感器以及第3电感器的基板上的第1配置方式的图。图5是示出实施方式1涉及的第1电感器、第2电感器以及第3电感器的基板上的第2配置方式的图。在图4以及图5中，示出了输入输出滤波器电路1具有包含第1电感器10和与第1电感器10不同的其它电感器在内的多个电感器的例子。在图4所示的例子中，将输入输出滤波器电路1所具有的多个电感器全部(第1电感器10以及其它电感器)的卷绕轴方向设为Z轴方向。在图5所示的例子中，将与第1电感器10不同的其它电感器的卷绕轴方向设为X轴方向。
在图5所示的第2配置方式中，将第1电感器10的卷绕轴方向(图3所示的卷绕轴方向A，以下省略)设为Z轴方向，将其它电感器的卷绕轴方向设为X轴方向。换言之，将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200正交的方向。此外，将匹配电路2中包含的第2电感器20的卷绕轴方向设为Y轴方向，将匹配电路3中包含的第3电感器30的卷绕轴方向设为X轴方向。换言之，将匹配电路2中包含的第2电感器20以及匹配电路3中包含的第3电感器30的卷绕轴方向设为相对于基板200平行的方向。由此，能够抑制在将卷绕轴方向设为Y轴方向的第2电感器20与第1电感器10之间、将卷绕轴方向设为X轴方向的第3电感器30与第1电感器10之间产生的互感成分。
进而，在图4所示的第1配置方式中，将输入输出滤波器电路1中包含的全部的第1电感器10的卷绕轴方向设为Z轴方向。换言之，将输入输出滤波器电路1中包含的全部的第1电感器10的卷绕轴方向设为相对于基板200正交的方向。此外，将匹配电路2中包含的第2电感器20的卷绕轴方向设为Y轴方向，将匹配电路3中包含的第3电感器30的卷绕轴方向设为X轴方向。换言之，将匹配电路2中包含的第2电感器20以及匹配电路3中包含的第3电感器30的卷绕轴方向设为相对于基板200平行的方向。由此，与图5所示的第2配置方式相比，能够更加抑制在将卷绕轴方向设为Y轴方向的第2电感器20、将卷绕轴方向设为X轴方向的第3电感器30与输入输出滤波器电路1之间产生的互感成分。
在本公开中，如图4以及图5所示，将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200正交的方向，将匹配电路2中包含的第2电感器20以及匹配电路3中包含的第3电感器30的卷绕轴方向设为相对于基板200平行的方向。由此，能够有效地抑制发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能劣化。
以下，使用图6至图7对第2电感器20以及第3电感器30的基板200上的配置方式进行说明。
图6是示出第2电感器以及第3电感器的基板上的配置方式的第1例的图。在图6所示的配置方式中，将第2电感器20的卷绕轴方向设为X轴方向，将第3电感器30的卷绕轴方向设为Y轴方向。
图7是示出第2电感器以及第3电感器的基板上的配置方式的第2例的图。在图7所示的配置方式中，在基板200上第2电感器20和第3电感器30配置得远离。像这样，在基板200上第2电感器20和第3电感器30配置得远离的情况下，也可以是如下的方式，即，第2电感器20以及第3电感器30的卷绕轴方向大致一致。例如，在图7中，第2电感器20与第3电感器30之间的距离比第2电感器20与第1电感器10之间的距离、以及第3电感器30与第1电感器10之间的距离中的至少一者更远离。具体地，在图7所示的配置方式中，将第2电感器20以及第3电感器30的卷绕轴方向设为X轴方向。
如图6至图7所示，通过将匹配电路2中包含的第2电感器20以及匹配电路3中包含的第3电感器30的卷绕轴方向设为相对于基板200平行的方向，并将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200正交的方向，从而能够有效地抑制发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能劣化。
另外，在本公开中，第2电感器20以及第3电感器30的卷绕轴方向并不限定于图6至图7所示的例子。例如，根据匹配电路2以及匹配电路3的基板200上的配置，也可以是将第2电感器20以及第3电感器30的卷绕轴方向设为Y轴方向的方式，第2电感器20以及第3电感器30的卷绕轴方向还可以不是X轴方向或者Y轴方向。进而，第2电感器20以及第3电感器30的卷绕轴方向也可以是Z轴方向，即，相对于基板200正交的方向。即使在该情况下，也能够通过将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200正交的方向，从而抑制在第2电感器20与第1电感器10之间、第3电感器30与第1电感器10之间产生的互感成分。
图8是示出由SMD构成了第1电感器的情况下的基板层结构的第1例的顶视图。图9是图8所示的A-A线剖视图。图10是图8所示的B-B线剖视图。
图11是示出由SMD构成了第1电感器的情况下的基板层结构的第2例的顶视图。图12是图11所示的A-A线剖视图。图13是图11所示的B-B线剖视图。
图14是示出由设置于基板的导体构成了第1电感器的情况下的基板层结构的例子的顶视图。图15是图14所示的A-A线剖视图。图16是图14所示的B-B线剖视图。
在图8至图16所示的例子中，基板200是夹着绝缘体层层叠了多个布线层Ly1、Ly2、Ly3、…、Lyn(n为自然数)的多层基板。
如图8至图13所示，在由SMD构成第1电感器10的情况下，在顶视(沿着多个布线层Ly1、Ly2、Ly3、…、Lyn的层叠方向从基板200的第1电感器10的安装面侧观察的俯视)下，在层叠方向上与连接了第1电感器10的布线层Ly1相邻的布线层Ly2的与第1电感器10重叠的虚线内的区域，未设置与接地电位连接的布线(GND布线)。另外，如图12所示，也可以在层叠方向上与布线层Ly1相邻的布线层Ly2中，设置有GND布线以外的布线(例如，与输入端子、输出端子连接的布线)。
此外，如图14至图16所示，在由设置于基板200的导体构成第1电感器10的情况下，在顶视下，在层叠方向上与连接了第1电感器10的布线层Ly1、Ly2相邻的布线层Ly3的与第1电感器10重叠的虚线内的区域，未设置GND布线。
通过设为这样的方式，从而能够抑制第1电感器10的Q值的下降。
图17是实施方式涉及的收发模块的概略剖视图。如图17所示，可考虑用屏蔽壳体300来覆盖收发模块100的基板200的部件安装面(安装第1电感器10的一侧的面)的结构。具体地，屏蔽壳体300设置在基板200的部件安装面以及对安装在该部件安装面的第1电感器10等部件进行覆盖的密封树脂上。在这样的结构中，形成在与基板200正交的方向上的第1电感器10的磁通被屏蔽壳体300阻挡，因此能够提高在将卷绕轴方向设为相对于基板200平行的方向的第2电感器20、第3电感器30与将卷绕轴方向设为相对于基板200正交的方向的第1电感器10之间产生的互感成分的抑制效果。由此，能够更有效地抑制发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能劣化。
图18是示出输入输出滤波器电路的结构的一个例子的电路图。在图18所示的例子中，输入输出滤波器电路1是对包含由收发模块100处理的发送信号或者接收信号的二次谐波成分的高次谐波成分进行抑制的低通滤波器。
图18所示的输入输出滤波器电路1包含串联连接在天线开关电路ANTSW与天线端子ANT之间的电感器L2、L4、与电感器L2并联连接的可变电容器C1、与电感器L4并联连接的可变电容器C2、以及设置在电感器L2和电感器L4的连接点与接地电位(GND)之间的电感器L3以及电容器C3。由电感器L2以及电容器C1构成了第1并联谐振电路11。由电感器L4以及电容器C2构成了第2并联谐振电路12。由电感器L3以及电容器C3构成了串联谐振电路13。
此外，输入输出滤波器电路1包含设置在第2并联谐振电路12的输出点与GND之间的电容器C4。
电感器L1对应于第1电感器10。电感器L1是串联地***到将天线开关电路ANTSW和天线端子连结的路径的串行电感器。电感器L2、L3、L4对应于其它电感器。在电感器L2、L3、L4之中，电感器L2、L4是串联地***到将天线开关电路ANTSW和天线端子连结的路径的串行电感器，电感器L3是串联地***到将连结天线开关电路ANTSW和天线端子的路径和接地连结的路径上的分路电感器。电感器L3相当于本公开的“第4电感器”。
图18所示的结构的输入输出滤波器电路1是具有第1并联谐振电路11、第2并联谐振电路12以及串联谐振电路13的各谐振电路的三个谐振点(极点)的低通滤波器。
图19是示出图18所示的结构中的发送信号输入端子-天线端子间的衰减性能的仿真结果的第1例的图。图20是示出图18所示的结构中的发送信号输入端子-天线端子间的衰减性能的仿真结果的第2例的图。图21是示出图18所示的结构中的发送信号输入端子一接收信号输出端子间的隔离度性能的仿真结果的第1例的图。
在图19至图23中，虚线示出图18所示的电感器L1、L2的卷绕轴方向为相对于基板200平行的方向(具体地，例如为X轴方向)且电感器L3、L4的卷绕轴方向为相对于基板200正交的方向(具体地，例如为Z轴方向)的情况下的仿真结果，实线示出电感器L1、L2、L3、L4的卷绕轴方向为相对于基板200正交的方向(在此为Z轴方向)的情况下的仿真结果。
在图18所示的电感器L1、L2、L3、L4的卷绕轴方向为相对于基板200正交的方向的情况下，与电感器L1、L2的卷绕轴方向为相对于基板200平行的方向的情况相比，可抑制在输入输出滤波器电路1的第1电感器10(电感器L1、L2、L3、L4)与匹配电路3的第3电感器30之间产生的互感成分。由此，如图19所示，发送波频带的外侧的干扰波成分(接收信号成分)被抑制。其结果是，能够抑制发送信号输入端子TXin-天线端子ANT间的衰减性能劣化。此外，如图20所示，能够提高发送信号的二次谐波成分的抑制效果。
进而，如图21所示，从第3电感器30向第2电感器20叠加的发送信号成分被抑制。其结果是，能够抑制发送信号输入端子TXin-接收信号输出端子RXout间的隔离度性能劣化。
图22是示出图18所示的结构中的天线端子-接收信号输出端子间的衰减性能的仿真结果的一个例子的图。图23是示出图18所示的结构中的发送信号输入端子-接收信号输出端子间的隔离度性能的仿真结果的第2例的图。
在图18所示的电感器L1、L2、L3、L4的卷绕轴方向为相对于基板200平行的方向的情况下，与电感器L1、L2的卷绕轴方向为相对于基板200正交的方向的情况相比，可抑制在输入输出滤波器电路1的第1电感器10(电感器L1、L2、L3、L4)与匹配电路2的第2电感器20之间产生的互感成分。由此，如图22所示，接收波频带的外侧的干扰波成分(发送信号成分)被抑制。其结果是，能够抑制天线端子ANT-接收信号输出端子RXout间的衰减性能劣化。
进而，如图23所示，从第3电感器30向第2电感器20叠加的发送信号成分被抑制。其结果是，能够抑制发送信号输入端子TXin-接收信号输出端子RXout间的隔离度性能劣化。
此外，在图19至图23的仿真中，变更了卷绕轴方向的电感器L1、L2均为串行电感器。在天线端子ANT与天线开关电路ANTSW之间成为发送信号以及接收信号通过的路径的串行电感器与不成为该路径的分路电感器相比，所通过的信号的强度容易变大，由于与第2电感器20、第3电感器30的磁耦合而受到的影响也容易增加。因此，在输入输出滤波器电路1包含串行电感器(L1、L2、L4)和分路电感器(L3)的情况下，通过至少将串行电感器的卷绕轴方向设为Z轴方向，从而与将分路电感器的卷绕轴设为Z轴方向时相比，变得更容易抑制隔离度性能劣化。
进而，在图19至图23的仿真中，对于变更了卷绕轴方向的电感器L1、L2，在电感器L2并联地连接有可变电容器C1，另一方面，在电感器L1未并联地连接其它阻抗元件(电感器、电容器、电阻)。像这样，不具有并联地连接的阻抗元件的串行电感器与具有并联地连接的阻抗元件的电感器相比，所通过的信号的强度容易变大，由于与第2电感器20、第3电感器30的磁耦合而受到的影响也容易增加。因此，通过将作为不具有并联地连接的阻抗元件的串行电感器的电感器L1的卷绕轴设为Z轴方向，从而变得更容易抑制隔离度性能劣化。另外，设“不具有并联地连接的阻抗元件”的情况中不包含并联地连接寄生的阻抗成分的情况。
(实施方式2)
图24是示出实施方式2涉及的收发模块的一个结构例的概略图。在上述的实施方式1中，对用于通过FDD方式来实现载波聚合(CA)的结构进行了说明，但是图24所示的收发模块100a是实现时分双工(TDD：Time Division Duplex)方式的结构。具体地，在图24所示的例子中，设为使图1所示的双工器DPX中的一个(或多个)为带通滤波器BPF的结构。即使是这样的方式，也能够通过将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200a正交的方向，从而抑制在各匹配电路中包含的电感器与第1电感器10之间产生的互感成分，并与实施方式1同样地，能够有效地抑制发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能劣化。
(实施方式3)
图25是示出实施方式3涉及的收发模块的一个结构例的概略图。图25所示的收发模块100b是如下的结构，即，在基板200b上未搭载功率放大器电路PA，从设置在收发模块100b的外部的其它模块输入发送信号，并被天线开关电路ANTSW适当切换而经由输入输出滤波器电路1从天线端子ANT输出。即使是这样的方式，也能够通过将输入输出滤波器电路1中包含的第1电感器10的卷绕轴方向设为相对于基板200b正交的方向，从而抑制在各匹配电路中包含的电感器与第1电感器10之间产生的互感成分，并与实施方式1同样地，能够有效地抑制发送信号或者接收信号的衰减性能、发送信号与接收信号之间的隔离度性能劣化。
另外，上述的实施方式用于使本公开容易理解，并非用于对本实用新型进行限定解释。本公开能够在不脱离其主旨的情况下进行变更/改良，并且本公开还包含其等价物。
例如，输入输出滤波器电路1不仅可以构成为低通滤波器，还可以构成为带通滤波器、高通滤波器、陷波滤波器等其它所有的滤波器。此外，在上述的实施方式中，示出了设置有第2电感器20以及第3电感器30双方的结构，但是本公开中的实施方式并不限于此。例如，也可以在收发模块100仅设置有第2电感器20(匹配电路2)或者仅设置有第3电感器30(匹配电路3)。进而，也可以是在收发模块100未设置第2电感器20(匹配电路2)以及第3电感器(匹配电路3)双方的结构。
本公开能够像上述那样或者代替上述结构而采用以下的结构。
(1)本公开的一个方面的收发模块具备：基板，具备发送信号输入端子、接收信号输出端子和天线端子；天线开关电路，设置在所述基板上，将从所述发送信号输入端子输入的发送信号输出到所述天线端子，并将从所述天线端子输入的接收信号输出到所述接收信号输出端子；以及第1电感器，包含于设置在所述天线开关电路与所述天线端子之间的输入输出滤波器电路，所述第1电感器的导体的卷绕轴方向相对于所述基板正交。
(2)在上述(1)的收发模块中，所述第1电感器是串联地***到将所述天线开关电路和所述天线端子连结的路径上的串行电感器。
(3)在上述(2)的收发模块中，在所述第1电感器未并联地连接其它阻抗元件。
(4)在上述(1)的收发模块中，所述输入输出滤波器电路包含与所述第1电感器不同的第4电感器，所述第4电感器是串联地***到将连结所述天线开关电路和所述天线端子的路径和接地连结的路径上的分路电感器，且导体的卷绕轴方向相对于所述基板正交。
(5)在上述(1)的收发模块中，所述输入输出滤波器电路还具有与所述第1电感器不同的其它电感器，所述其它电感器全部的导体的卷绕轴方向相对于所述基板正交。
(6)在上述(1)至(5)的收发模块中，还具备：第2电感器，包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路。
(7)在上述(6)的收发模块中，具备设置在所述天线开关电路与所述接收信号输出端子之间的路径的低噪声放大器电路、以及设置在所述天线开关电路与所述低噪声放大器电路之间的低噪声放大器输入开关电路，所述第2电感器设置在所述低噪声放大器电路与所述低噪声放大器输入开关电路之间。
(8)在上述(6)或(7)的收发模块中，第2电感器的导体的卷绕轴方向相对于所述基板平行。
(9)在上述(1)至(8)的收发模块中，还具备：第3电感器，包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路。
(10)在上述(9)的收发模块中，具备设置在所述天线开关电路的所述发送信号输入端子侧的路径的功率放大器电路、以及设置在所述天线开关电路与所述功率放大器电路之间的功率放大器输出开关电路，所述第3电感器设置在所述功率放大器电路与所述功率放大器输出开关电路之间。
(11)在上述(9)或(10)的收发模块中，所述第3电感器的导体的卷绕轴方向相对于所述基板平行。
(12)在上述(1)至(11)的收发模块中，还具备第2电感器以及第3电感器，该第2电感器包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路，该第3电感器包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路，在所述基板上，所述第2电感器的导体的卷绕轴方向和所述第3电感器的导体的卷绕轴方向不同。
(13)在上述(1)至(12)的收发模块中，所述基板是夹着绝缘体层层叠了多个布线层的多层基板，在层叠方向上与连接了所述第1电感器的布线层相邻的布线层，未设置在顶视下与所述第1电感器重叠的GND布线。
(14)在上述(13)的收发模块中，还具备第2电感器以及第3电感器，该第2电感器包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路，该第3电感器包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路，所述第2电感器以及所述第3电感器包含导体的卷绕轴方向相对于所述基板正交的电感器，所述基板在层叠方向上与连接了电感器的布线层相邻的布线层，未设置在顶视下与该电感器重叠的GND布线，该电感器是导体的卷绕轴方向相对于所述基板正交的电感器。
(15)在上述(13)或(14)的收发模块中，具备对所述基板的部件安装面进行覆盖的屏蔽壳体。
通过本公开，能够实现能够抑制收发路径的隔离度特性、衰减特性劣化的收发模块。

Claims (15)

1.一种收发模块，其特征在于，具备：
基板，具备发送信号输入端子、接收信号输出端子和天线端子；
天线开关电路，设置在所述基板上，将从所述发送信号输入端子输入的发送信号输出到所述天线端子，并将从所述天线端子输入的接收信号输出到所述接收信号输出端子；以及
第1电感器，包含于设置在所述天线开关电路与所述天线端子之间的输入输出滤波器电路，
所述第1电感器的导体的卷绕轴方向相对于所述基板正交。
2.根据权利要求1所述的收发模块，其特征在于，
所述第1电感器是串联地***到将所述天线开关电路和所述天线端子连结的路径上的串行电感器。
3.根据权利要求2所述的收发模块，其特征在于，
在所述第1电感器未并联地连接其它阻抗元件。
4.根据权利要求1所述的收发模块，其特征在于，
所述输入输出滤波器电路包含与所述第1电感器不同的第4电感器，
所述第4电感器是串联地***到将连结所述天线开关电路和所述天线端子的路径和接地连结的路径上的分路电感器，且导体的卷绕轴方向相对于所述基板正交。
5.根据权利要求1所述的收发模块，其特征在于，
所述输入输出滤波器电路还具有与所述第1电感器不同的其它电感器，
所述其它电感器全部的导体的卷绕轴方向相对于所述基板正交。
6.根据权利要求1至5中的任一项所述的收发模块，其特征在于，
还具备：第2电感器，包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路。
7.根据权利要求6所述的收发模块，其特征在于，具备：
低噪声放大器电路，设置在所述天线开关电路与所述接收信号输出端子之间的路径；以及
低噪声放大器输入开关电路，设置在所述天线开关电路与所述低噪声放大器电路之间，
所述第2电感器设置在所述低噪声放大器电路与所述低噪声放大器输入开关电路之间。
8.根据权利要求6所述的收发模块，其特征在于，
所述第2电感器的导体的卷绕轴方向相对于所述基板平行。
9.根据权利要求1至5中的任一项所述的收发模块，其特征在于，
还具备：第3电感器，包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路。
10.根据权利要求1至5中的任一项所述的收发模块，其特征在于，具备：
第3电感器，包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路；
功率放大器电路，设置在所述天线开关电路与所述发送信号输入端子之间的路径；以及
功率放大器输出开关电路，设置在所述天线开关电路与所述功率放大器电路之间，
所述第3电感器设置在所述功率放大器电路与所述功率放大器输出开关电路之间。
11.根据权利要求9所述的收发模块，其特征在于，
所述第3电感器的导体的卷绕轴方向相对于所述基板平行。
12.根据权利要求1至5中的任一项所述的收发模块，其特征在于，还具备：
第2电感器，包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路；以及
第3电感器，包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路，
在所述基板上，所述第2电感器的导体的卷绕轴方向和所述第3电感器的导体的卷绕轴方向不同。
13.根据权利要求1至5中的任一项所述的收发模块，其特征在于，
所述基板是夹着绝缘体层层叠了多个布线层的多层基板，在层叠方向上与连接了所述第1电感器的布线层相邻的布线层，未设置在顶视下与所述第1电感器重叠的GND布线。
14.根据权利要求13所述的收发模块，其特征在于，还具备：
第2电感器，包含于设置在所述天线开关电路与所述接收信号输出端子之间的匹配电路；以及
第3电感器，包含于设置在所述天线开关电路与所述发送信号输入端子之间的匹配电路，
所述第2电感器以及所述第3电感器包含导体的卷绕轴方向相对于所述基板正交的电感器，
所述基板在层叠方向上与连接了电感器的布线层相邻的布线层，未设置在顶视下与该电感器重叠的GND布线，该电感器是导体的卷绕轴方向相对于所述基板正交的电感器。
15.根据权利要求13所述的收发模块，其特征在于，
具备：屏蔽壳体，覆盖所述基板的部件安装面。
CN202221793904.0U 2021-07-16 2022-07-12 收发模块 Active CN217957069U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-118289 2021-07-16
JP2021118289A JP2023013849A (ja) 2021-07-16 2021-07-16 送受信モジュール

Publications (1)

Publication Number Publication Date
CN217957069U true CN217957069U (zh) 2022-12-02

Family

ID=84220596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221793904.0U Active CN217957069U (zh) 2021-07-16 2022-07-12 收发模块

Country Status (3)

Country Link
US (1) US20230018236A1 (zh)
JP (1) JP2023013849A (zh)
CN (1) CN217957069U (zh)

Also Published As

Publication number Publication date
US20230018236A1 (en) 2023-01-19
JP2023013849A (ja) 2023-01-26

Similar Documents

Publication Publication Date Title
US10454446B2 (en) High-frequency module
US9991909B2 (en) Radio-frequency module and communication device
CN107534433B (zh) 高频模块
US9923543B2 (en) Radio frequency module
KR102375498B1 (ko) 반도체 소자, 고주파 회로, 및 통신 장치
WO2018123698A1 (ja) 高周波モジュールおよび通信装置
KR101389149B1 (ko) 회로 기판
US10454450B2 (en) High frequency switch module
US11558035B2 (en) Multiplexer
JP2019192992A (ja) フロントエンドモジュールおよび通信装置
CN217957069U (zh) 收发模块
CN217957068U (zh) 收发模块
WO2012176576A1 (ja) フィルタ装置
US11631515B2 (en) Filter device and multiplexer
CN117256100A (zh) 高频模块和通信装置
JP6919664B2 (ja) マルチプレクサおよび通信装置
CN215934824U (zh) 滤波器电路以及高频模块
WO2022123823A1 (ja) ハイブリッドフィルタ、マルチプレクサ、高周波モジュールおよび通信装置
CN116569485A (zh) 混合滤波器、多工器、高频模块以及通信装置
CN117099306A (zh) 高频模块和通信装置
JP2003258674A (ja) 積層部品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant