CN216672860U - 一种四开关控制电路 - Google Patents
一种四开关控制电路 Download PDFInfo
- Publication number
- CN216672860U CN216672860U CN202121317130.XU CN202121317130U CN216672860U CN 216672860 U CN216672860 U CN 216672860U CN 202121317130 U CN202121317130 U CN 202121317130U CN 216672860 U CN216672860 U CN 216672860U
- Authority
- CN
- China
- Prior art keywords
- circuit
- sub
- comparator
- mos transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
本实用新型提供了一种四开关控制电路,包括:第一分电路,所述第一分电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管;第二分电路,所述第二分电路包括比较模块和触发模块;第三分电路;加法单元,所述第一分电路连接于所述加法单元的第一输入端,所述第三分电路连接于所述加法单元的第二输入端,所述第二分电路连接于所述加法单元的输出端,所述第一分电路的电压和所述第三分电路的电压累加至所述第二分电路;第四分电路,所述第四分电路连接于所述第一分电路,所述第四分电路包括运算放大器,所述第二分电路采用所述运算放大器的输出电压。
Description
技术领域
本实用新型涉及电路领域,更具体的说是,涉及一种四开关控制电路。
背景技术
四开关升降压变换器因其可工作于降压、升降压和升压模式,在输入电压大于、接近和小于输出电压时可以保持输出的稳定;
但是四开关电路不易控制,且现有的四开关控制电路过于繁琐,成本较高。
实用新型内容
本实用新型的目的是提供一种四开关控制电路。
本实用新型要解决的是现有四开关控制电路存在的问题。
与现有技术相比,本实用新型技术方案及其有益效果如下:
一种四开关控制电路,包括:第一分电路,所述第一分电路包括第一 MOS管、第二MOS管、第三MOS管和第四MOS管;第二分电路,所述第二分电路包括比较模块和触发模块;第三分电路;加法单元,所述第一分电路连接于所述加法单元的第一输入端,所述第三分电路连接于所述加法单元的第二输入端,所述第二分电路连接于所述加法单元的输出端,所述第一分电路的电压和所述第三分电路的电压累加至所述第二分电路;第四分电路,所述第四分电路连接于所述第一分电路,所述第四分电路包括运算放大器,所述第二分电路采用所述运算放大器的输出电压。
作为进一步改进的,所述第一MOS管的漏极连接于电压输入端,所述第一MOS管的漏极连接于所述加法单元的第一输入端,所述第二MOS管的漏极连接于所述第一MOS管的源极,所述第二MOS管的源极接地,所述第三MOS管的漏极连接于电压输出端,所述第四MOS管的漏极连接于所述第三MOS管的源极,所述第四MOS管的源极接地。
作为进一步改进的,所述第一分电路还包括:第一电容,所述第一电容的一端连接于所述电压输入端,所述第一电容的另一端接地;第二电容,所述第二电容的一端连接于所述电压输出端,所述第二电容的另一端接地;电感,所述电感的一端连接于所述第一MOS管的源极,所述电感的另一端连接于所述第三MOS管的源极。
作为进一步改进的,所述比较模块包括:第一比较器,所述第一比较器的正相输入端连接于所述加法单元的输出端;第二比较器,所述第二比较器的反相输入端连接于所述第一比较器的反相输入端;电压放大器,所述电压放大器的正相输入端连接于所述第一比较器的正相输入端,所述电压放大器的反相输入端接地;第一差值计算单元,所述第一差值计算单元均连接于所述第一比较器的反相输入端和所述第二比较器的反相输入端。
作为进一步改进的,所述触发模块包括:第一触发器,所述第一触发器的第一端连接于时钟信号端,所述第一触发器的第二端连接于所述第一比较器的输出端,所述第一触发器的第三端连接于所述第一MOS管的栅极,所述第一触发器的第四端连接于所述第二MOS管的栅极;第二触发器,所述第二触发器的第一端连接于所述时钟信号端,所述第二触发器的第二端连接于所述第二比较器的输出端,所述第二触发器的第三端连接于所述第四MOS管的栅极,所述第二触发器的第四端连接于所述第三MOS管的栅极。
作为进一步改进的,所述第三分电路包括:电流源;第三电容,所述第三电容的一端连接于所述电流源,所述第三电容的另一端接地;控制开关,所述控制开关并联于所述第三电容,所述控制开关的控制端连接于所述第二MOS管的栅极。
作为进一步改进的,所述第四分电路还包括:第一电阻,所述第一电阻的一端连接于电压输出端,所述第一电阻的另一端连接于所述运算放大器的负相输入端;第二电阻,所述第二电阻的一端连接于所述运算放大器的负相输入端,所述第二电阻的另一端接地;电源,所述电源的正极连接于所述运算放大器的正相输入端,所述电源的负极接地;第三电阻,所述第三电阻的一端连接于所述运算放大器的输出端;第四电容,所述第四电容一端连接于所述第三电阻,所述第四电容的另一端接地。
作为进一步改进的,所述比较模块包括:第一比较器,所述第一比较器的正相输入端连接于所述加法单元的输出端;第二比较器,所述第二比较器的正相输入端连接于所述第一比较器的正相输入端;第一差值计算单元,所述第一差值计算单元连接于所述第一比较器的反相输入端;第二差值计算单元,所述第二差值计算单元连接于所述第二比较器的反相输入端。
作为进一步改进的,所述第一MOS管、所述第二MOS管、所述第三MOS 管和所述第四MOS管均为N沟道型MOS管。
本实用新型的有益效果为:采用Buck和Boost leg错开峰值比较值方法实现对四开关电路的闭环控制,本实用新型设计巧妙,控制方法简单且易实现,降低了四开关控制电路的成本。
附图说明
图1是一种四开关电路图。
图2是本实用新型实施例一提供的一种四开关控制电路图。
图3是本实用新型实施例一提供的Buck-Boost的逻辑控制信号和 MOSFET驱动波形图。
图4是输入电压大于输出电压时本实用新型实施例一提供的 Buck-Boost的MOSFET驱动信号和电感电流波形图。
图5是输入电压小于输出电压时本实用新型实施例一提供的 Buck-Boost的MOSFET驱动信号和电感电流波形图。
图6是本实用新型实施例二提供的一种四开关控制电路图。
图7是本实用新型实施例二提供的Buck-Boost的逻辑控制信号和 MOSFET驱动波形图。
图中:
1.第一分电路 2.第二分电路 21.第一比较器
22.第二比较器 23.电压放大器 24.第一触发器
25.第二触发器 26.第一差值计算单元 27.第二差值计算单元
3.第三分电路 31.电流源 32.控制开关
4.第四分电路 41.第一电阻 42.第二电阻
43.第三电阻 44.第四电容 5.加法单元
具体实施方式
为使本实用新型实施方式的目的、技术方案和优点更加清楚,下面将结合本实用新型实施方式中的附图,对本实用新型实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本实用新型一部分实施方式,而不是全部的实施方式。基于本实用新型中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本实用新型保护的范围。因此,以下对在附图中提供的本实用新型的实施方式的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施方式。基于本实用新型中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本实用新型保护的范围。
在本实用新型的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
实施例一
参照图1所示,MOSFET Q1、Q2为Buck Leg的MOSFET,MOSFET Q3、 Q4为Boost Leg的MOSFET。
当Q1常通,Q2常断,Q3、Q4交替导通时,电路工作在Boost模式;
当Q3常通,Q4常断,Q1、Q2交替导通时,电路工作在Buck模式;
当Q1、Q2交替导通,Q3、Q4交替导通时,电路工作在Buck-Boost模式;
其中,Q1、Q2的驱动信号是互补的,Q3、Q4的驱动信号是互补的;设 Q1导通的占空比为D1,Q4导通的占空比为D2,根据电感电流在一个开关周期的磁平衡,得
VIN×D1=VOUT×(1-D2)
即:
参照图2所示,一种四开关控制电路,包括:第一分电路1,所述第一分电路1包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3和第四MOS 管Q4;第二分电路2,所述第二分电路2包括比较模块和触发模块;第三分电路3;加法单元5,所述第一分电路1连接于所述加法单元5的第一输入端,所述第三分电路3连接于所述加法单元5的第二输入端,所述第二分电路2连接于所述加法单元5的输出端,所述第一分电路1的电压和所述第三分电路3的电压累加至所述第二分电路2;第四分电路4,所述第四分电路4连接于所述第一分电路1,所述第四分电路4包括运算放大器GM,所述第二分电路2采用所述运算放大器GM的输出电压。
所述第一MOS管Q1的漏极连接于电压输入端,所述第一MOS管Q1的漏极连接于所述加法单元的第一输入端,所述第二MOS管Q2的漏极连接于所述第一MOS管Q1的源极,所述第二MOS管Q2的源极接地,所述第三MOS 管Q3的漏极连接于电压输出端,所述第四MOS管Q4的漏极连接于所述第三MOS管Q3的源极,所述第四MOS管Q4的源极接地。
所述第一分电路1还包括:第一电容CIN,所述第一电容CIN的一端连接于所述电压输入端,所述第一电容CIN的另一端接地;第二电容COUT,所述第二电容COUT的一端连接于所述电压输出端,所述第二电容COUT的另一端接地;电感LM,所述电感LM的一端连接于所述第一MOS管Q1的源极,所述电感LM的另一端连接于所述第三MOS管Q3的源极。
所述比较模块包括:第一比较器21,所述第一比较器21的正相输入端连接于所述加法单元5的输出端;第二比较器22,所述第二比较器22的反相输入端连接于所述第一比较器21的反相输入端;电压放大器23,所述电压放大器23的正相输入端连接于所述第一比较器21的正相输入端,所述电压放大器23的反相输入端接地;第一差值计算单元26,所述第一差值计算单元26均连接于所述第一比较器21的反相输入端和所述第二比较器22 的反相输入端。
所述触发模块包括:第一触发器24,所述第一触发器24的第一端连接于时钟信号端,所述第一触发器24的第二端连接于所述第一比较器21的输出端,所述第一触发器24的第三端连接于所述第一MOS管Q1的栅极,所述第一触发器24的第四端连接于所述第二MOS管Q2的栅极;第二触发器25,所述第二触发器25的第一端连接于所述时钟信号端Clock,所述第二触发器25的第二端连接于所述第二比较器22的输出端,所述第二触发器25的第三端连接于所述第四MOS管Q4的栅极,所述第二触发器25的第四端连接于所述第三MOS管Q3的栅极。第一触发器24和第二触发器25均为RS触发器。
所述第三分电路3包括:电流源31;第三电容CRAMP,所述第三电容CRAMP的一端连接于所述电流源31,所述第三电容CRAMP的另一端接地;控制开关 32,所述控制开关32并联于所述第三电容CRAMP,且所述控制开关32的控制端连接于所述第二MOS管Q2的栅极。
所述第四分电路还包括:第一电阻41,所述第一电阻41的一端连接于电压输出端,所述第一电阻41的另一端连接于所述运算放大器GM的负相输入端;第二电阻42,所述第二电阻42的一端连接于所述运算放大器GM 的负相输入端,所述第二电阻42的另一端接地;电源Vref,所述电源Vref 的正极连接于所述运算放大器GM的正相输入端,所述电源Vref的负极接地;第三电阻43,所述第三电阻43的一端连接于所述运算放大器GM的输出端;第四电容44,所述第四电容44一端连接于所述第三电阻43,所述第四电容44的另一端接地。
所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3和所述第四MOS管Q4均为N沟道型MOS管。
参照图2至图5所示,输出电压通过分压电阻分压后与基准电压Vref 作比较产生误差放大信号VCOMP,再将VCOMP加上偏置电压VCOMP_ZC与电流采样值作比较,以此对MOSFET的驱动进行控制;
该电路采Buck Leg上管的电流,将该电流采样加上谐波补偿值产生 Buck环路的采样值,将Buck环路的采样值乘以n(n大于1)形成Boost 环路的采样值,这两个值与同一个误差放大值VCOMP-VCOMP_ZC(VCOMP_ZC是偏置电压)进行比较;
刚开始时钟到来时,电路会把Buck Leg和Boost Leg的Q1和Q4打开;由于Boost的采样值是Buck的n倍,Boost的采样值会先比较到VCOMP-VCOMP_ZC,比较器输出会重置Boost的第二触发器25,所以Boost Leg的Q4关闭,Q3 打开;再接着,Buck的采样值在比较到VCOMP-VCOMP_ZC,比较器输出会重置Buck 的第一触发器24,关闭Q1,打开Q2;直到下一个时钟到来时,再同时关闭 Buck Leg和Boost Leg的Q2和Q3,打开Q1和Q4;;
当输出电压偏高时,GM的输出VCOMP会下降,使得D1,D2变小,根据公式(1),VOUT会下降;当输出电压偏低时,GM的输出VCOMP会上升,使得D1, D2变大,根据公式(1),VOUT会上升;该电路实现闭环反馈控制;
参照图3至图4所示,该电路工作的时序为:Q1、Q4导通,Q2、Q3关断;Q4关断,Q3导通;Q1关断,Q2导通。
实施例二
参照图6所示,本实施例和实施例一的不同之处在于,所述比较模块包括:第一比较器21,所述第一比较器21的正相输入端连接于所述加法单元的输出端;第二比较器22,所述第二比较器22的正相输入端连接于所述第一比较器21的正相输入端;第一差值计算单元26,所述第一差值计算单元26连接于所述第一比较器21的反相输入端;第二差值计算单元27,所述第二差值计算单元27连接于所述第二比较器22的反相输入端。
如图6至图7所示,输出电压通过分压电阻分压后与基准电压Vref作比较产生误差放大信号VCOMP,将VCOMP加上偏置电压VCOMP_ZC与电流采样值作比较对Buck Leg MOSFET的驱动进行控制;将VCOMP加上偏置电压VCOMP_ZC和VB (VB是Buck Leg和Boost Leg比较电压的差值)与电流采样值VSENSE作比较对Boost Leg MOSFET的驱动进行控制;
该电路采Buck Leg上管的电流,将该电流采样加上谐波补偿值得到一个补偿后的电流采样值VSENSE,将该电流分别与Buck Leg和Boost Leg的比较电压进行比较;
刚开始时钟到来时,电路会把Buck Leg和Boost Leg的Q1和Q4打开;由于Boost比较器的比较值比Buck比较器的比较值小VB,电流采样值会先比较到VCOMP-VCOMP_ZC-VB,比较器输出会重置Boost的第二触发器25,所以Boost Leg的Q4关闭,Q3打开;再接着,电流采样值再比较到VCOMP-VCOMP_ZC,比较器输出会重置Buck的第一触发器24,关闭Q1,打开Q2;直到下一个时钟到来时,再同时关闭Buck Leg和Boost Leg的Q2和Q3,打开Q1和Q4;
当输出电压偏高时,GM的输出VCOMP会下降,使得D1,D2变小,根据公式(1),VOUT会下降;当输出电压偏低时,GM的输出VCOMP会上升,使得D1, D2变大,根据公式(1),VOUT会上升;该电路实现闭环反馈控制。
本实施例的工作原理和工作过程等内容可以参照前述实施例相应内容。
以上实施例仅用以解释说明本实用新型的技术方案而非对其限制。本领域技术人员应当理解,未脱离本实用新型精神和范围的任何修改和等同替换,均应落入本实用新型权利要求的保护范围中。
Claims (9)
1.一种四开关控制电路,其特征在于,包括:
第一分电路,所述第一分电路包括第一MOS管、第二MOS管、第三MOS管和第四MOS管;
第二分电路,所述第二分电路包括比较模块和触发模块;
第三分电路;
加法单元,所述第一分电路连接于所述加法单元的第一输入端,所述第三分电路连接于所述加法单元的第二输入端,所述第二分电路连接于所述加法单元的输出端,所述第一分电路的电压和所述第三分电路的电压累加至所述第二分电路;
第四分电路,所述第四分电路连接于所述第一分电路,所述第四分电路包括运算放大器,所述第二分电路采用所述运算放大器的输出电压。
2.根据权利要求1所述的一种四开关控制电路,其特征在于,所述第一MOS管的漏极连接于电压输入端,所述第一MOS管的漏极连接于所述加法单元的第一输入端,所述第二MOS管的漏极连接于所述第一MOS管的源极,所述第二MOS管的源极接地,所述第三MOS管的漏极连接于电压输出端,所述第四MOS管的漏极连接于所述第三MOS管的源极,所述第四MOS管的源极接地。
3.根据权利要求2所述的一种四开关控制电路,其特征在于,所述第一分电路还包括:
第一电容,所述第一电容的一端连接于所述电压输入端,所述第一电容的另一端接地;
第二电容,所述第二电容的一端连接于所述电压输出端,所述第二电容的另一端接地;
电感,所述电感的一端连接于所述第一MOS管的源极,所述电感的另一端连接于所述第三MOS管的源极。
4.根据权利要求2所述的一种四开关控制电路,其特征在于,所述比较模块包括:
第一比较器,所述第一比较器的正相输入端连接于所述加法单元的输出端;
第二比较器,所述第二比较器的反相输入端连接于所述第一比较器的反相输入端;
电压放大器,所述电压放大器的正相输入端连接于所述第一比较器的正相输入端,所述电压放大器的反相输入端接地;
第一差值计算单元,所述第一差值计算单元均连接于所述第一比较器的反相输入端和所述第二比较器的反相输入端。
5.根据权利要求4所述的一种四开关控制电路,其特征在于,所述触发模块包括:
第一触发器,所述第一触发器的第一端连接于时钟信号端,所述第一触发器的第二端连接于所述第一比较器的输出端,所述第一触发器的第三端连接于所述第一MOS管的栅极,所述第一触发器的第四端连接于所述第二MOS管的栅极;
第二触发器,所述第二触发器的第一端连接于所述时钟信号端,所述第二触发器的第二端连接于所述第二比较器的输出端,所述第二触发器的第三端连接于所述第四MOS管的栅极,所述第二触发器的第四端连接于所述第三MOS管的栅极。
6.根据权利要求1所述的一种四开关控制电路,其特征在于,所述第三分电路包括:
电流源;
第三电容,所述第三电容的一端连接于所述电流源,所述第三电容的另一端接地;
控制开关,所述控制开关并联于所述第三电容,所述控制开关的控制端连接于所述第二MOS管的栅极。
7.根据权利要求1所述的一种四开关控制电路,其特征在于,所述第四分电路还包括:
第一电阻,所述第一电阻的一端连接于电压输出端,所述第一电阻的另一端连接于所述运算放大器的负相输入端;
第二电阻,所述第二电阻的一端连接于所述运算放大器的负相输入端,所述第二电阻的另一端接地;
电源,所述电源的正极连接于所述运算放大器的正相输入端,所述电源的负极接地;
第三电阻,所述第三电阻的一端连接于所述运算放大器的输出端;
第四电容,所述第四电容一端连接于所述第三电阻,所述第四电容的另一端接地。
8.根据权利要求2所述的一种四开关控制电路,其特征在于,所述比较模块包括:
第一比较器,所述第一比较器的正相输入端连接于所述加法单元的输出端;
第二比较器,所述第二比较器的正相输入端连接于所述第一比较器的正相输入端;
第一差值计算单元,所述第一差值计算单元连接于所述第一比较器的反相输入端;
第二差值计算单元,所述第二差值计算单元连接于所述第二比较器的反相输入端。
9.根据权利要求1所述的一种四开关控制电路,其特征在于,所述第一MOS管、所述第二MOS管、所述第三MOS管和所述第四MOS管均为N沟道型MOS管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121317130.XU CN216672860U (zh) | 2021-06-11 | 2021-06-11 | 一种四开关控制电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121317130.XU CN216672860U (zh) | 2021-06-11 | 2021-06-11 | 一种四开关控制电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216672860U true CN216672860U (zh) | 2022-06-03 |
Family
ID=81757540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121317130.XU Active CN216672860U (zh) | 2021-06-11 | 2021-06-11 | 一种四开关控制电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216672860U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113422512A (zh) * | 2021-06-11 | 2021-09-21 | 英麦科(厦门)微电子科技有限公司 | 一种四开关控制电路 |
-
2021
- 2021-06-11 CN CN202121317130.XU patent/CN216672860U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113422512A (zh) * | 2021-06-11 | 2021-09-21 | 英麦科(厦门)微电子科技有限公司 | 一种四开关控制电路 |
CN113422512B (zh) * | 2021-06-11 | 2024-05-07 | 拓尔微电子股份有限公司 | 一种四开关控制电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10879801B2 (en) | Power converter with a plurality of switching power stage circuits | |
US8269471B2 (en) | Method for DC/DC conversion and DC/DC converter arrangement including four switching phases | |
CN103280971B (zh) | 升降压变换器及其控制器和控制方法 | |
US11444537B2 (en) | Power converters and compensation circuits thereof | |
CN102868297B (zh) | 一种固定截止时间pfm模式开关电源控制器 | |
JP2003189602A (ja) | Dc−dcコンバータおよびそれを用いた電子装置 | |
US11677306B2 (en) | Inductor current reconstruction circuit, power converter and inductor current reconstruction method thereof | |
US10254314B1 (en) | Current sensing circuit and integrated circuit for four-switch buck-boost convertor | |
CN107659128B (zh) | Dc/dc开关变换器功率输出晶体管集成驱动电路 | |
CN111404375A (zh) | 一种电感电流采样电路及其实现方法 | |
CN216672860U (zh) | 一种四开关控制电路 | |
CN117118203B (zh) | 一种降压转换器 | |
CN113422512B (zh) | 一种四开关控制电路 | |
CN211481150U (zh) | 电子设备、微控制器和降压转换器 | |
CN113949267B (zh) | 一种基于平均电流模的四开关buckboost控制器 | |
CN114726208B (zh) | 一种峰值电流模降压变换器pwm控制电路 | |
CN116131594A (zh) | 一种关断时间产生电路及芯片 | |
US20220239215A1 (en) | Power Supply Control Device | |
CN101044679A (zh) | 高精度零交叉检测器及其方法 | |
CN113422514B (zh) | 基于acot控制模式的功率变换器及其控制电路 | |
CN115833582B (zh) | 升降压变换器及其控制器和控制方法 | |
Nguyen | Design, analysis and implementation of multiphase synchronous buck DC-DC converter for transportable processor | |
CN114337192B (zh) | 一种外置功率管补偿方法及电路 | |
CN115459558A (zh) | 多相功率转换电路的控制电路、控制方法以及多相电源 | |
CN110299843B (zh) | 一种复合dcdc电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |