CN216531265U - 宽度可调的数字毛刺滤除电路 - Google Patents

Abstract

本实用新型提供了一种宽度可调的数字毛刺滤除电路，包括：第一D触发器，所述第一D触发器的输入端输入信号，所述第一D触发器的CLK端输入采样时钟信号；第二D触发器，所述第二D触发器的输入端与所述第一D触发器的输出端电连接，所述第二D触发器的CLK端与所述第一D触发器的CLK端电连接；选择器，所述选择器的第一输入端与所述第二D触发器的输出端电连接。本实用新型所提供的宽度可调的数字毛刺滤除电路，滤波宽度可调，通过计数器的控制逻辑减少了计数器的寄存器翻转，降低了功耗，电路结构简单，规模小，接口清晰，易于***集成和后期的维护。

Description

宽度可调的数字毛刺滤除电路

技术领域

本实用新型涉及数字集成电路技术领域，特别涉及一种宽度可调的数字毛刺滤除电路。

背景技术

由于在芯片的输入端口或者内部组合数字逻辑输出的地方容易产生数字毛刺，目前，对于数字毛刺滤除的方法主要是使用一定频率的周期采样或者利用计数器来测量信号有效宽度来区分以及滤除数字毛刺，其中，一定频率的周期采样的方法存在不合理性，当毛刺宽度小于采样时钟周期时，采样毛刺具有随机性，这种随机性在芯片量产阶段将会是毁灭性的打击，而且这种随机性在芯片测试阶段也不容易复现；另一方面，当毛刺宽度大于采样周期时，利用计数原理来消除一定宽度的毛刺信号，只要数字毛刺滤除电路使能，计数器的寄存器就会一直在翻转，造成电路功耗大。

实用新型内容

本实用新型提供了一种宽度可调的数字毛刺滤除电路，其目的是为了解决传统的数字毛刺滤除电路只要使能，计数器的寄存器就会一直在翻转，电路功耗大的问题。

为了达到上述目的，本实用新型的实施例提供了一种宽度可调的数字毛刺滤除电路，包括：

第一D触发器，所述第一D触发器的输入端输入信号，所述第一D触发器的CLK端输入采样时钟信号；

第二D触发器，所述第二D触发器的输入端与所述第一D触发器的输出端电连接，所述第二D触发器的CLK端与所述第一D触发器的CLK端电连接；

选择器，所述选择器的第一输入端与所述第二D触发器的输出端电连接；

第三D触发器，所述第三D触发器的输入端与所述选择器的输出端电连接，所述第三D触发器的CLK端与所述第二D触发器的CLK端电连接，所述第三D触发器的输出端与所述选择器的第二输入端电连接。

其中，还包括：

第一比较器，所述第一比较器的第一输入端与所述第一D触发器的输出端电连接，所述第一比较器的第二输入端与所述第二D触发器的输出端电连接。

其中，还包括：

第二比较器，所述第二比较器的第一输入端与所述第三D触发器的输出端电连接，所述第二比较器的第二输入端与所述第一D触发器的输出端电连接。

其中，还包括：

第三比较器，所述第三比较器的第一输入端与所述第三D触发器的输出端电连接，所述第三比较器的第二输入端与所述第二D触发器的输出端电连接。

其中，还包括：

计数器，所述计数器的CLK端与所述第三D触发器的CLK端电连接，所述计数器的Reset端输入复位信号，所述计数器的第一输入端与所述第一比较器的输出端电连接，所述计数器的第二输入端与所述第二比较器的输出端电连接，所述计数器的第三输入端与所述第三比较器的输出端电连接，所述计数器的第四输入端输入第二清零信号，所述计数器的输出端与所述选择器的第三输入端电连接。

本实用新型的上述方案有如下的有益效果：

本实用新型的上述实施例所述的宽度可调的数字毛刺滤除电路，滤波宽度可调，通过计数器的控制逻辑减少了计数器的寄存器翻转，降低了功耗，电路结构简单，规模小，接口清晰，易于***集成和后期的维护。

附图说明

图1是本实用新型的结构示意图；

图2是本实用新型的波形图。

【附图标记说明】

1-第一D触发器；2-第二D触发器；3-选择器；4-第三D触发器；5-第一比较器；6-第二比较器；7-第三比较器；8-计数器。

具体实施方式

为使本实用新型要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本实用新型针对现有的数字毛刺滤除电路只要使能，计数器的寄存器就会一直在翻转，电路功耗大的问题，提供了一种宽度可调的数字毛刺滤除电路。

如图1至图2所示，本实用新型的实施例提供了一种宽度可调的数字毛刺滤除电路，包括：第一D触发器1，所述第一D触发器1的输入端输入信号，所述第一D触发器1的CLK端输入采样时钟信号；第二D触发器2，所述第二D触发器2的输入端与所述第一D触发器1的输出端电连接，所述第二D触发器2的CLK端与所述第一D触发器1的CLK端电连接；选择器3，所述选择器3的第一输入端与所述第二D触发器2的输出端电连接；第三D触发器4，所述第三D触发器4的输入端与所述选择器3的输出端电连接，所述第三D触发器4的CLK端与所述第二D触发器2的CLK端电连接，所述第三D触发器4的输出端与所述选择器3的第二输入端电连接。

其中，还包括：第一比较器5，所述第一比较器5的第一输入端与所述第一D触发器1的输出端电连接，所述第一比较器5的第二输入端与所述第二D触发器2的输出端电连接。

其中，还包括：第二比较器6，所述第二比较器6的第一输入端与所述第三D触发器4的输出端电连接，所述第二比较器6的第二输入端与所述第一D触发器1的输出端电连接。

其中，还包括：第三比较器7，所述第三比较器7的第一输入端与所述第三D触发器4的输出端电连接，所述第三比较器7的第二输入端与所述第二D触发器2的输出端电连接。

其中，还包括：计数器8，所述计数器8的CLK端与所述第三D触发器4的CLK端电连接，所述计数器8的Reset端输入复位信号，所述计数器8的第一输入端与所述第一比较器5的输出端电连接，所述计数器8的第二输入端与所述第二比较器6的输出端电连接，所述计数器8的第三输入端与所述第三比较器7的输出端电连接，所述计数器8的第四输入端输入第二清零信号，所述计数器8的输出端与所述选择器3的第三输入端电连接。

本实用新型的上述实施例所述的宽度可调的数字毛刺滤除电路，将复位信号输入所述计数器8的Reset端，所述计数器8的计数值清零；所述计数器8复位完成后所述宽度可调的数字毛刺滤除电路开始工作，将采样时钟信号输入所述第一D触发器1、所述第二D触发器2、所述第三D触发器4和所述计数器8的CLK端，将需要传输的串行输入信号输入所述第一D触发器1的输入端，设定所述计数器8的计数值，其中，设定所述计数器8的计数值就是要滤除的毛刺宽度的大小，毛刺宽度数值的单位是一个采样时钟周期，当输入信号的有效宽度小于毛刺宽度的数值时会被当做是毛刺信号，毛刺宽度的数值可设置为1～(2ⁿ-1)个时钟周期，当串行输入信号输入后，经过所述第一D触发器1和所述第二D触发器2和所述第三D触发器4采样后输出滤除毛刺后的信号，所述计数器8根据所述第一D触发器1和所述第二D触发器2和所述第三D触发器4的输出电平同步动作，当所述第一D触发器1输出的电平和所述第三D触发器4输出的电平不一致时，所述第二比较器6产生第一使能信号；当所述第二D触发器2输出的电平和所述第三D触发器4输出的电平不一致时，所述第三比较器7产生第二使能信号；当所述第二比较器6产生使能信号或所述第三比较器7产生使能信号有效时，所述计数器8开始计数；当所述第一D触发器1输出的电平和所述第二D触发器2输出的电平不一致时，所述第一比较器5产生第一清零信号；当所述计数器8的实际计数值达到设定的计数值时，将第二清零信号输入所述计数器8；当第一清零信号或第二清零信号有效时，所述计数器8清零，清零信号优先级高于所述计数器8的使能信号；当所述计数器8的计数值达到设定的计数值时，所述计数器8产生一个数据输出使能信号，输入到所述选择器3的第三输入端，当数据输出使能信号有效时，所述选择器3输出经过所述第二D触发器2采样后输出的信号，当数据输出使能信号无效时，所述选择器3输出经过所述第三D触发器4采样后输出的信号。

本实用新型的上述实施例所述的宽度可调的数字毛刺滤除电路，串行输入信号会经过所述第一D触发器1、所述第二D触发器2和所述第三D触发器4采样后输出，所述第三D触发器4的输出由所述计数器8的数据输出使能信号控制，当所述计数器8输出的数据输出使能信号有效时，所述第三D触发器4输出所述第二D触发器2的内容；所述计数器8包括清零和计数两个功能，当所述计数器8为清零状态，所述计数器8的计数值为零，当所述计数器8为计数状态，所述计数器8的计数值在每个时钟周期均有效沿加1；所述计数器8清零的条件：当所述第一比较器5检测到所述第一D触发器1的输出电平和所述第二D触发器2的输出电平不一致时，所述计数器8的计数值清零或当所述计数器8的计数值到达设定的计数周期值时，所述计数器8的计数值清零；所述计数器8开始计数的条件：当所述第二比较器6检测到所述第一D触发器1的输出电平与所述第三D触发器4的输出电平不一致时或当所述第按比较器检测到所述第二D触发器2输出电平与所述第三D触发器4的输出电平不一致时，所述计数器8使能，所述计数器8开始计数。

本实用新型的上述实施例所述的宽度可调的数字毛刺滤除电路，将所述宽度可调的数字毛刺滤除电路集成在一个数字信号处理芯片里，所述宽度可调的数字毛刺滤除电路中所述第一D触发器1的输入端与芯片的输入端电连接，所述宽度可调的数字毛刺滤除电路中所述计数器8的Reset端与芯片的复位端电连接；所述宽度可调的数字毛刺滤除电路中的所述器件的CLK端输入芯片的***时钟；所述第三D触发器4的输出端与数字信号处理芯片的CPU电连接；设定的所述计数器8的计数值为4位且数值是15，图2中，clk为采样时钟，cnt_p为所述计数器8的计数状态，图2中显示的格式为16进制数，图2中，信号名称1为串行输入信号，信号名称2为所述第一D触发器1输出的信号，信号名称3为所述第二D触发器2输出的信号，信号名称4为所述第三比较器7的第二使能信号，信号名称5为所述第三D触发器4输出的信号，信号名称6为所述第二比较器6的第一使能信号，信号名称7为所述计数器8输出的数据输出使能信号，信号名称8为第二清零信号，信号名称9为所述第一比较器5的第一清零信号，T1时刻之前，串行输入信号与滤除数字毛刺后的所述第三D触发器4输出信号的电平一致，通过观察计数状态cnt_p，所述计数器8的寄存器未翻转，降低了功耗，T1时刻，串行输入信号由低电平跳变成高电平，通过所述第一D触发器1进行采样，所述第一D触发器1输出高电平，所述第二比较器6输出的第一使能信号变成高电平，但是此时串行输入信号还未经过二次采样，所以第一清零信号有效，由于清零信号的优先级高于计数器8的使能信号，所以cnt_p并未开始计数；T2时刻，所述第二D触发器2采样输出高电平后，第一清零信号拉低，此时所述计数器8使能有效，计数器8开始计数，T3时刻，cnt_p计数到f(设定的所述计数器8的计数值)，此时所述计数器8输出的数据输出使能信号拉高，T4时刻，所述第三D触发器4输出的信号拉高，完成串行输入信号至输出信号的传输，此时所述计数器8清零，所述计数器8使能关闭。

本实用新型的上述实施例所述的宽度可调的数字毛刺滤除电路，滤波宽度可调，通过计数器的控制逻辑减少了计数器的寄存器翻转，降低了功耗，电路结构简单，规模小，接口清晰，易于***集成和后期的维护。

以上所述是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims (5)

1.一种宽度可调的数字毛刺滤除电路，其特征在于，包括：

第一D触发器，所述第一D触发器的输入端输入信号，所述第一D触发器的CLK端输入采样时钟信号；

第二D触发器，所述第二D触发器的输入端与所述第一D触发器的输出端电连接，所述第二D触发器的CLK端与所述第一D触发器的CLK端电连接；

选择器，所述选择器的第一输入端与所述第二D触发器的输出端电连接；

第三D触发器，所述第三D触发器的输入端与所述选择器的输出端电连接，所述第三D触发器的CLK端与所述第二D触发器的CLK端电连接，所述第三D触发器的输出端与所述选择器的第二输入端电连接。

2.根据权利要求1所述的宽度可调的数字毛刺滤除电路，其特征在于，还包括：

第一比较器，所述第一比较器的第一输入端与所述第一D触发器的输出端电连接，所述第一比较器的第二输入端与所述第二D触发器的输出端电连接。

3.根据权利要求2所述的宽度可调的数字毛刺滤除电路，其特征在于，还包括：

第二比较器，所述第二比较器的第一输入端与所述第三D触发器的输出端电连接，所述第二比较器的第二输入端与所述第一D触发器的输出端电连接。

4.根据权利要求3所述的宽度可调的数字毛刺滤除电路，其特征在于，还包括：

第三比较器，所述第三比较器的第一输入端与所述第三D触发器的输出端电连接，所述第三比较器的第二输入端与所述第二D触发器的输出端电连接。

5.根据权利要求4所述的宽度可调的数字毛刺滤除电路，其特征在于，还包括：

计数器，所述计数器的CLK端与所述第三D触发器的CLK端电连接，所述计数器的Reset端输入复位信号，所述计数器的第一输入端与所述第一比较器的输出端电连接，所述计数器的第二输入端与所述第二比较器的输出端电连接，所述计数器的第三输入端与所述第三比较器的输出端电连接，所述计数器的第四输入端输入第二清零信号，所述计数器的输出端与所述选择器的第三输入端电连接。

Images