CN216288419U - 芯片封装结构 - Google Patents

芯片封装结构 Download PDF

Info

Publication number
CN216288419U
CN216288419U CN202121697169.9U CN202121697169U CN216288419U CN 216288419 U CN216288419 U CN 216288419U CN 202121697169 U CN202121697169 U CN 202121697169U CN 216288419 U CN216288419 U CN 216288419U
Authority
CN
China
Prior art keywords
substrate
dielectric layer
electronic component
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202121697169.9U
Other languages
English (en)
Inventor
霍佳仁
宋关强
刘德波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202121697169.9U priority Critical patent/CN216288419U/zh
Application granted granted Critical
Publication of CN216288419U publication Critical patent/CN216288419U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

本申请提供一种芯片封装结构。该芯片封装结构包括基板、电子元器件以及第一介电层；其中，电子元器件贴装在基板的表面，且至少一个电子元器件的正面朝向基板；第一介电层设置于基板上，并至少包裹电子元器件。该芯片封装结构缩短了电气路径及散热路径，低阻抗、散热效果较好。

Description

芯片封装结构
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种芯片封装结构。
背景技术
现今的信息社会下，人类对电子产品的依赖性与日俱增，电子产品正朝着高集成度、小型化、微型化的方向蓬勃发展。
目前，为了实现产品的高集成度、小型化及微型化，一般会采用封装内堆叠封装(package in package，PiP)、封装上堆叠封装(package on package，PoP)或***级封装(System in Package，SiP)对各个零部件进行封装；然而，现有技术中的芯片封装结构类型，其散热和通流能力较弱。
实用新型内容
本申请提供的芯片封装结构，该芯片封装结构能够解决现有芯片封装结构难以满足小体积、多芯片连接封装的问题，且缩短了电气路径及散热路径，低阻抗、散热效果较好。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片封装结构。该芯片封装结构包括基板、电子元器件以及第一介电层；其中，电子元器件贴装在基板的表面，且至少一个电子元器件的正面朝向基板；第一介电层设置于基板上，并至少包裹电子元器件。
其中，所有电子元器件的正面均朝向基板；第一介电层至少包裹所有电子元器件。
其中，还包括第一导电层，第一导电层设置于基板的一侧表面，电子元器件贴装于第一导电层背离基板的一侧表面；第一介电层包裹电子元器件及第一导电层。
其中，还包括第一线路层，第一线路层形成于第一介电层背离基板的一侧表面，并与电子元器件连接。
其中，第一介电层上开设有导电孔，导电孔贯穿至电子元器件和基板的表面，第一线路层通过导电孔连通电子元器件。
其中，还包括第二导电层，第二导电层设置于第一介电层与第一线路层之间。
其中，还包括第二介电层，第二介电层设置于第一线路层背离第一介电层的一侧表面，并包裹第一线路层。
其中，第二介电层覆盖第一线路层背离第一介电层的一侧表面，并与第一介电层背离基板的一侧的部分表面接触，以包裹第一线路层的侧面。
其中，还包括第二线路层，第二线路层形成于基板背离电子元器件的一侧表面。
其中，基板上开设有贯穿孔，第一介电层的部分嵌入贯穿孔，并与基板背离电子元器件的一侧表面平齐。
本申请提供的芯片封装结构，该芯片封装结构通过设置基板，在基板的表面贴装电子元器件，并至少一个电子元器件的正面朝向基板，以缩短电气路径和散热路径，使得该芯片封装结构具有优异的低阻特性及散热效果；同时，通过在基板上设置第一介电层，以通过第一介电层至少包裹电子元器件，从而对电子元器件进行封装、保护，进而实现芯片封装结构的小型化及轻薄化。
附图说明
图1为本申请一实施例提供的芯片封装结构的结构示意图；
图2为本申请一实施例提供的基板的结构示意图；
图3为本申请另一实施例提供的芯片封装结构的结构示意图；
图4为本申请一实施例提供的芯片封装结构的制备方法的流程图；
图5为本申请一实施例提供的步骤S11的子流程图；
图6为本申请一实施例提供的基板的结构示意图；
图7为本申请一实施例提供的经步骤S113处理之后的产品结构示意图；
图8为本申请一实施例提供的经步骤S114处理之后的产品结构示意图；
图9为本申请一实施例提供的经步骤S1处理之后的产品结构示意图；
图10为本申请一实施例提供的步骤S12的子流程图；
图11为本申请一实施例提供的经步骤S121处理之后的产品结构示意图；
图12为本申请一实施例提供的经步骤S122处理之后的产品结构示意图；
图13为本申请一实施例提供的经步骤S123处理之后的产品结构示意图；
图14为本申请一实施例提供的在第一介电层及基板上分别层压第三导电层后的结构示意图；
图15为本申请一实施例提供的经步骤S124处理之后的产品结构示意图；
图16为本申请一实施例提供的经步骤S125处理之后的产品结构示意图；
图17为本申请另一实施例提供的步骤S12的子流程图；
图18为本申请一实施例提供的经步骤S212处理之后的产品结构示意图；
图19为本申请另一实施例提供的在第一介电层及基板上分别层压第三导电层后的结构示意图；
图20为本申请一实施例提供的经步骤S213处理之后的产品结构示意图；
图21为本申请一实施例提供的经步骤S214处理之后的产品结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
下面结合附图和实施例对本申请进行详细的说明。
请参阅图1，图1为本申请一实施例提供的芯片封装结构的结构示意图；在本实施例中，提供一种芯片封装结构10，该芯片封装结构10包括基板11、至少一个电子元器件12以及第一介电层131。
其中，参见图2，图2为本申请一实施例提供的基板的结构示意图；基板11可为金属基板，比如，铜基板、铝基板。且基板11上可开设有若干贯穿孔111。
电子元器件12的数量可为多个，多个电子元器件12贴装在基板11的表面，以通过基板11实现各个电子元器件12之间的互联。具体的，多个电子元器件12中的至少一个电子元器件12的正面朝向基板11，相比于电子元器件12的正面朝向背离基板11的一侧表面贴装于基板11的表面的方案，能够有效缩短电气路径及散热路径，具有优异的低阻特性及散热效果。在一具体实施例中，基板11上的部分电子元器件12的正面朝向基板11贴装，其余部分电子元器件12的正面朝向背离基板11的方向贴装，以在便于贴装的同时，提高散热效果；同时提高互联的灵活性。在另一具体实施例中，基板11上的所有电子元器件12的正面均朝向基板11，以在保证各个电子元器件12之间彼此互联的基础上，有效提高该芯片封装结构10的散热效果。该芯片封装结构10可以同时实现电子元器件12的正面朝下和/或朝下封装，具有灵活的互联特性。
具体的，请继续参见图1，电子元器件12均贴装于基板11的第一表面，相比于将电子元器件12贴装于基板11的两个相对的表面的方案，不仅便于在基板11贴装电子元器件12，且方便对电子元器件12进行整体封装，并能够节省封装材料，降低生产成本；同时，有利于芯片封装结构10朝向轻薄化方向发展。
其中，电子元器件12包括电阻、电感、电容、芯片、电源裸芯片中的一种或任意组合。当然，在其它实施方式中，电子元器件12还可包括二极管、晶体管，本实施例对此并不加以限制。
第一介电层131设置于电子元器件12背离基板11的一侧表面，以至少包裹所有电子元器件12，从而对基板11上贴装的电子元器件12进行保护。在具体实施例中，第一介电层131的部分穿设于贯穿孔111内，并与基板11背离电子元器件12的一侧表面平齐，以提高基板11的应力；其余部分覆盖于基板11的表面，并包裹电子元器件12背离基板11的一侧表面以及电子元器件12的侧面。
参见图1，在一实施例中，该芯片封装结构10还包括第一导电层14，第一导电层14设置于基板11的一侧表面，电子元器件12具体贴装于第一导电层14背离基板11的一侧表面，以便于贴装电子元器件12，并实现电子元器件12与基板11之间的电连接。在该实施例中，第一介电层131包裹电子元器件12及第一导电层14的侧面。其中，第一导电层14可为导电胶。
具体的，第一导电层14设置于基板11用于贴装电子元器件12的部分表面；且第一导电层14的表面积可与电子元器件12与第一导电层14接触的表面积一致，以在实现电子元器件12与基板11互联的同时，节省导电材料，降低生产成本。
进一步地，请继续参阅图1，该芯片封装结构10还包括第一线路层15，第一线路层15形成于第一介电层131背离基板11的一侧表面。在具体实施例中，第一介电层131上开设有导电孔133，导电孔133贯穿至电子元器件12和基板11的表面，以使部分导电孔133与电子元器件12连接，第一线路层15具体通过导电孔133连通电子元器件12。其中，第一线路层15与导电孔133形成阶梯状互联，进而可以实现该芯片封装结构10的双面散热。具体的，导电孔133内形成有导电层，导电层可为铜层。在具体实施过程中，可通过电镀填孔或沉铜处理的方式在导电孔133内填充导电层，以形成导电孔133，实现第一线路层15与电子元器件12的电连接。相比于采用引线连接的方案，本申请采用铜互联及布线，可以实现小型化、轻薄化的效果。
在具体实施例中，该芯片封装结构10还包括第二导电层18，第二导电层18设置于第一介电层131背离基板11的一侧表面，并位于第一介电层131和第一线路层15之间，第一线路层15具体通过该第二导电层18与第一介电层131层叠，以提高二者的粘合力。
在一实施例中，该芯片封装结构10还可包括第二介电层132，该第二介电层132覆盖第一线路层15背离第一介电层131的一侧表面，并与第一介电层131背离基板11的一侧的部分表面接触，以包裹第一线路层15的侧面，从而对第一线路层15以及第二导电层18进行保护。其中，通过设置第一介电层131和第二介电层132，能够实现该芯片封装结构10的高效的封装效应。
请参阅图3，图3为本申请另一实施例提供的芯片封装结构的结构示意图；在一实施例中，该芯片封装结构10还包括第二线路层16，第二线路层16具体形成于基板11背离第一线路层15的一侧表面。具体的，第二线路层16的厚度可大于第一线路层15的厚度，且第二线路层16可包裹第一介电层131通过贯穿孔111暴露在基板11背离第一线路层15的一侧表面的部分；相比于第一介电层131通过贯穿孔111直接暴露在基板11背离第一线路层15的一侧表面的方案，减小了产品应力，提升了产品可靠性。
本实施例提供的芯片封装结构10，通过设置基板11，在基板11的表面贴装电子元器件12，并使至少一个电子元器件12的正面朝向基板11，以缩短电气路径和散热路径，使得该芯片封装结构10具有优异的低阻特性及散热效果；同时，通过在电子元器件12背离基板11的一侧表面设置第一介电层131，以通过第一介电层131至少包裹电子元器件12，从而对电子元器件12进行封装、保护，进而实现芯片封装结构10的小型化及轻薄化；同时，该芯片封装结构10的结构较为简单。
本实施例提供的芯片封装结构10具体可通过以下芯片封装结构的制备方法所制得。
请参阅图4，图4为本申请一实施例提供的芯片封装结构的制备方法的流程图；在本实施例中，提供一种芯片封装结构的制备方法，该方法包括：
步骤S11：在基板的表面贴装电子元器件。
在一具体实施例中，参见图5，图5为本申请一实施例提供的步骤S11的子流程图。步骤S11具体包括：
步骤S111：提供基板。
参见图6，图6为本申请一实施例提供的基板的结构示意图；其中，基板11的具体结构可参见图6。该基板11可为铜基板。
步骤S112：对基板进行图形化处理，以在基板上形成若干贯穿孔。
其中，经步骤S112处理之后的产品结构具体可参见图2。
步骤S113：在基板的一侧表面设置可分离材料。
具体的，经步骤S113处理之后的产品结构可参见图7，图7为本申请一实施例提供的经步骤S113处理之后的产品结构示意图；具体的，在基板11的第二表面设置可分离材料17。其中，可分离材料17可为塑料薄膜或胶层。其中，通过在基板11的第二表面设置可分离材料17，能够减小产品应力，减小后期加工过程中发生翘曲问题的概率。
步骤S114：在基板的第一表面设置第一导电层。
其中，基板11的第一表面与第二表面相对设置。具体的，经步骤S114处理之后的产品结构可参见图8，图8为本申请一实施例提供的经步骤S114处理之后的产品结构示意图。具体的，可在基板11的第一表面的若干预设位置设置第一导电层14，该第一导电层14可为导电胶，以便于将电子元器件12贴装在基板11上。其中，基板11上的若干预设位置具体是指基板11用于贴装电子元器件12的位置。
步骤S115：在第一导电层背离基板的一侧表面贴装电子元器件。
具体的，经步骤S115处理之后的产品结构可参见图9，图9为本申请一实施例提供的经步骤S115处理之后的产品结构示意图。具体的，至少部分电子元器件12的正面朝向基板11设置，以缩短电气路径和散热路径，从而提高散热效果。在一具体实施例中，可使部分电子元器件12的正面朝向基板11设置，其余部分电子元器件12的正面朝向背离基板11的表面设置；在另一具体实施例中，也可使所有电子元器件12的正面均朝向基板11设置，以有效提高散热能力。
其中，电子元器件12包括电阻、电感、电容、芯片、电源裸芯片中的一种或任意组合。当然，在其它实施方式中，电子元器件12还可包括二极管、晶体管，本实施例对此并不加以限制。
步骤S12：在基板的表面制作介电层，以形成封装体。
在一实施方式中，参见图10，图10为本申请一实施例提供的步骤S12的子流程图；步骤S12具体包括：
步骤S121：在基板背离可分离材料的一侧表面依次制作第一介电层和第二导电层。
具体的，经步骤S121处理之后的产品结构可参见图11，图11为本申请一实施例提供的经步骤S121处理之后的产品结构示意图。其中，第一介电层131贯穿基板11的贯穿孔111并与可分离材料17接触；且第一介电层131覆盖基板11的第一表面并包裹电子元器件12以及第一导电层14的侧面，以对电子元器件12进行保护。其中，第一介电层131可为半固化片。第二导电层18位于第一介电层131背离基板11的一侧表面，第二导电层18可为铜层。
步骤S122：去除可分离材料，以露出基板的第二表面以及部分第一介电层。
具体的，经步骤S122处理之后的产品结构可参见图12，图12为本申请一实施例提供的经步骤S122处理之后的产品结构示意图。
步骤S123：开设贯穿第一介电层的多个导电孔，部分基板和/或部分电子元器件通过导电孔暴露。
具体的，经步骤S123处理之后的产品结构可参见图13，图13为本申请一实施例提供的经步骤S123处理之后的产品结构示意图。其中，可采用激光物理腐蚀或化学腐蚀的方法在第一介电层131和第二导电层18上开设通孔，以露出部分基板11的第一表面和电子元器件12的背离基板11的一侧表面。
步骤S124：在第一介电层背离基板的一侧表面制备第一线路层，在基板背离第一线路层的一侧表面形成第二线路层。
参见图14和图15，其中，图14为本申请一实施例提供的在第一介质层及基板上分别层压第三导电层后的结构示意图；图15为本申请一实施例提供的经步骤S124处理之后的产品结构示意图；具体的，经步骤S124处理之后的产品结构可参见图15。该步骤具体包括在第一介电层131背离基板11的一侧表面以及基板11背离电子元器件12的一侧表面分别层压第三导电层19a/19b(见图14)；其中，在第一介电层131背离基板11的一侧表面层压的第三导电层19a贯穿导电孔133，以实现该第三导电层19a与电子元器件12和/或基板11的互联；然后，对层压的第三导电层19a/19b采用物理或化学腐蚀的方式进行图形化处理，外露部分第一介电层131，以分别形成第一线路层15和第二线路层16(见图15)，从而完成封装逻辑。其中，第一线路层15通过导电孔133与电子元器件12连通。具体的，通过在基板11的第一表面和第二表面分别形成第一线路层15和第二线路层16，不仅能够实现双面散热，且能够减小产品应力，提高产品可靠性。
步骤S125：在第一线路层背离第一介电层的一侧表面形成第二介电层，以封装第一线路层。
具体的，经步骤S125处理之后的产品结构可参见图16，图16为本申请一实施例提供的经步骤S125处理之后的产品结构示意图。具体的，在第一线路层15的侧边及表面、第二导电层18的侧边及外露外面的第一介电层131上形成第二介电层132，以包裹至少第一线路层15的侧边及表面、第二导电层18的侧边及外露外面的第一介电层131，从而实现整个产品的封装。
当然，在其他实施例中，也可不制作第二导电层18，本申请对此并不加以限制。可以理解的是，在该实施例中，贯穿孔111仅贯穿第一介电层131的上下表面。
在另一实施方式中，参见图17，图17为本申请另一实施例提供的步骤S12的子流程图；步骤S12具体包括：
步骤S211：在基板背离可分离材料的一侧表面依次制作第一介电层和第二导电层。
具体的，步骤S211的具体实施过程可参见上述实施方式中关于步骤S121的具体实施过程，且可实现相同或相似的技术效果，具体可参见上述文字描述，在此不再赘述。
步骤S212：开设贯穿第一介电层的多个导电孔，部分基板和/或部分电子元器件通过导电孔暴露。
其中，经步骤S212处理之后的产品结构可参见图18，图18为本申请一实施例提供的经步骤S212处理之后的产品结构示意图。具体的，步骤S212的具体实施过程可参见上述实施方式中关于步骤S123的具体实施过程，且可实现相同或相似的技术效果，具体可参见上述文字描述，在此不再赘述。
步骤S213：在第一介电层背离基板的一侧表面制备第一线路层。
参见图19和图20，其中，图19为本申请另一实施例提供的在第一介质层及基板上分别层压第三导电层后的结构示意图；图20为本申请一实施例提供的经步骤S213处理之后的产品结构示意图；具体的，经步骤S213处理之后的产品结构可参见图20。该步骤具体包括在第一介电层131背离基板11的一侧表面层压第三导电层19a(见图19)；其中，在第一介电层131背离基板11的一侧表面层压的第三导电层19a贯穿导电孔133，以实现该金属层与电子元器件12和/或基板11的互联；然后，对层压的第三导电层19a采用物理或化学腐蚀的方式进行图形化处理，外露部分第一介电层131，以形成第一线路层15，从而完成封装逻辑。
步骤S214：在第一线路层背离第一介电层的一侧表面形成第二介电层，以封装第一线路层。
其中，经步骤S214处理之后的产品结构可参见图21，图21为本申请一实施例提供的经步骤S214处理之后的产品结构示意图。具体的，步骤S214的具体实施过程可参见上述实施方式中关于步骤S125的具体实施过程，且可实现相同或相似的技术效果，具体可参见上述文字描述，在此不再赘述。
步骤S215：去除可分离材料，以露出基板的第二表面以及部分第一介电层。
其中，经步骤S215处理之后的产品结构具体可参见图1。
当然，在该实施例中，也可不制备第二导电层18，本申请对此也不加以限制。
步骤S13：对封装体进行切割，以形成若干芯片封装结构。
具体的，经步骤S13处理之后的产品结构可参见图1或图3；在具体实施过程中，对经封装后的封装体进行切割、测试后，形成若干芯片封装结构10。
本实施例提供的芯片封装结构的制备方法，可适用于制备金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，Mosfet)，简称金氧半场效晶体管、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、功率模块以及电子元器件12嵌入线路板等领域。且该制备方法可完全与线路板设备及工艺兼容，能够实现双面散热，具有高效的封装效应。
该方法通过在基板11的表面贴装电子元器件12，并使至少一个电子元器件12的正面朝向基板11，从而不仅缩短了电气路径和散热路径，使得制备得到的该芯片封装结构10具有优异的低阻特性及散热效果；同时，通过在基板11的表面制作介电层，以形成封装体，并使介电层至少包裹电子元器件12，从而实现对电子元器件12的保护，并实现了小型化、轻薄化的效果；另外，通过在制备过程中采用可分离材料17，大大减小了产品应力，减小了产品发生翘曲问题的概率。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
基板；
电子元器件，贴装在所述基板的表面，且至少一个所述电子元器件的正面朝向所述基板；
第一介电层，设置于所述基板上，并至少包裹所述电子元器件。
2.根据权利要求1所述的芯片封装结构，其特征在于，所有所述电子元器件的正面均朝向所述基板；所述第一介电层至少包裹所有所述电子元器件。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括第一导电层，所述第一导电层设置于所述基板的一侧表面，所述电子元器件贴装于所述第一导电层背离所述基板的一侧表面；所述第一介电层包裹所述电子元器件及所述第一导电层。
4.根据权利要求1所述的芯片封装结构，其特征在于，还包括第一线路层，所述第一线路层形成于所述第一介电层背离所述基板的一侧表面，并与所述电子元器件连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述第一介电层上开设有导电孔，所述导电孔贯穿至所述电子元器件和所述基板的表面，所述第一线路层通过所述导电孔连通所述电子元器件。
6.根据权利要求4所述的芯片封装结构，其特征在于，还包括第二导电层，所述第二导电层设置于所述第一介电层与所述第一线路层之间。
7.根据权利要求4所述的芯片封装结构，其特征在于，还包括第二介电层，所述第二介电层设置于所述第一线路层背离所述第一介电层的一侧表面，并包裹所述第一线路层。
8.根据权利要求7所述的芯片封装结构，其特征在于，所述第二介电层覆盖所述第一线路层背离所述第一介电层的一侧表面，并与所述第一介电层背离所述基板的一侧的部分表面接触，以包裹所述第一线路层的侧面。
9.根据权利要求1所述的芯片封装结构，其特征在于，还包括第二线路层，所述第二线路层形成于所述基板背离所述电子元器件的一侧表面。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述基板上开设有贯穿孔，所述第一介电层的部分嵌入所述贯穿孔，并与所述基板背离所述电子元器件的一侧表面平齐。
CN202121697169.9U 2021-07-23 2021-07-23 芯片封装结构 Active CN216288419U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202121697169.9U CN216288419U (zh) 2021-07-23 2021-07-23 芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202121697169.9U CN216288419U (zh) 2021-07-23 2021-07-23 芯片封装结构

Publications (1)

Publication Number Publication Date
CN216288419U true CN216288419U (zh) 2022-04-12

Family

ID=81059427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202121697169.9U Active CN216288419U (zh) 2021-07-23 2021-07-23 芯片封装结构

Country Status (1)

Country Link
CN (1) CN216288419U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4270455A1 (en) * 2022-04-27 2023-11-01 Infineon Technologies Austria AG Semiconductor package and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4270455A1 (en) * 2022-04-27 2023-11-01 Infineon Technologies Austria AG Semiconductor package and method for fabricating the same

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
WO2002050899A2 (en) Semiconductor package
CN107622989A (zh) 半导体封装装置及其制造方法
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
KR101757749B1 (ko) 고 대역폭 상호 연결을 위한 단열 구조
US6747341B2 (en) Integrated circuit and laminated leadframe package
CN216288419U (zh) 芯片封装结构
KR20160029037A (ko) 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템
KR20160093248A (ko) 반도체 패키지 및 제조 방법
JP2001085603A (ja) 半導体装置
US7557453B2 (en) Semiconductor device, method of manufacturing a semiconductor device and substrate to be used to manufacture a semiconductor device
US20110169165A1 (en) Semiconductor device
CN115274606A (zh) 芯片封装结构及其制备方法
CN112582386B (zh) 功率模块及其制备方法、电器设备
CN212659822U (zh) 热电分离的基板结构及封装结构
CN111599698A (zh) 半导体模块封装方法及半导体模块
CN214313180U (zh) 一种芯片封装体和电子装置
CN110349940B (zh) 一种芯片封装结构及其制作方法
CN215869381U (zh) 半导体电路
KR102038022B1 (ko) 다이 패키지들을 위한 코팅된 본드 와이어들 및 상기 코팅된 본드 와이어들을 제조하는 방법
CN210628290U (zh) 功率模块及电器设备
TW550713B (en) Package for electronic components and method for forming a package for electronic components
CN113161340A (zh) 半导体电路和半导体电路的制造方法
CN112435972A (zh) 功率模块及其制备方法、电器设备

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant