CN216086618U

CN216086618U - 电平转换电路

Info

Publication number: CN216086618U
Application number: CN202122009659.1U
Authority: CN
Inventors: 刘辉
Original assignee: Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Current assignee: Zhejiang Xinmai Microelectronics Co ltd
Priority date: 2021-08-24
Filing date: 2021-08-24
Publication date: 2022-03-18
Anticipated expiration: 2031-08-24

Abstract

本申请涉及一种电平转换电路，通过设置低压域倒相电路，使得输入的低压域方波电压信号转化为倒相的低压域方波电压信号，低压域方波电压信号和倒相后的方低压域波电压信号是共同输入至高压域转换电路，且低压域方波电压信号和倒相后的低压域方波电压信号在波形上互补，使高压域转换电路可以形成稳定的负载，进而使得低压域方波电压信号转化为高压域方波电压信号输出。本申请涉及的电平转换电路在电压信号周期性快速变化时，电平转换速度快，输出信号响应速度快。

Description

电平转换电路

技术领域

本申请涉及电子电路技术领域，特别是涉及一种电平转换电路。

背景技术

传统针对于方波电压信号的低电平转高电平的电平转换电路设计中，电平转换电路的设计一般较为简单，导致性能不够，尤其在电压信号周期性快速变化时，输出信号响应速度慢。

实用新型内容

基于此，有必要针对传统电平转换电路在电压信号周期性变化快时，输出信号响应速度慢的问题，提供一种电平转换电路。

本申请提供一种电平转换电路，包括：

低压信号输入端，用于输入一个低压域方波电压信号；

低压域倒相电路，用于将所述低压域方波电压信号倒相；

低压电压源，与所述低压域倒相电路电连接，用于为所述低压域倒相电路提供电能；

高压域转换电路，用于将倒相后的低压域方波电压信号转化为高压域的方波电压信号；所述高压域转换电路还与所述低压信号输入端电连接

高压电压源，与所述高压域转换电路电连接，用于为所述高压域转换电路提供电能；所述低压电压源的输出电压值小于所述高压电压源的输出电压值；

高压信号输出端，用于输出所述高压域的方波电压信号；所述低压域方波电压信号的电压有效值小于所述高压域方波电压信号的电压有效值。

进一步地，所述低压域倒相电路包括：

第一PMOS管，所述第一PMOS管的源极与所述低压电压源电连接；

第一NMOS管，所述第一NMOS管的源极接地，所述第一NMOS管的漏极与所述第一PMOS管的漏极电连接，所述第一NMOS管的栅极与所述第一PMOS管的栅极电连接；

低压信号输入端电连接于所述第一NMOS管的栅极与所述第一PMOS管的栅极之间的连接链路。

进一步地，所述高压域转换电路包括：

第二NMOS管，所述第二NMOS管的源极接地，所述第二NMOS管的栅极电连接于所述第一NMOS管的漏极与所述第一PMOS管的漏极之间的连接链路；

第三NMOS管，所述第三NMOS管的源极接地，所述第三NMOS管的栅极电连接于所述第一NMOS管的栅极与所述低压信号输入端之间的连接链路；

第二PMOS管，所述第二PMOS管的漏极与所述第二NMOS管的漏极电连接；所述第二PMOS管的栅极与所述第三NMOS管的漏极电连接；

第三PMOS管，所述第三PMOS管的漏极与所述第三NMOS管的漏极电连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极电连接；

所述第二PMOS管的源极与所述第三PMOS管的源极电连接；

所述高压电压源电连接于所述第二PMOS管的源极与所述第三PMOS管的源极之间的连接链路。

进一步地，所述高压信号输出端包括：

第一输出端，电连接于所述第二PMOS管的漏极与所述第二NMOS管的漏极之间的连接链路；

第二输出端，电连接于所述第三PMOS管的漏极与所述第三NMOS管的漏极之间的连接链路。

进一步地，所述低压信号输入端和所述第一输出端的电压信号极性相同，所述低压信号输入端和所述第二输出端的电压信号极性相反。

进一步地，第一PMOS管的阈值电压大于0且小于低压电压源的输出电压值，第一NMOS管的阈值电压大于0且小于低压电压源的输出电压值。

进一步地，所述第二NMOS管的阈值电压大于所述第一NMOS管的阈值电压且小于高压电压源的输出电压值，所述第二NMOS管的阈值电压等于所述第三NMOS管的阈值电压。

进一步地，所述第二PMOS管的阈值电压大于所述第一PMOS管的阈值电压且小于高压电压源的输出电压值，所述第二PMOS管的阈值电压等于所述第三PMOS管的阈值电压。

进一步地，所述电平转换电路还包括：

第四NMOS管，所述第四NMOS管的栅极与所述低压信号输入端电连接，所述第四NMOS管的漏极与所述第二PMOS管电连接，所述第四NMOS管的源极电连接于所述第二PMOS管的漏极与所述第二NMOS管的漏极之间的连接链路；

第五NMOS管，所述第五NMOS管的栅极与所述第二NMOS管电连接，所述第五NMOS管的漏极与所述第三PMOS管电连接，所述第五NMOS管的源极电连接于所述第三PMOS管的漏极与所述第三NMOS管的漏极之间的连接链路。

进一步地，所述第一NMOS管的阈值电压等于所述第四NMOS管的阈值电压等于第五NMOS管的阈值电压。

附图说明

图1为本申请一实施例提供的电平转换电路的结构示意图。

图2为本申请一实施例提供的电平转换电路的结构示意图。

图3为本申请一实施例提供的电平转换电路的结构示意图。

附图标记：

100-低压信号输入端；200-低压域倒相电路；210-第一PMOS管；

211-第一PMOS管的源极；212-第一PMOS管的漏极；

213-第一PMOS管的栅极；220-第一NMOS管；221-第一NMOS管的源极；

222-第一NMOS管的漏极；223-第一NMOS管的栅极；300-低压电压源；

400-高压域转换电路；410-第二NMOS管；411-第二NMOS管的源极；

412-第二NMOS管的栅极；413-第二NMOS管的漏极；420-第三NMOS管；

421-第三NMOS管的源极；422-第三NMOS管的栅极；

423-第三NMOS管的漏极；430-第二PMOS管；431-第二PMOS管的漏极；

432-第二PMOS管的栅极；433-第二PMOS管的源极；440-第三PMOS管；

441-第三PMOS管的漏极；442-第三PMOS管的栅极；

443-第三PMOS管的源极；500-高压电压源；600-高压信号输出端；

610-第一输出端；620-第二输出端；710-第四NMOS管；

711-第四NMOS管的栅极；712-第四NMOS管的漏极；

713-第四NMOS管的源极；720-第五NMOS管；721-第五NMOS管的栅极；

722-五NMOS管的漏极；723-第五NMOS管的源极

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供一种电平转换电路。

如图1所示，在本申请的一实施例中，所述电平转换电路包括低压信号输入端100、低压域倒相电路200、低压电压源300、高压域转换电路400、高压电压源500和高压信号输出端600。

所述低压信号输入端100用于输入一个低压域方波电压信号。所述低压域倒相电路200用于将所述低压域方波电压信号倒相。所述低压电压源300与所述低压域倒相电路200电连接。

所述低压电压源300用于为所述低压域倒相电路200提供电能。所述高压域转换电路400用于将倒相后的低压域方波电压信号转化为高压域的方波电压信号。所述高压域转换电路400还与所述低压信号输入端100电连接。所述高压电压源500与所述高压域转换电路400电连接。所述高压电压源500用于为所述高压域转换电路400提供电能。

所述低压电压源300的输出电压值小于所述高压电压源500的输出电压值。所述高压信号输出端600用于输出所述高压域的方波电压信号。所述低压域方波电压信号的电压有效值小于所述高压域方波电压信号的电压有效值。

具体地，低压域方波电压信号的电压有效值和高压域方波电压信号的电压有效值可以预先设置。只要满足低压域方波电压信号的电压有效值小于所述高压域方波电压信号的电压有效值即可。例如，低压域方波电压信号的电压有效值可以设置为1.8V，高压域方波电压信号的电压有效值可以设置为3.3V。低压1.8V和高压3.3V是电子电路领域中常见的低压高压配置。

低压域方波电压信号从低压信号输入端100输入。低压域方波电压信号可以是一个规则的方波信号，换言之，其电压值是呈现“0V-1.8V-0V-1.8V-0V...”的周期性规律的，那么，倒相后的低压域方波电压信号的电压值就会呈现“1.8V-0V-1.8V-0V-1.8V...”的周期性规律。

本实施例中，通过设置低压域倒相电路200输入的低压域方波电压信号转化为倒相的低压域方波电压信号，低压域方波电压信号和倒相后的方低压域波电压信号是共同输入至高压域转换电路400压域方波电压信号和倒相后的低压域方波电压信号在波形上互补，使高压域转换电路400成稳定的负载，进而使得低压域方波电压信号转化为高压域方波电压信号输出。本申请涉及的电平转换电路在电压信号周期性快速变化时，电平转换速度快，输出信号响应速度快。

如图2所示，在本申请的一实施例中，所述低压域倒相电路200包括第一PMOS管210和第一NMOS管220。所述第一PMOS管210的源极211与所述低压电压源300电连接。所述第一NMOS管220的源极221接地。所述第一NMOS管220的漏极222与所述第一PMOS管210的漏极212电连接。所述第一NMOS管220的栅极223与所述第一PMOS管210的栅极213电连接。所述低压信号输入端100电连接于所述第一NMOS管220的栅极223与所述第一PMOS管210的栅极213之间的连接链路。

具体地，本实施例中，低压域倒相电路200由第一PMOS管210和第一NMOS管220构成。第一PMOS管210和第一NMOS管220结合形成的组件起到了倒相器的作用。

请继续参阅图2，在本申请的一实施例中，所述高压域转换电路400包括第二NMOS管410、第三NMOS管420、第二PMOS管430和第三PMOS管440。

所述第二NMOS管410的源极411接地。所述第二NMOS管410的栅极412电连接于所述第一NMOS管220的漏极222与所述第一PMOS管210的漏极212之间的连接链路。所述第三NMOS管420的源极421接地。所述第三NMOS管420的栅极422电连接于所述第一NMOS管220的栅极223与所述低压信号输入端100之间的连接链路。所述第二PMOS管430的漏极431与所述第二NMOS管410的漏极413电连接。所述第二PMOS管430的栅极432与所述第三NMOS管420的漏极423电连接。所述第三PMOS管440的漏极441与所述第三NMOS管420的漏极423电连接。所述第三PMOS管440的栅极442与所述第二NMOS管410的漏极413电连接。所述第二PMOS管430的源极433与所述第三PMOS管440的源极443电连接。所述高压电压源500电连接于所述第二PMOS管430的源极433与所述第三PMOS管440的源极443之间的连接链路。

具体地，所述高压域转换电路400由第二NMOS管410、第三NMOS管420、第二PMOS管430和第三PMOS管440构成，这四个MOS管交叉耦合形成负载。

请继续参阅图2，在本申请的一实施例中，所述高压信号输出端600包括第一输出端610和第二输出端620。所述第一输出端610电连接于所述第二PMOS管430的漏极431与所述第二NMOS管410的漏极413之间的连接链路。所述第二输出端620电连接于所述第三PMOS管440的漏极441与所述第三NMOS管420的漏极423之间的连接链路。

具体地，所述低压信号输入端100的电压信号极性和所述第一输出端610的电压信号极性相同，所述低压信号输入端100的电压信号极性和所述第二输出端620的电压信号极性相反。即，所述第二输出端620的电压信号极性和Vn点的电压信号极性相同。

所述低压信号输入端100的电压信号极性和所述第一输出端610的电压信号极性相同的意思是，当所述低压信号输入端100输入的电压值为0V时，所述第一输出端610输出的电压值也是0V。当所述低压信号输入端100输入的电压值为1.8V时，所述第一输出端610输出的电压值也是1.8V。

所述低压信号输入端100的电压信号极性和所述第二输出端620的电压信号极性相反的意思是，当所述低压信号输入端100输入的电压值为0V时，所述第二输出端620输出的电压值是1.8V。当所述低压信号输入端100输入的电压值为1.8V时，所述第二输出端620输出的电压值是0V。

本实施例中，高压信号输出端600使用了两个输出端进行输出，这样可以更好的匹配高压域转换电路400的交叉耦合结构。

在本申请的一实施例中，所述第一PMOS管210的阈值电压大于0且小于低压电压源300的输出电压值。所述第一NMOS管220的阈值电压等于大于0且小于所述低压电压源300的输出电压值。

具体地，阈值电压是工艺参数，主要由MOS管器件特性决定，本申请中MOS管的阈值电压代表MOS管的导通电压阈值，后续出现同样的名词不再重复解释。第一PMOS管210和第一NMOS管220都是低压域MOS管，其阈值电压(数值上等于其导通阈值电压)是相同的，且都大于0且小于低压电压源300的输出电压值，这样才可以保证第一PMOS管210和第一NMOS管220的正常导通。

所述第一PMOS管210的阈值电压和所述第一NMOS管220的阈值电压没有必然的数值关系，阈值电压的数值依据MOS管器件的器件自身属性决定，即在工厂生产MOS管时决定。

在本申请的一实施例中，所述第二NMOS管410的阈值电压大于所述第一NMOS管220的阈值电压且小于高压电压源的输出电压值，所述第二NMOS管410的阈值电压等于所述第三NMOS管420的阈值电压。

具体地，第二NMOS管410和第三NMOS管420都是高压域NMOS管，其阈值电压相同，都大于低压域NMOS管的阈值电压(即大于所述第一NMOS管220的阈值电压)且小于高压电压源500的输出电压值，这样才可以保证所述第二NMOS管410和所述第三NMOS管420。

在本申请的一实施例中，所述第二PMOS管430的阈值电压大于所述第一PMOS管410的阈值电压且小于高压电压源的输出电压值，所述第二PMOS管430的阈值电压等于所述第三PMOS管440的阈值电压。

具体地，所述第二PMOS管430和所述第三PMOS管440均为高圧域PMOS管，其阈值电压相同，都大于低压域PMOS管的阈值电压(即大于所述第一PMOS管210的阈值电压)且小于高压电压源500的输出电压值，这样才可以保证所述第二PMOS管430和所述第三PMOS管440的正常导通。

第二NMOS管410和第二PMOS管430没有必然的数值关系，阈值电压的数值依据MOS管器件的器件自身属性决定，即在工厂生产MOS管时决定。

通过以上对第一PMOS管210，第一NMOS管220，第二NMOS管410，第三NMOS管420，第二PMOS管430，以及第三PMOS管440的阈值电压的设置，使得低压域倒相电路200处于低压域，高压域转换电路400整体处于高压域。

如图2所示，设低压域电压值为1.8V，高压域电压值为3.3V，那么阐述下整个电平转换电路的工作原理是：当低压信号输入端100从1.8V切到0时，第一NMOS管220关闭，第一PMOS管210导通，此时Vn倒相后输出1.8V电压。由于Vn处电压为1.8V，使得410导通。由于低压信号输入端100处电压为0，使得420关闭。进而使得第二PMOS管430关闭，第三PMOS管440导通，第二输出端620输出3.3V电压。第一输出端610输出电压为0。

当低压信号输入端100从0V切到1.8V时，第一NMOS管导通，第一PMOS管关闭，此时Vn倒相后输出0V电压。由于Vn处电压为0V，使得所述第二NMOS管410关闭。由于低压信号输入端100处电压为1.8V，使得所述第三NMOS管420导通。进而使得第二PMOS管430导通，第三PMOS管440关闭，第一输出端610输出3.3V电压。第二输出端620输出电压为0。

如图3所示，在本申请的一实施例中，所述电平转换电路包括第四NMOS管710和第五NMOS管720。所述第四NMOS管710的栅极711与所述低压信号输入端100电连接。所述第四NMOS管710的漏极712与所述第二PMOS管430电连接。所述第四NMOS管710的源极713电连接于所述第二PMOS管430的漏极431与所述第二NMOS管410的漏极413之间的连接链路。

如图3所示，在本申请的一实施例中，所述第五NMOS管720的漏极722与所述第三PMOS管440电连接，所述第五NMOS管720的源极723电连接于所述第三PMOS管440的漏极441与所述第三NMOS管420的漏极423之间的连接链路。

具体地，本实施例中，增加了两个NMOS管：第四NMOS管710和第五NMOS管720。这两个管子都是低压域的。当低压信号输入端100从0切到1.8V时，第四NMOS管710的栅极711通入了1.8V电压，使得第四NMOS管710导通，这样相对于上个实施例的电路结构，增加第四NMOS管710可以给第一输出端610灌入更多的电流，帮助电压抬升的速度，相当于增加了高压域转换电路400的响应速度，加快了电压翻转的建立。此时，第五NMOS管720的极性和Vn点的极性相同。Vn点的极性和低压信号输入端100的极性相反，电压是0V。那么第五NMOS管720的栅极721就通入0V电压，第五NMOS管720未导通。

反之，当低压信号输入端100从1.8V切到0V时，第四NMOS管710的栅极711通入了0V电压，第四NMOS管710未导通。此时，第五NMOS管720的极性和Vn点的极性相同。Vn点的极性和低压信号输入端100的极性相反，电压是1.8V。那么第五NMOS管720的栅极721就通入1.8V电压，第五NMOS管720导通。第五NMOS管720导通可以对第二输出端620这个输出节点灌入更多的电流，增加它的输出响应速度。

本实施例中，在上个实施例的电平转化电路结构基础上，增加了第四NMOS管710和第五NMOS管720，这样增加了两个高压信号输出端600的响应能力，让高压输出信号能够更快的翻转建立。

在本申请的一实施例中，所述第一NMOS管220的阈值电压等于所述第四NMOS管710的阈值电压等于所述第五NMOS管720的阈值电压。

具体地，第四NMOS管710和第五NMOS管720也是低压域的MOS管，因为要配合低压信号输入端100的电压值变化而进行导通-关断状态的切换，从而为输出端灌入更多的电流，具体机理已经在前文中做出过说明，此处不再赘述。

以上所述实施例的各技术特征可以进行任意的组合，各方法步骤也并不做执行顺序的限制，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims

1.一种电平转换电路，其特征在于，包括：

低压信号输入端，用于输入一个低压域方波电压信号；

低压域倒相电路，用于将所述低压域方波电压信号倒相；

高压域转换电路，用于将倒相后的低压域方波电压信号转化为高压域的方波电压信号；所述高压域转换电路还与所述低压信号输入端电连接；

2.根据权利要求1所述的电平转换电路，其特征在于，所述低压域倒相电路包括：

所述低压信号输入端电连接于所述第一NMOS管的栅极与所述第一PMOS管的栅极之间的连接链路。

3.根据权利要求2所述的电平转换电路，其特征在于，所述高压域转换电路包括：

所述第二PMOS管的源极与所述第三PMOS管的源极电连接；

4.根据权利要求3所述的电平转换电路，其特征在于，所述高压信号输出端包括：

5.根据权利要求4所述的电平转换电路，其特征在于，所述第一PMOS管的阈值电压大于0且小于低压电压源的输出电压值，所述第一NMOS管的阈值电压大于0且小于所述低压电压源的输出电压值。

6.根据权利要求5所述的电平转换电路，其特征在于，所述第二NMOS管的阈值电压大于所述第一NMOS管的阈值电压且小于高压电压源的输出电压值，所述第二NMOS管的阈值电压等于所述第三NMOS管的阈值电压。

7.根据权利要求6所述的电平转换电路，其特征在于，所述第二PMOS管的阈值电压大于所述第一PMOS管的阈值电压且小于高压电压源的输出电压值，所述第二PMOS管的阈值电压等于所述第三PMOS管的阈值电压。

8.根据权利要求7所述的电平转换电路，其特征在于，还包括：

第四NMOS管，所述第四NMOS管的栅极与所述低压信号输入端电连接，所述第四NMOS管的漏极与所述第二PMOS管电连接，所述第四NMOS管的源极电连接于所述第二PMOS管的漏极与所述第二NMOS管的漏极之间的连接链路。

9.根据权利要求8所述的电平转换电路，其特征在于，还包括：

10.根据权利要求9所述的电平转换电路，其特征在于，所述第一NMOS管的阈值电压等于所述第四NMOS管的阈值电压等于所述第五NMOS管的阈值电压。