CN214672576U - 一种射频前端器件的模组封装结构 - Google Patents
一种射频前端器件的模组封装结构 Download PDFInfo
- Publication number
- CN214672576U CN214672576U CN202120412263.9U CN202120412263U CN214672576U CN 214672576 U CN214672576 U CN 214672576U CN 202120412263 U CN202120412263 U CN 202120412263U CN 214672576 U CN214672576 U CN 214672576U
- Authority
- CN
- China
- Prior art keywords
- chip
- glass substrate
- end device
- thin film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
一种射频前端器件的模组封装结构，包括至少两种不同的芯片，芯片设有第一表面和第二表面，第一表面设有焊盘，还包括玻璃基板、包封结构和接线结构；该玻璃基板的第一表面通过薄膜层与芯片的第一表面贴合，该玻璃基板和薄膜层分别开设有连通至焊盘的第一通孔；包封结构包封芯片第二表面和侧表面以及玻璃基板和薄膜层的侧表面；接线结构覆于玻璃基板第二表面，并延伸至第一通孔与焊盘电性连接。本实用新型能实现多种芯片的集成、解决产品翘曲问题及因焊盘材质不同导致开口匹配不同等异常，提高产品良率及可靠性，且实现轻薄短小的封装，提升空间率。
Description
技术领域
本实用新型涉及半导体封装领域，特别是一种射频前端器件的模组封装结构。
背景技术
随着各种电子设备以及无源电子器件的需求增长，移动消费类客户需要实现器件小型化和更高集成度。所以电子装置设备的集成度度越来越高，***级封装(SiP,System-in-Package)越来越多的应用到不同的领域。***级封装的优势在于可以将多颗异质芯片或器件，如有源无源器件或芯片、MEMS或光学器件等集成组装到一起，实现特定功能的单个封装体，从而形成一个***或子***。
目前的集成方式，主要是将前期封装好的器件或其他封好的异质芯片，通过二次封装的方法集成到一个封装体中，达到高度集成的目的。该传统的方法，成本高、工序繁多、精度有限，且体积较大。扇出型封装属于先进封装技术，由于其不需要中介层(Interposer)、填充物(Underfill)与导线，并且省略黏晶、打线等制程，大多采用在芯片表面或背面重新布线(Redistribution)与凸块(Bumping)技术作为I/O布线手段，逐步占据了市场地位。
虽然扇出型封装有很多优点，如设计灵活、较好的电性能及热性能、高频应用、高密度布线和成本更低，但是其存在的晶圆翘曲对后续工艺的影响且容易造成碎片；通过常规的PI工艺和电镀工艺进行RDL线路制作，线宽、线距较大；以及成本较高。
实用新型内容
本实用新型的主要目的在于克服现有技术中，多芯片封装存在的晶圆翘曲对后续工艺的影响且容易造成碎片、工艺复杂，成本高的缺陷，提出一种射频前端器件的模组封装结构。
本实用新型采用如下技术方案：
一种射频前端器件的模组封装结构，包括至少两种不同的芯片，芯片设有第一表面和第二表面，第一表面设有焊盘，其特征在于：还包括玻璃基板、包封结构和接线结构；该玻璃基板的第一表面通过薄膜层与芯片的第一表面贴合，该玻璃基板和薄膜层分别开设有连通至焊盘的第一通孔；包封结构包封芯片第二表面和侧表面以及玻璃基板和薄膜层的侧表面；接线结构覆于玻璃基板第二表面，并延伸至第一通孔与焊盘电性连接。
优选的，所述芯片为滤波器芯片、功率放大器芯片或低噪声放大器。
优选的，所述芯片为滤波器芯片，其第一表面还设有功能区，所述薄膜层在该功能区位置开设有第二通孔。
优选的，所述接线结构包括金属布线层和若干信号端口；该金属布线层覆盖于所述玻璃基板第二表面且延伸至所述第一通孔与焊盘电性连接，其还设有若干外连区域；该信号端口与外连区域电性连接。
优选的，所述接线结构还包括钝化层，该钝化层覆盖于所述金属布线层表面及玻璃基板第二表面外露区域，且在外连区域处开设有第三通孔，所述信号端口设置于该第三通孔处。
优选的，所述信号端口为镍钯金、镍金、钛铜焊盘或者BGA焊球。
优选的，所述钝化层采用聚酰亚胺光刻胶或聚酰亚胺干膜。
优选的，所述包封结构到芯片的厚度为20um-100um。
优选的，所述包封结构采用EMC或molding干膜。
优选的，所述薄膜层可采用环氧树脂光刻胶、环氧树脂干膜、聚酰亚胺光刻胶或聚酰亚胺干膜。
由上述对本实用新型的描述可知，与现有技术相比，本实用新型具有如下有益效果：
1、本实用新型的结构，使用玻璃基板作为载板同时又可作为钝化层，将射频前段不同器件通过倒装方式进行模组块封装，能实现多种异质芯片的集成、解决产品翘曲问题及因焊盘材质不同导致开口匹配不同等异常，提高产品良率及可靠性，且实现轻薄短小的封装，提升空间率。
2、本实用新型的结构，其芯片可以为滤波器芯片、功率放大器芯片或低噪声放大器等，对于具有功能区的芯片，可通过玻璃基板和薄膜层形成空腔来保护芯片的功能区，即玻璃基板还可作为SAW器件的IDT保护盖板。
3、本实用新型的结构，在玻璃基板的第二表面制作布线层一面，相对塑封重构表面，其表面平整、翘曲小，有利于精细线路的制作。
4、本实用新型的结构，利用玻璃基板的导电通孔、金属布线层等形成扇出型芯片封装结构，可将多种不同基材的器件进行同步封装，省略了TSV打孔、临时键合等工艺使成本大大降低，解决了传统SAW-WLP裂片问题及模组集成耗时长的问题。
附图说明
图1为本实用新型结构图；
图2为本实用新型工艺流程图一；
图3为本实用新型工艺流程图二(制作接线结构)；
其中：10、芯片，11、焊盘，12、功能区，20、玻璃基板，21、第一通孔，22、空腔，30、包封结构，40、接线结构，41、金属布线层，42、信号端口，43、钝化层,44、第三通孔，50、薄膜层，51、第二通孔。
具体实施方式
以下通过具体实施方式对本实用新型作进一步的描述。
本实用新型中出现的“第一”、“第二”等用语仅是为了方便描述，以区分具有相同名称的不同组成部件，并不表示先后或主次关系。
在本实用新型的描述中，采用了“上”、“下”、“左”、“右”、“前”和“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型保护范围的限制。
参见图1，一种射频前端器件的模组封装结构，包括至少两种不同的芯片10，芯片10设有第一表面和第二表面，第一表面设有焊盘11；还包括玻璃基板20、包封结构30和接线结构40；该玻璃基板20的第一表面通过薄膜层50与芯片10的第一表面贴合，该玻璃基板20和薄膜层50分别开设有连通至焊盘11的第一通孔21；包封结构30包封芯片10第二表面和侧表面以及玻璃基板20和薄膜层50的侧表面；接线结构40覆于玻璃基板20第二表面，并延伸至第一通孔21与焊盘11电性连接。
本实用新型中，芯片10可以是水平间隔分布，相邻芯片10之间具有间隙。芯片10可以是滤波器芯片、功率放大器芯片或低噪声放大器等射频前端器件，芯片10的大小可相同或不同，具体的芯片组合可根据射频前端器件模组需求设计，不作限定。
实际应用中，若其中一芯片10为滤波器芯片，其第一表面还设有功能区12，该功能区12需要一空腔进行保护，因此，薄膜层50在该功能区12位置开设有第二通孔51，则通过玻璃基板20和薄膜层50在功能区12处围成一空腔22。
参见图2，玻璃基板20中的第一通孔21与薄膜层50的第一通孔21相对应，其直径可相同或不同，优选的，玻璃基板20的第一通孔21直径大于等于薄膜层50的第一通孔21直径。玻璃基板20的第一通孔21可采用激光打孔和HF刻蚀，薄膜层50的第一通孔21可采用光刻工艺制作。薄膜层50可采用环氧树脂光刻胶、环氧树脂干膜、聚酰亚胺光刻胶、聚酰亚胺干膜等。
进一步的，参见图3，接线结构40包括金属布线层41和若干信号端口42；该金属布线层41覆盖于玻璃基板20第二表面且延伸至第一通孔21与焊盘11电性连接，其还设有若干外连区域；该信号端口42与外连区域电性连接。
本实用新型中，金属布线层41的数量可以是一层，两层、三层甚至更多，以满足不同布线需求。金属布线层41可采用电镀、去胶和刻蚀等工艺制作而成，其图案是根据射频前端器件模组的具体接线线路进行设计，不作限定。信号端口42可为镍钯金、镍金、钛铜焊盘或者BGA焊球等。
另外，为了保护金属布线层41，接线结构40还包括钝化层43，该钝化层43覆盖于金属布线层41表面及玻璃基板20第二表面外露区域且在外连区域处开设有第三通孔43。信号端口42设置于该第三通孔43处。该钝化层43能防止金属布线层41氧化，其数量可根据金属布线层41的数量设置，钝化层43采用聚酰亚胺光刻胶、聚酰亚胺干膜等。
进一步的，制作包封结构30可采用塑封工艺，材料可选用EMC、molding干膜等。该包封结构30可将芯片10外露的表面进行塑封，外露的表面包括有芯片10的第二表面和侧表面，该侧表面是指连接第一表面和第二表面的表面。同时包封结构30还将薄膜层50和玻璃基板20侧表面塑封。
进一步的，采用塑封工艺制作包封结构30后，需对芯片10第二表面处的包封结构30进行减薄以减小整体体积，减薄后，该包封结构30表面到芯片10第二表面的厚度为20um-100um，参见图1。
本实用新型中，将玻璃基板20作为玻璃盖板或钝化层结构，且与至少两芯片10(滤波器、PA、LNA等不同功能器件)贴合，再利用包封结构30进行塑封，解决产品翘曲问题及因焊盘材质不同导致开口匹配不同等异常，提高产品良率及可靠性。
上述仅为本实用新型的具体实施方式，但本实用新型的设计构思并不局限于此，凡利用此构思对本实用新型进行非实质性的改动，均应属于侵犯本实用新型保护范围的行为。
Claims (10)
1.一种射频前端器件的模组封装结构，包括至少两种不同的芯片，芯片设有第一表面和第二表面，第一表面设有焊盘，其特征在于：还包括玻璃基板、包封结构和接线结构；该玻璃基板的第一表面通过薄膜层与芯片的第一表面贴合，该玻璃基板和薄膜层分别开设有连通至焊盘的第一通孔；包封结构包封芯片第二表面和侧表面以及玻璃基板和薄膜层的侧表面；接线结构覆于玻璃基板第二表面，并延伸至第一通孔与焊盘电性连接。
2.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述芯片为滤波器芯片、功率放大器芯片或低噪声放大器。
3.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述芯片为滤波器芯片，其第一表面还设有功能区，所述薄膜层在该功能区位置开设有第二通孔。
4.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述接线结构包括金属布线层和若干信号端口；该金属布线层覆盖于所述玻璃基板第二表面且延伸至所述第一通孔与焊盘电性连接，其还设有若干外连区域；该信号端口与外连区域电性连接。
5.如权利要求4所述的一种射频前端器件的模组封装结构，其特征在于：所述接线结构还包括钝化层，该钝化层覆盖于所述金属布线层表面及玻璃基板第二表面外露区域，且在外连区域处开设有第三通孔，所述信号端口设置于该第三通孔处。
6.如权利要求4所述的一种射频前端器件的模组封装结构，其特征在于：所述信号端口为镍钯金、镍金、钛铜焊盘或者BGA焊球。
7.如权利要求5所述的一种射频前端器件的模组封装结构，其特征在于：所述钝化层采用聚酰亚胺光刻胶或聚酰亚胺干膜。
8.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述包封结构表面到芯片第二表面的厚度为20um-100um。
9.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述包封结构采用EMC或molding干膜。
10.如权利要求1所述的一种射频前端器件的模组封装结构，其特征在于：所述薄膜层采用环氧树脂光刻胶、环氧树脂干膜、聚酰亚胺光刻胶或聚酰亚胺干膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120412263.9U CN214672576U (zh) | 2021-02-24 | 2021-02-24 | 一种射频前端器件的模组封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120412263.9U CN214672576U (zh) | 2021-02-24 | 2021-02-24 | 一种射频前端器件的模组封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN214672576U true CN214672576U (zh) | 2021-11-09 |
Family
ID=78448934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120412263.9U Active CN214672576U (zh) | 2021-02-24 | 2021-02-24 | 一种射频前端器件的模组封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN214672576U (zh) |
-
2021
- 2021-02-24 CN CN202120412263.9U patent/CN214672576U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9881863B2 (en) | Semiconductor packages and methods of packaging semiconductor devices | |
| US10867897B2 (en) | PoP device | |
| US9343429B2 (en) | Semiconductor device and method of forming double-sided through vias in saw streets | |
| WO2019179184A1 (zh) | 一种封装结构及其制作方法、电子设备 | |
| US8922005B2 (en) | Methods and apparatus for package on package devices with reversed stud bump through via interconnections | |
| US8492201B2 (en) | Semiconductor device and method of forming through vias with reflowed conductive material | |
| US10186488B2 (en) | Manufacturing method of semiconductor package and manufacturing method of semiconductor device | |
| TWI723885B (zh) | 半導體封裝 | |
| EP3128551B1 (en) | Semiconductor package and manufacturing method thereof | |
| KR20200018357A (ko) | 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐 | |
| US9299650B1 (en) | Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof | |
| CN214672576U (zh) | 一种射频前端器件的模组封装结构 | |
| TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| US8736076B2 (en) | Multi-chip stacking of integrated circuit devices using partial device overlap | |
| TW202333243A (zh) | 具有用於散熱件和電磁干擾屏蔽件的分隔蓋的封裝件 | |
| CN113410215B (zh) | 半导体封装结构及其制备方法 | |
| US11621218B1 (en) | Single side modular 3D stack up SiP with mold cavity | |
| EP4362086A1 (en) | Chip package structure and electronic apparatus | |
| KR101055491B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| CN118039572A (zh) | 电子封装件及其制法 | |
| KR20230143952A (ko) | 전자파 흡수 금속 바아를 이용한 반도체 디바이스 및 그 제조 방법 | |
| TW202245083A (zh) | 基於雷射的重新分佈和多層堆疊之封裝 | |
| TW202349575A (zh) | 半導體裝置和用於先進散熱的方法 | |
| CN110634830A (zh) | 一种多芯片集成的封装方法和结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |