TW202349575A - 半導體裝置和用於先進散熱的方法 - Google Patents

半導體裝置和用於先進散熱的方法 Download PDF

Info

Publication number
TW202349575A
TW202349575A TW112106988A TW112106988A TW202349575A TW 202349575 A TW202349575 A TW 202349575A TW 112106988 A TW112106988 A TW 112106988A TW 112106988 A TW112106988 A TW 112106988A TW 202349575 A TW202349575 A TW 202349575A
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
heat spreader
substrate
cavity
Prior art date
Application number
TW112106988A
Other languages
English (en)
Inventor
李承炫
李喜秀
Original Assignee
新加坡商星科金朋私人有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新加坡商星科金朋私人有限公司 filed Critical 新加坡商星科金朋私人有限公司
Publication of TW202349575A publication Critical patent/TW202349575A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體裝置具有基板及安置在該基板上方之半導體晶粒。膠帶安置於該半導體晶粒上方。囊封體沈積於該基板、半導體晶粒及膠帶上方。該膠帶經移除以在該半導體晶粒上方之該囊封體中留下空腔。屏蔽層形成於該囊封體及半導體晶粒上方。熱散播器安置在該屏蔽層上方。該熱散播器包括延伸至該囊封體之該空腔中的突起部。

Description

半導體裝置和用於先進散熱的方法
本發明大體上係關於半導體裝置，且更特定言之，係關於一種半導體裝置及用於進階散熱之方法。
半導體裝置通常發現於現代電子產品中。半導體裝置執行廣泛範圍之功能，諸如信號處理、高速計算、傳輸及接收電磁信號、控制電子裝置、將日光轉換成電及產生電視顯示器之視覺影像。半導體裝置可見於通信、電力轉換、網路、電腦、娛樂及消費型產品領域。半導體裝置亦可見於軍事應用、航空、汽車、工業控制器及辦公裝備。
處置半導體裝置之熱輸出為半導體製造之主要問題。封裝通常具有經附接以幫助散熱之熱散播器或散熱器。對於現代封裝類型，隨著界面間距及封裝厚度減少且接腳計數增加，會在操作期間產生較多熱量。因此，需要用以高效地耗散由半導體封裝產生的熱量之新方法及裝置。
本發明的一態樣為一種製造半導體裝置之方法，其包含：提供基板；將半導體晶粒安置在該基板上方；將膠帶安置在該半導體晶粒上方；將囊封體沈積在該基板、該半導體晶粒及該膠帶上方；移除該膠帶以在該半導體晶粒上方之該囊封體中留下空腔；在該囊封體及該半導體晶粒上方形成屏蔽層；及將熱散播器安置在該屏蔽層上方，其中該熱散播器包括延伸至該囊封體之該空腔中之突起部。
如本發明的所述態樣之方法進一步包括：在該屏蔽層上方將熱界面材料沈積至該空腔中；及將該熱散播器安置成該突起部接觸該熱界面材料。
如本發明的所述態樣之方法進一步包括將天線安置在該基板上方與該半導體晶粒相對。
如本發明的所述態樣之方法進一步包括將第二囊封體沈積在該天線上方。
如本發明的所述態樣之方法進一步包括將板至板連接器安置在該基板上方。
如本發明的所述態樣之方法進一步包括：提供該熱散播器作為平板；及藉由將該熱散播器按壓至該空腔中而形成該突起部。
本發明的另一態樣為一種製造半導體裝置之方法，其包含：提供半導體晶粒；將囊封體沈積在該半導體晶粒上方，其中空腔形成於該半導體晶粒上方之該囊封體中；在該囊封體及半導體晶粒上方形成屏蔽層；及將熱散播器安置在該屏蔽層上方。
如本發明的另一態樣所述之方法進一步包括將該半導體晶粒安置在天線基板上方。
如本發明的另一態樣所述之方法進一步包括藉由以下操作在該囊封體中形成該空腔：將膠帶安置在該半導體晶粒上方；將該囊封體沈積在該膠帶及該半導體晶粒上方；及在沈積該囊封體之後移除該膠帶。
如本發明的另一態樣所述之方法進一步包括將該熱散播器按壓至該空腔中。
本發明的又一態樣為一種半導體裝置，其包含：半導體晶粒；囊封體，其沈積於該半導體晶粒上方，其中空腔形成於該半導體晶粒上方之該囊封體中；屏蔽層，其形成於該囊封體及該半導體晶粒上方；及熱散播器，其安置在該屏蔽層上方。
在如本發明的又一態樣所述之半導體裝置中，該熱散播器包括延伸至該囊封體之該空腔中之突起部。
如本發明的又一態樣所述之半導體裝置進一步包括安置於該空腔中之熱界面材料，其中該熱界面材料自該屏蔽層延伸至該熱散播器。
如本發明的又一態樣所述之半導體裝置進一步包括安置在該半導體晶粒下方之天線基板。
如本發明的又一態樣所述之半導體裝置進一步包括安置在該天線基板上方鄰近該半導體晶粒之板至板連接器。
於以下描述中參考圖式於一或多個具體實例中描述本發明，在該等圖式中，相似編號表示相同或類似元件。儘管本發明係依據用於達成本發明目標之最佳模式來描述，但所屬領域中具通常知識者將瞭解，其意欲涵蓋如可包括如由所附申請專利範圍及如由以下揭示內容及附圖支援之其等效物所界定的本發明之精神及範圍內的替代方案、修改及等效物。如本文中所使用之術語「半導體晶粒」係指詞之單數形式及複數形式兩者，並且因此，可指單個半導體裝置及多個半導體裝置兩者。
通常使用兩種複雜製造製程來製造半導體裝置：前端製造及後端製造。前端製造涉及在半導體晶圓之表面上形成複數個晶粒。晶圓上之各晶粒含有主動及被動電組件，該等電組件電連接以形成功能性電路。諸如電晶體及二極體等主動電組件具有控制電流之流動的能力。諸如電容器、電感器及電阻器等被動電組件在執行電路功能所需之電壓與電流之間建立了關係。
後端製造係指將成品晶圓切割或單粒化(singulating)成個別半導體晶粒且對半導體晶粒進行封裝以用於結構支撐、電互連及環境隔離。為了單粒化半導體晶粒，沿著稱為鋸切道或劃線之晶圓之非功能性區刻劃及打破晶圓。使用雷射切割工具或鋸片單粒化晶圓。在單粒化之後，將個別半導體晶粒安裝至封裝基板，該封裝基板包括接腳或接觸襯墊以用於與其他系統組件互連。接著將形成於半導體晶粒上方之接觸襯墊連接至封裝內之接觸襯墊。可與導電層、凸塊、柱形凸塊、導電膏、接合線或其他適合之互連結構進行電連接。囊封體或其他模製化合物沈積於封裝上方以提供實體支撐及電隔離。接著將成品封裝***至電系統中，且使半導體裝置之功能性可用於其他系統組件。
圖1a展示具有基底基板材料102之半導體晶圓100，該基底基板材料諸如矽、鍺、磷化鋁、砷化鋁、砷化鎵、氮化鎵、磷化銦、碳化矽或其他塊狀半導體材料。複數個半導體晶粒或組件104形成於由如上文所描述之非主動晶粒間晶圓區域或鋸切道106分離之晶圓100上。鋸切道106提供切割區域以將半導體晶圓100單粒化成個別半導體晶粒104。在一個具體實例中，半導體晶圓100具有100至450公釐(mm)之寬度或直徑。
圖1b展示半導體晶圓100之一部分的橫截面視圖。各半導體晶粒104具有背部或非主動表面108及主動表面110，該背部或非主動表面108及該主動表面110含有實施為主動裝置、被動裝置、導電層及介電層之類比或數位電路，該等主動裝置、被動裝置、導電層及介電層形成於晶粒內或上方且根據晶粒之電性設計及功能而電互連。舉例而言，電路可包括形成於主動表面110內之一或多個電晶體、二極體及其他電路元件以實施類比電路或數位電路，諸如數位信號處理器（digital signal processor；DSP）、ASIC、MEMS記憶體或其他信號處理電路。半導體晶粒104亦可含有諸如電感器、電容器及電阻器的整合式被動裝置（integrated passive device；IPD）以用於RF信號處理。半導體晶圓100之背部表面108可藉由機械研磨或蝕刻製程進行視情況選用之背磨操作以移除基底材料102之一部分且減小半導體晶圓100及半導體晶粒104之厚度。
導電層112使用物理氣相沈積（physical vapor deposition；PVD）、化學氣相沈積（chemical vapor deposition；CVD）、電解電鍍、無電式電鍍或其他適合的金屬沈積製程而形成於主動表面110上方。導電層112包括鋁（Al）、銅（Cu）、錫（Sn）、鎳（Ni）、金（Au）、銀（Ag）或其他合適之導電材料之一或多個層。導電層112作為電連接至主動表面110上之電路的接觸襯墊操作。
導電層112可形成為與半導體晶粒104之邊緣相距第一距離並排安置之接觸襯墊，如圖1b中所展示。替代地，導電層112可形成為接觸襯墊，該等接觸襯墊在多個列中偏移以使得第一列接觸襯墊安置成距晶粒之邊緣第一距離，且第二列接觸襯墊與安置成距晶粒之邊緣第二距離的第一列交替。導電層112表示形成於具有用於後續電互連至較大系統之接觸襯墊的半導體晶粒104上方之最後導電層。然而，可存在形成於主動表面110上之實際半導體裝置與接觸襯墊112之間的一或多個中間導電層及絕緣層以用於信號路由。
使用蒸發、電解電鍍、無電式電鍍、落球或網版印刷製程將導電凸塊材料沈積於導電層112上方。凸塊材料可為Al、Sn、Ni、Au、Ag、鉛（Pb）、鉍（Bi）、Cu、焊料及其組合，其具有視情況選用之焊劑溶液。舉例而言，凸塊材料可為共晶Sn/Pb、高鉛焊料或無鉛焊料。使用合適附接或接合製程將凸塊材料接合至導電層112。凸塊材料可藉由將材料加熱超過其熔點而回焊以形成導電球或凸塊114。在一個具體實例中，導電凸塊114形成於具有潤濕層、障壁層及黏著層之凸塊下金屬化物（under bump metallization；UBM）上方。導電凸塊114亦可壓縮接合或熱壓接合至導電層112。導電凸塊114表示可形成於導電層112上方以用於電連接至基板之一種類型的互連結構。互連結構亦可使用接合線、導電膏、柱形凸塊、微型凸塊、導電柱或其他電互連件。
在圖1c中，半導體晶圓100使用鋸片或雷射切割工具118藉由鋸切道106單粒化成個別半導體晶粒104。可檢測及電測試個別半導體晶粒104以用於已知良好晶粒（know-good die；KGD）後單粒化之識別。
圖2a至圖2i繪示形成系統級封裝（system-in-package；SiP）裝置150，其具有多個半導體晶粒104及階梯式熱散播器。
圖2a展示基板152之部分橫截面視圖。雖然僅展示單個基板152，但通常在共同載體上使用本文中針對單個單元描述但整體執行之相同步驟來處理數百或數千個基板。基板152亦可作為多個單元之單個較大基板開始，該等單元在製造製程期間或之後自彼此單粒化。
基板152包括與一或多個導電層156交錯之一或多個絕緣層154。在一個具體實例中，絕緣層154為芯絕緣板，其中導電層156在例如覆銅壓合基板之頂部表面及底部表面上方圖案化。導電層156亦包括藉由絕緣層154電耦接之導電通孔。基板152可包括在彼此上方交錯之任何數目個導電層及絕緣層。焊料光罩或鈍化層可形成於基板152之任一側上方。在其他具體實例中，任何合適類型之基板或引線框架係用於基板152。
圖2b展示SiP裝置150形成於基板152上。基板152具有安裝於其上之半導體晶粒104a及104b，以及任何離散主動或被動組件、半導體晶粒，或預期功能性所需的其他組件。半導體晶粒104a及104b可為自共同半導體晶圓100單粒化之相同晶粒，或來自具有協作功能性之不同晶圓（例如，處理器及記憶體或收發器IC）之不同晶粒。在其他具體實例中，僅使用單個半導體晶粒104。任何數目、類型及組合之半導體晶粒以及其他電性組件可用於製造SiP模組150。
離散組件160及板至板（board-to-board；B2B）連接器162連同半導體晶粒104一起安裝至基板152。焊錫膏用於將離散組件152及B2B連接器162電且機械耦接至導電層156。可視需要安裝離散主動及被動組件之任何組合，例如以實施射頻（radio frequency；RF）濾波器。B2B連接器162用於將帶狀纜線或另一種類型的電性導管附接至SiP模組150以允許其他封裝與半導體晶粒104通信且利用該半導體晶粒之功能性。半導體晶粒104藉由導電層156連接至B2B連接器162且彼此連接。
在圖2c中，膠帶170附接至半導體晶粒104之背部表面108。膠帶170a附接至半導體晶粒104a上，且膠帶170b附接至半導體晶粒104b上。膠帶170係紫外線剝離膠帶、熱剝離膠帶、多層膠帶，或另一適合類型的膠帶。在一個具體實例中，膠帶170係由聚醯亞胺（polyimide；PI）或另一適合的聚合物形成。膠帶170使用黏著劑黏附至半導體晶粒104之背部表面上。在一些具體實例中，不同厚度之膠帶170用於各半導體晶粒104，其中較高半導體晶粒具有較薄膠帶且較短半導體晶粒具有較厚膠帶，使得膠帶170a之頂部表面與膠帶170b之頂部表面大致共面。
在圖2d中，囊封體或模製化合物176沈積於基板152上方，覆蓋半導體晶粒104之頂部表面及側表面。囊封體176亦在半導體晶粒104下方在半導體晶粒與基板152之間延伸。在其他具體實例中，替代地使用單獨的模具底部填充物（mold underfill；MUF）。
囊封體176係使用膏體印刷、壓縮模製、轉移模製、液體囊封體模製、真空層合、旋塗或其他適合的施加製程沈積之電絕緣材料。囊封體176可為聚合物複合材料，諸如環氧樹脂、環氧丙烯酸酯或具有或不具有填充劑之聚合物。囊封體176為非導電的且環境保護半導體裝置免受外部元件及污染物影響。
藉由利用膜輔助模製或另一適合的模製技術來使囊封體176之頂部表面與膠帶170之頂部表面共面。在一些具體實例中，膠帶170係可壓縮的且在模製期間經壓縮以確保膠帶170之頂部表面在模製期間為共面的，即使膠帶在SiP模組150自模具移除之後在囊封體176之頂部上方擴展亦如此。一旦膠帶經移除，膠帶170之頂部表面在模製時為共面的即提供了具有乾淨的空腔178之囊封體176之平坦且水平的頂部表面，但並非絕對必要的。在膠帶170之頂部表面並非全部共面之其他具體實例中，囊封體176沈積於所有膠帶170之頂部上方，且接著經蝕刻或背磨以使所有頂部表面共面。
藉由利用可在囊封之後移除的可移除式蓋或藉由使用保護非模製隔室內之B2B連接器的模具，B2B連接器162保持在囊封體176外部。囊封體176通常在基板152保持為較大面板之情況下沈積，同時形成多個SiP模組150。基板152之較大面板及囊封體176接著在完成製造之後經單粒化。
在圖2e中，藉由機械剝離移除膠帶170以曝露在囊封體176之空腔178內凹陷之半導體晶粒104的頂部表面。可藉由機械剝離結合熱或UV剝離來移除膠帶170，此適於所使用之類型的膠帶及黏著劑。在一些具體實例中，膠帶170作為模製製程之固有部分經移除，例如，藉由膠帶黏附至模具之頂部凹槽，使得當打開模具時移除膠帶。
藉由膠帶170置換囊封體176而產生空腔178。因此，空腔178具有與膠帶170及半導體晶粒104實質上相同的佔據面積大小及形狀。可使膠帶170之零件大於或小於半導體晶粒104，以產生具有比半導體晶粒大或小的佔據面積之空腔178。
在圖2f中，導電材料濺鍍於SiP模組150上方以形成導電屏蔽層180。屏蔽層180係使用任何合適的金屬沈積技術（例如，PVD、CVD、其他濺鍍方法、噴塗或電鍍）形成。濺鍍材料可為銅、鋼、鋁、金、其組合或任一其他適合導電材料。在一些具體實例中，屏蔽層180可藉由濺鍍於不同材料（例如，不鏽鋼-銅-不鏽鋼或鈦-銅）之多個層上而製造。
屏蔽層180縮減SiP模組150之組件與其他附近電子裝置之間的EMI。屏蔽層180藉由導電層156視情況連接至接地電壓節點，以改良EMI縮減。可藉由將屏蔽層濺鍍至基板152之曝露導電層的經曝露側表面上而將屏蔽層180連接至導電層156。藉由濺鍍屏蔽層180，B2B連接器162保持在屏蔽層外部，同時B2B連接器係由蓋或罩保護。屏蔽層180直接形成於半導體晶粒104之背部表面108上，且亦覆蓋囊封體176之頂部表面及側表面。
在圖2g中，熱界面材料（thermal interface material；TIM）182沈積至屏蔽層180上之空腔178中。TIM 182可為任何合適的熱透射材料，諸如熱膏、熱黏著劑、導熱襯墊或基於金屬之TIM。在一個具體實例中，焊料用作TIM 182。TIM 182可經施加為焊錫膏。
在圖2h中，階梯式熱散播器190安置在SiP模組150上方。熱散播器190包括與空腔178對準之突起部192。突起部192各自包括與對應的空腔178相同或略微地小於對應的空腔之寬度及形狀，使得突起部將裝配在經由屏蔽層180與半導體晶粒104具有高接觸表面積之空腔內。熱散播器190被稱作階梯式，此係因為空腔178之佔據面積內及外之不同厚度產生熱散播器之階梯狀外觀。
在圖2i中，熱散播器190向下置放在囊封體176之頂部上，使得突起部192延伸至空腔178中且實體地接觸TIM 182。在一些具體實例中，熱散播器190在空腔178外部實體地接觸屏蔽層180。在其他具體實例中，間隙保持在熱散播器190與屏蔽層180之間。在使用焊料之具體實例中，TIM 182可經回焊，從而將熱散播器190機械耦接至屏蔽層180。TIM 182自屏蔽層180延伸至熱散播器190，以將熱能自半導體晶粒104傳送至熱散播器。在一些具體實例中，突起部192經壓入至TIM 182中，使得TIM之一部分在突起部之側表面與屏蔽層180之側表面之間流動。使用階梯式熱散播器190促使熱散播器變得更接近於半導體晶粒104，且因此，熱能更有效地傳送至熱散播器。
額外散熱器可在稍後製造步驟處附接。焊料凸塊或另一互連結構可形成於基板152之底部上，以將SiP模組150整合至較大系統中。若形成為較大面板，則基板152經單粒化以使複數個SiP模組150彼此分離。個別SiP模組150經拾取且置放於帶及卷軸中以用於遞送，或直接置放至較大電性系統之PCB或其他基板上。
圖3a至圖3c繪示使用具有突起部202之階梯式衝壓機200以將平坦熱散播器204衝壓至空腔178中。圖3a展示安置在具有空腔178之囊封體176上方的平坦熱散播器204。衝壓機200以及與空腔178對準之突起部202安置在熱散播器204上方。在圖3b中，衝壓機200經向下按壓至熱散播器204上，以將熱散播器塑形或彎曲至空腔178中。衝壓機200之突起部202取決於空腔、衝壓機及熱散播器204之特定尺寸可或可不延伸至空腔178中。在圖3c中，衝壓機200經移除，以使熱散播器204按照具有空腔178之囊封體176之頂部表面塑形。熱散播器204之部分204a保持在囊封體176之較高部分上，而部分204b已經向下按壓至空腔178中更接近於半導體晶粒104。熱散播器204處於彎曲狀態以延伸至空腔178中。熱散播器204將通常在區域204a與204b之間具有彎曲邊緣，而非圖3c中所展示之銳角，但特定形狀將在不同具體實例之間廣泛地變化。TIM 182視需要經回焊以將熱散播器204機械且熱連接至半導體晶粒104。
圖4a及圖4b繪示在無衝壓之情況下利用平坦熱散播器210。平坦熱散播器210在圖4a及圖4b中所展示的最終產物中保持平坦。TIM 182完全地填充空腔176以將熱散播器210連接至半導體晶粒104。在圖4a中，熱散播器210仍在空腔178外部直接擱置在屏蔽層180上。視情況，如圖4b中所展示，TIM 182橫跨屏蔽層180之整個頂部表面且在熱散播器210之整個佔據面積內延伸。TIM 182視需要經回焊以將熱散播器210機械且熱連接至半導體晶粒104。
圖5繪示基於SiP模組150之天線級封裝（antenna-in-package；AiP）模組220之形成。一或多個離散天線模組222安裝至與半導體晶粒104相對之基板152之底部上，且接著用囊封體224經囊封。天線模組222為小PCB單元，其中天線形成為PCB上或中之導電層之一部分。天線模組222可包括例如形成於一個表面上之天線及形成於相對表面上之接地平面。
囊封體224類似於囊封體176且以類似方式形成。囊封體224形成有突出支腳226，以幫助將AiP模組220安裝至較大系統之另一基板。在一些具體實例中，天線模組222及囊封體224完全覆蓋基板152之底部表面，否則可能會形成互連結構，因此依賴於B2B連接器162以將AiP 220連接至外部系統。AiP模組220為完全整合式天線及收發器封裝，其可併入至行動裝置中以提供例如5G通信協定之完全實施。以上SiP模組及熱散播器具體實例中之任一者可與離散天線模組222一起使用以形成AiP模組220。
圖6繪示AiP模組230使用天線基板232形成。天線基板232類似於基板152形成，例如，其中絕緣芯及導電層經圖案化在頂部及底部表面上。焊料凸塊234用於將天線基板232安裝至SiP模組150之底部上。穿過天線基板232形成之導電通孔236將半導體晶粒104電耦接至經圖案化在天線基板之相對表面上之天線238。在其他具體實例中，天線238嵌入天線基板232內或形成於天線基板之另一表面上。支腳226在已經形成天線基板之後經模製至天線基板232之底部上作為單獨的結構，或天線基板232可形成有經塑形為基板之固有部分的支腳226。以上SiP模組及熱散播器具體實例中之任一者可與基板232一起使用以形成AiP模組230。
在圖7中，AiP模組240具有以與天線基板232類似的方式形成之天線基板242，其中導電通孔246穿過天線基板形成以將天線248耦接至相對表面。凸塊244用於將天線基板242安裝至SiP模組250。SiP模組250類似於以上SiP模組150，且以與其類似之方式形成，但包括不同的組件配置。此外，B2B連接器162安置在天線基板242上鄰近SiP模組250，而非經包括作為如上所述之SiP模組之部分。以上SiP模組及熱散播器具體實例中之任一者可與天線基板242一起使用以形成AiP模組240。SiP模組250可使用上述方法中之任一者來形成，該等方法根據囊封體176中之僅單個空腔178而非兩個空腔來調整。
圖8繪示將例如SiP模組150之上文所描述的半導體封裝整合至較大電子裝置300中。上文所揭示之SiP模組或AiP模組中之一者藉由回焊焊料凸塊、使用夾持至支腳226上之黏著劑或藉由另一適合的機制安裝至基板302上。半導體晶粒104藉由基板152電耦接至導電跡線304。
電子裝置300包括PCB或其他基板302，其中複數個半導體封裝安裝在包括SiP模組150之PCB之表面上。取決於應用，電子裝置300可具有一種類型之半導體封裝或多種類型之半導體封裝。電子裝置300可為使用半導體封裝以執行一或多個電功能之獨立系統。替代地，電子裝置300可為較大系統之子組件。舉例而言，電子裝置300可為平板電腦、蜂巢式電話、數位相機、通信系統或其他電子裝置之部分。電子裝置300亦可為圖形卡、網路介面卡或***至電腦中的另一信號處理卡。半導體封裝可包括微處理器、記憶體、ASIC、邏輯電路、類比電路、RF電路、離散主動或被動裝置或其他半導體晶粒或電組件。
PCB 302提供通用基板以用於安裝於PCB上之半導體封裝的結構支撐及電性互連。使用蒸發、電解電鍍、無電式電鍍、網版印刷或其他合適金屬沈積製程於PCB 302之表面上方或層內形成導電信號跡線304。信號跡線304提供半導體封裝、經安裝組件及其他外部系統或組件之間的電通信。視需要，跡線304亦將電力連接及接地連接提供至半導體封裝。
基板152之底部上之焊料凸塊或另一互連結構可用於將SiP模組150耦接至PCB 302。帶狀纜線312可經由帶狀纜線上之連接器310附接至B2B連接器162。帶狀纜線可用於將SiP模組150耦接至作為電子裝置300之另一部分的PCB 302之另一區域，以使診斷設備或任何其他所需電子組件或裝置分離。在一些具體實例中，B2B連接器162為僅有的至半導體晶粒104之外部連接，且被完全依賴以將封裝耦接至基板302，例如，AiP模組220、230及240。上述SiP模組或AiP模組中之任一者可以類似方式併入至電子裝置300中。
在一些具體實例中，半導體裝置具有兩個封裝層級。第一層級封裝為用於將半導體晶粒機械地且電附接至中間基板之技術。第二層級封裝涉及將中間體基板機械地且電附接至PCB 302。在其他具體實例中，半導體裝置可僅具有第一層級封裝，其中晶粒機械地且電直接安裝至PCB 302。
出於說明之目的，包括接合線封裝346及倒裝晶片348之若干類型的第一層級封裝展示於PCB 302上。另外，若干類型的第二層級封裝，包括球柵陣列（ball grid array；BGA）350、凸塊晶片載體（bump chip carrier；BCC）352、平面柵格陣列（land grid array；LGA）356、多晶片模組（multi-chip module；MCM）358、四邊扁平無引腳封裝（quad flat non-leaded；QFN）360、四邊扁平封裝362及嵌入式晶圓級球柵陣列（embedded wafer level ball grid array；eWLB）364，經展示為連同SiP模組150一起安裝在PCB 302上。導電跡線304將安置於PCB 302上之各種封裝及組件電耦接至SiP模組150，從而使SiP模組150內之組件用於PCB上之其他組件。
視系統要求而定，經配置具有第一及第二層級封裝式樣以及其他電子組件之任何組合的半導體封裝之任何組合可連接至PCB 302。在一些具體實例中，電子裝置300包括單個附接之半導體封裝，而其他具體實例需要多個互連封裝。藉由在單個基板上方組合一或多個半導體封裝，製造商可將預製組件併入至電子裝置及系統中。因為半導體封裝包括複雜功能性，因此可使用較不昂貴組件及流線化製造製程來製造電子裝置。所得裝置不大可能發生故障且製造起來不太昂貴，由此降低了消費者成本。
儘管已詳細說明本發明之一或多個具體實例，但所屬領域中具通常知識者將瞭解，可在不脫離如以下申請專利範圍中所闡述之本發明之範圍的情況下對彼等具體實例進行修改及調適。
100:半導體晶圓 102:基底基板材料 104:半導體晶粒或組件 104a:半導體晶粒 104b:半導體晶粒 106:非主動晶粒間晶圓區域或鋸切道 108:背部或非主動表面 110:主動表面 112:導電層 114:導電球或凸塊 118:鋸片或雷射切割工具 150:系統級封裝裝置 152:基板 154:絕緣層 156:導電層 160:離散組件 162:板至板（B2B）連接器 170:膠帶 170a:膠帶 170b:膠帶 176:囊封體或模製化合物 178:空腔 180:導電屏蔽層 182:熱界面材料（TIM） 190:階梯式熱散播器 192:突起部 200:階梯式衝壓機 202:突起部 204:平坦熱散播器 204a:部分 204b:部分 210:平坦熱散播器 220:天線級封裝（AiP）模組 222:離散天線模組 224:囊封體 226:突出支腳 230:AiP模組 232:天線基板 234:焊料凸塊 236:導電通孔 238:天線 240:AiP模組 242:天線基板 244:凸塊 246:導電通孔 248:天線 250:SiP模組 300:較大電子裝置 302:基板 304:導電跡線 310:連接器 312:帶狀纜線 346:接合線封裝 348:倒裝晶片 350:球狀柵格陣列（BGA） 352:凸塊晶片載體（BCC） 356:平台柵格陣列（LGA） 358:多晶片模組（MCM） 360:四邊扁平無引腳封裝（QFN） 362:四邊扁平封裝 364:嵌入式晶圓級球狀柵格陣列（eWLB）
[圖1a]至[圖1c]繪示具有由鋸切道分隔開之複數個半導體晶粒的半導體晶圓； [圖2a]至[圖2i]繪示形成具有階梯式熱散播器之系統級封裝（SiP）模組； [圖3a]至[圖3c]繪示藉由按壓平板形成階梯式熱散播器； [圖4a]及[圖4b]繪示在階梯式封裝主體上方使用之平坦熱散播器； [圖5]繪示使用階梯式熱散播器形成之天線級封裝（antenna-in-package；AiP）之具體實例； [圖6]繪示使用階梯式熱散播器形成之AiP之第二具體實例； [圖7]繪示使用階梯式熱散播器形成之AiP之第三具體實例；且 [圖8]繪示將SiP或AiP模組整合至電子裝置中。
104a:半導體晶粒
104b:半導體晶粒
108:背部或非主動表面
150:系統級封裝裝置
152:基板
154:絕緣層
156:導電層
160:離散組件
162:板至板(B2B)連接器
176:囊封體或模製化合物
180:導電屏蔽層
182:熱界面材料(TIM)
190:階梯式熱散播器
192:突起部

Claims (15)

  1. 一種製造半導體裝置之方法，其包含： 提供基板； 將半導體晶粒安置在該基板上方； 將膠帶安置在該半導體晶粒上方； 將囊封體沈積在該基板、該半導體晶粒及該膠帶上方； 移除該膠帶以在該半導體晶粒上方之該囊封體中留下空腔； 在該囊封體及該半導體晶粒上方形成屏蔽層；及 將熱散播器安置在該屏蔽層上方，其中該熱散播器包括延伸至該囊封體之該空腔中之突起部。
  2. 如請求項1之方法，其進一步包括： 在該屏蔽層上方將熱界面材料沈積至該空腔中；及 將該熱散播器安置成該突起部接觸該熱界面材料。
  3. 如請求項1之方法，其進一步包括將天線安置在該基板上方與該半導體晶粒相對。
  4. 如請求項3之方法，其進一步包括將第二囊封體沈積在該天線上方。
  5. 如請求項1之方法，其進一步包括將板至板連接器安置在該基板上方。
  6. 如請求項1之方法，其進一步包括： 提供該熱散播器作為平板；及 藉由將該熱散播器按壓至該空腔中而形成該突起部。
  7. 一種製造半導體裝置之方法，其包含： 提供半導體晶粒； 將囊封體沈積在該半導體晶粒上方，其中空腔形成於該半導體晶粒上方之該囊封體中； 在該囊封體及半導體晶粒上方形成屏蔽層；及 將熱散播器安置在該屏蔽層上方。
  8. 如請求項7之方法，其進一步包括將該半導體晶粒安置在天線基板上方。
  9. 如請求項7之方法，其進一步包括藉由以下操作在該囊封體中形成該空腔： 將膠帶安置在該半導體晶粒上方； 將該囊封體沈積在該膠帶及該半導體晶粒上方；及 在沈積該囊封體之後移除該膠帶。
  10. 如請求項7之方法，其進一步包括將該熱散播器按壓至該空腔中。
  11. 一種半導體裝置，其包含： 半導體晶粒； 囊封體，其沈積於該半導體晶粒上方，其中空腔形成於該半導體晶粒上方之該囊封體中； 屏蔽層，其形成於該囊封體及該半導體晶粒上方；及 熱散播器，其安置在該屏蔽層上方。
  12. 如請求項11之半導體裝置，其中該熱散播器包括延伸至該囊封體之該空腔中之突起部。
  13. 如請求項11之半導體裝置，其進一步包括安置於該空腔中之熱界面材料，其中該熱界面材料自該屏蔽層延伸至該熱散播器。
  14. 如請求項11之半導體裝置，其進一步包括安置在該半導體晶粒下方之天線基板。
  15. 如請求項14之半導體裝置，其進一步包括安置在該天線基板上方鄰近該半導體晶粒之板至板連接器。
TW112106988A 2022-06-08 2023-02-24 半導體裝置和用於先進散熱的方法 TW202349575A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/805,951 US20230402343A1 (en) 2022-06-08 2022-06-08 Semiconductor Device and Method for Advanced Thermal Dissipation
US17/805,951 2022-06-08

Publications (1)

Publication Number Publication Date
TW202349575A true TW202349575A (zh) 2023-12-16

Family

ID=89000402

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112106988A TW202349575A (zh) 2022-06-08 2023-02-24 半導體裝置和用於先進散熱的方法

Country Status (4)

Country Link
US (1) US20230402343A1 (zh)
KR (1) KR20230169840A (zh)
CN (1) CN117198898A (zh)
TW (1) TW202349575A (zh)

Also Published As

Publication number Publication date
US20230402343A1 (en) 2023-12-14
KR20230169840A (ko) 2023-12-18
CN117198898A (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
TWI784595B (zh) 半導體裝置及形成具有嵌入式電感或封裝的整合式系統級封裝模組之方法
US9443829B2 (en) Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structure
US9263332B2 (en) Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US9082806B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US9312218B2 (en) Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
US20120181673A1 (en) Semiconductor Device and Method of Stacking Die on Leadframe Electrically Connected by Conductive Pillars
KR102362426B1 (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
US11823973B2 (en) Package with compartmentalized lid for heat spreader and EMI shield
US11830785B2 (en) Package with windowed heat spreader
TW202318932A (zh) 封裝中天線裝置和製造方法
US20230402343A1 (en) Semiconductor Device and Method for Advanced Thermal Dissipation
US20240063137A1 (en) Semiconductor Device and Method for Partial EMI Shielding
US11887863B2 (en) Double-sided partial molded SIP module
US11670563B2 (en) Thermally enhanced FCBGA package
US20240096770A1 (en) Integrated Antenna-In-Package Structure
TW202331861A (zh) 半導體裝置和以開槽基板形成選擇性電磁干擾屏蔽的方法
TW202345240A (zh) 半導體裝置和使用膠帶附接的方法
TW202406089A (zh) 半導體裝置和使用電磁干擾吸收金屬棒的方法
TW202329247A (zh) 半導體裝置和使用遮罩用於選擇性電磁干擾屏蔽的方法
TW202349643A (zh) 半導體裝置及使用晶粒上薄膜材料之選擇性屏蔽的方法
TW202404022A (zh) 半導體裝置及形成嵌入式磁性屏蔽的方法
TW202312373A (zh) 利用金屬框架及蓋子的間隔屏蔽
CN115458418A (zh) 用于rdl的基于pspi的图案化方法