CN214477474U - 一种薄膜晶体管 - Google Patents
一种薄膜晶体管 Download PDFInfo
- Publication number
- CN214477474U CN214477474U CN202120745254.1U CN202120745254U CN214477474U CN 214477474 U CN214477474 U CN 214477474U CN 202120745254 U CN202120745254 U CN 202120745254U CN 214477474 U CN214477474 U CN 214477474U
- Authority
- CN
- China
- Prior art keywords
- layer
- film transistor
- thin film
- active layer
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种薄膜晶体管,包括层叠设置的衬底基板及有源层,所述有源层包括沟道区及设于沟道区两侧与所述沟道区连接的导体化区,所述沟道区设有将沟道区分隔成多个沟道的导体层。本实用新型的有源层通过导体层将沟道区分隔成多个沟道,从而使有源层的有效沟道长度减小,当沟道的宽度一定时,可提高驱动电路薄膜晶体管的输出电流,从而满足用户的需求。此外,本实用新型的有源层结构可提高多种不同结构的薄膜晶体管的输出电流,具有一定的普适性。
Description
技术领域
本实用新型涉及显示技术领域,尤其涉及一种薄膜晶体管。
背景技术
薄膜晶体管(Thin-Film Transistor,TFT)是目前液晶显示装置(Liquid CrystalDisplay,LCD)和有源矩阵驱动式有机电致发光显示装置(Active Matrix Organic Light-Emitting Diode,AMOLED)中的主要开关元件,薄膜晶体管直接关系到平板显示装置的性能。
根据TFT有源层半导体材料的不同,薄膜晶体管可分为非晶硅薄膜晶体管(a-Si:HTFT)、多晶硅薄膜晶体管(P-Si TFT)、有机薄膜晶体管及金属氧化物薄膜晶体管。其中,金属氧化物由于较高的迁移率和透光性,成为现阶段显示器件的主流沟道材料。然而,现有的氧化物薄膜晶体管器件的输出电流具有局限性,且受沟道尺寸的影响,导致TFT面板很难具有很高的驱动电流。对于同一TFT器件,其有效沟道长度决定了器件的输出电流大小,有效沟道长度越小,器件的导通电流将会越大。但器件的有效沟道长度缩短也有局限性,这跟源漏极与有源层接触需要导体化的工艺过程有关,当沟道过短,导体化有可能使有源层导通,器件失效。因此,如何提高氧化物薄膜晶体管的输出电流就成为一种客观需求。
实用新型内容
本实用新型的目的在于提供一种触控面板,解决现有技术中金属氧化物薄膜晶体管输出电流小缺陷。
为实现以上目的,本实用新型提供一种薄膜晶体管,包括层叠设置的衬底基板及有源层,所述有源层包括沟道区及设于沟道区两侧与所述沟道区连接的导体化区,所述沟道区设有将沟道区分隔成多个沟道的导体层。
可选的,多个所述沟道沿所述沟道区的长度方向依次间隔排列。
进一步地,所述导体层的导电率高于所述沟道的导电率。
进一步地,所述导体层包括沿沟道区厚度方向延伸的多个导体,相邻的所述导体之间通过相应的沟道隔开。
进一步地,任意所述导体的宽度大于相邻的所述沟道的宽度。
可选的,还包括栅绝缘层及栅极,所述栅绝缘层设于有源层远离衬底基板一侧的表面上,所述栅极设于栅绝缘层远离有源层一侧的表面上,所述栅极与所述沟道区相对应。
可选的,还包括栅绝缘层及栅极,所述栅绝缘层设于有源层靠近衬底基板一侧的表面上,所述栅极设于栅绝缘层靠近所述衬底基板一侧的表面上,且所述沟道区与所述栅极相对应。
进一步地,还包括源极及漏极,所述源极及漏极设于所述有源层远离所述衬底基板一侧,且所述源极及漏极分别与所述沟道区两侧的导体化区连接。
进一步地,所述有源层与所述衬底基板之间设有阻障层及遮光层,所述遮光层与所述沟道区相对应,所述阻障层设于所述有源层靠近衬底基板的一侧,所述遮光层设于所述阻障层靠近所述衬底基板的一侧。
进一步地,所述有源层远离栅绝缘层一侧的表面上设有刻蚀阻挡层。
本实用新型的有益效果:
本实用新型的有源层通过导体层将沟道区分隔成多个沟道,从而使有源层的有效沟道长度减小,当沟道的宽度一定时,可提高驱动电路薄膜晶体管的输出电流,从而满足用户的需求。此外,本实用新型的有源层结构可提高多种不同结构的薄膜晶体管的输出电流,具有一定的普适性。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本实用新型的某些实施例,因此不应被看作是对本实用新型范围的限定。
图1为本实用新型实施例1的薄膜晶体管的结构示意图;
图2为本实用新型的薄膜晶体管沟道区的结构示意图;
图3为本实用新型的薄膜晶体管有源层的结构示意图;
图4为本实用新型实施例2的薄膜晶体管的结构示意图;
图5为本实用新型实施例3的薄膜晶体管的结构示意图。
主要元件符号说明:
10-衬底基板;20-有源层;21-沟道区;211-沟道;22-导体化区;30-导体层;31-导体;40-栅极;50-栅绝缘层;60-源极;70-漏极;80-阻障层;90-遮光层;100-缓冲层;110-层间介电层;120-刻蚀阻挡层。
具体实施方式
下面将结合本实用新型实施例中附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。
通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型的实施例,本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在下文中,可在本实用新型的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合,并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
在本实用新型的各种实施例中,表述“A或/和B”包括同时列出的文字的任何组合或所有组合,可包括A、可包括B或可包括A和B二者。
在本实用新型的描述中,需要理解的是,术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“横向”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
在本实用新型的描述中,除非另有规定和限定,需要说明的是,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是机械连接,也可以是两个元件内部的连通,可以是直接相连,也可以通过中间媒介间接相连,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语的具体含义。除非另有限定,否则在这里使用的所有术语(包括技术术语和科学术语)具有与本实用新型的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义,除非在本实用新型的各种实施例中被清楚地限定。
术语“多个”指的是两个或两个以上。
实施例1
本实用新型提供一种薄膜晶体管,包括衬底基板10及有源层20。本实施例的薄膜晶体管为顶栅结构,其可提高薄膜晶体管的输出电流,以满足用户的需求。
请参阅图1,衬底基板10与有源层20层叠设置,其中,衬底基板10由透光材料制成,如衬底基板可为玻璃基板、石英基板或塑胶基板,本实施例中的衬底基板10是由聚酰亚胺制成的柔性基板。请参阅图2,有源层20包括沟道区21及导体化区22,其中,沟道区21由金属氧化物制成,该金属氧化物包括铟、镓、锌及锡中的一种或多种的组合物,例如氧化锌(ZnO)、铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO),锌锡氧化物(Zinc Tin Oxide,ZTO)、铟锡氧化物(Indium Tin Oxide,ITO)、铟锌氧化物(Indium Zinc Oxide,IZO)、铟锌锡氧化物(Indium Zinc Tin Oxide,IZTO)及铟镓氧化物(Indium Gallium Oxide,IGO)等。导体化区22设于沟道区21两侧并与沟道区21连接。
请一并参阅图3,沟道区21设有由导体层30分隔的多个沟道211。其中,多个沟道211沿沟道区21的长度方向依次间隔排列,且相邻的两个沟道211之间通过导体层30隔开。进一步地,导体层30的导电率高于沟道211的导电率,当沟道211的导通电流达到相应值时,导体层30可将多个间隔的沟道211导通而使整个沟道区21导通。该导体层30可由ITO制成,也可由银、金等导电金属材料制成。具体地,该导体层30包括沿沟道区21厚度方向延伸的多个导体31,相邻的导体31之间通过相应的沟道211隔开,从而使沟道区21被导体31分隔成多个沟道211,在本实施例中,任意导体31的宽度大于相邻的沟道211的宽度。
由于沟道区21被多个导体31分隔成多个沟道211,且任意相邻的两个沟道211之间不连接,使沟道区21的多个沟道211形成锯齿状结构,此时,有源层20的有效沟道长度L减小,而对于同一薄膜晶体管器件而言,其有效沟道长度越小,器件的导通电流将越大,则薄膜晶体管面板的输出电流就越大。具体地,如图3所示的实施例中,有源层20的有效沟道长度为L1+L2+L3+L4+……+Ln,其小于沟道区的总长度,因而该薄膜晶体管的导通电流比传统沟道区结构的薄膜晶体管的导通电流大,从而使薄膜晶体管面板的输出电流增大,以满足用户的需求。
请继续参阅图1,该薄膜晶体管还包括栅极40及栅绝缘层50。其中,栅绝缘层50设于有源层20远离衬底基板10一侧的表面上,栅极40设于栅绝缘层50远离有源层20一侧的表面上。该栅极40与沟道区21相对应,栅极40的材质可为金属或其合金所构成的单层或多层结构,金属可为铝、铜、银、钼或钛等。栅绝缘层50将沟道区21的表面覆盖,使得在有源层20在导体化处理后的后续工艺中,栅绝缘层50可对沟道区21进行保护,避免沟道区21的宽度缩短,从而可避免薄膜晶体管短沟道效应的产生。栅绝缘层50的材质可为有机材料或氧化物,其中,有机材料可为聚四氟乙烯、硅基材料或亚克力基材料,氧化物可为氧化铝、氧化硅、氮化硅、氧化钛或硅铝氧化物。
该薄膜晶体管还包括源极60和漏极70,该源极60和漏极70分别设于有源层20远离衬底基板10一侧,并分别与沟道区21两侧的导体化区22连接。源极60和漏极70的材料可为金属或其合金所构成的单层或多层结构,金属可为铝、铜、银、钼或钛等。本实施例中,源极60和漏极70分别间隔设于有源层20两侧,使源极60和漏极70电性分离。
该薄膜晶体管还包括阻障层80及遮光层90,该阻障层80及遮光层90分别设于衬底基板10与有源层20之间,其中,阻障层80设于有源层20靠近衬底基板10的一侧,遮光层90与沟道区21相对应,其设于阻障层80靠近衬底基板10的一侧。遮光层90用于阻止外界的光线照射至有源层20上,避免有源层20在光照时产生光生载流子而影响薄膜晶体管的电学性能。需要说明的是,为了使遮光层90能够尽可能多的阻挡外界光线照射至有源层20的沟道区域上,遮光层90在衬底基板10上的正投影大于或等于有源层20沟道区21在衬底基板10上的正投影。遮光层90的材料包括金属材料或不透明的高分子材料,其中,金属材料可为铬、铝、铜或钛等,不透明的高分子材料可为掺杂有颜料的树脂。阻障层80位于遮光层90与有源层20之间,以隔开遮光层90与有源层20,从而避免遮光层90的材料扩散至有源层20中而影响有源层20的电性。阻障层80的材质可为绝缘材料,例如,无机材料或有机材料,其中,无机材料可为氧化物(如氧化铝、氧化硅、氧化钛或硅铝氧化物)或氮化物(如氮化硅),有机材料可为聚四氟乙烯或亚克力基材料。
该薄膜晶体管还包括缓冲层100及层间介电层110。其中,缓冲层100设于阻障层80与衬底基板10之间,该缓冲层100可阻挡衬底基板10中的杂质扩散至有源层20中,从而避免杂质影响薄膜晶体管的电学性能。该缓冲层100可为结构均匀致密的单层或双层结构的SiNx或SiOx。层间介电层110设于栅极40远离栅绝缘层50一侧的表面上,该层间介电层110的材质包括但不限于SiNx或SiOx。在层间介电层110上设有相间隔的两个过孔,栅极40被两个过孔之间的层间介电层110覆盖,源极60和漏极70设于栅极40两侧并分别通过两个过孔与有源层20相接触。
在本实施例中,该顶栅型薄膜晶体管的制作过程为:制作衬底基板10,在衬底基板10上依次形成缓冲层100、遮光层90及阻障层80,然后在阻障层80上完成有源层20膜层沉积,经曝光、显影、刻蚀工艺后形成有源层20,使沟道区21形成多个间隔设置的沟道211,当有源层20刻蚀完成后,在有源层20的膜层沉积导体层30,完成后,使导体31分别间隔设于相邻的沟道211之间,再依次形成栅绝缘层50、栅极40、层间介电层110、源极60及漏极70,得到本实施例的顶栅型薄膜晶体管。
实施例2
本实施例所提供的薄膜晶体管,包括衬底基板10及有源层20。该薄膜晶体管为背沟道刻蚀结构,其可提高薄膜晶体管的输出电流,以满足用户的需求。
请参阅图4,衬底基板10与有源层20层叠设置,其中,衬底基板10由透光材料制成,如衬底基板10可为玻璃基板、石英基板或塑胶基板,本实施例中的衬底基板10是由聚酰亚胺制成的柔性基板。本实施例的有源层20结构与实施例1的有源层20结构相同。
该薄膜晶体管还包括栅极40及栅绝缘层50,其中,栅绝缘层50设于有源层20靠近衬底基板10一侧的表面上,栅极40设于栅绝缘层50靠近衬底基板10一侧的表面上。栅极40的材质可为金属或其合金所构成的单层或多层结构,金属可为铝、铜、银、钼或钛等。栅绝缘层50的材质可为有机材料或氧化物,其中,有机材料可为聚四氟乙烯、硅基材料或亚克力基材料,氧化物可为氧化铝、氧化硅、氮化硅、氧化钛或硅铝氧化物。
在本实施例中,该薄膜晶体管还包括源极60和漏极70,该源极60和漏极70分别设于有源层20远离衬底基板10一侧,并分别与沟道区21两侧的导体化区22连接。源极60和漏极70的材料可为金属或其合金所构成的单层或多层结构,金属可为铝、铜、银、钼或钛等。本实施例中,源极60和漏极70分别间隔设于有源层20两侧,使源极60和漏极70电性分离。
在本实施例中,该薄膜晶体管还包括阻障层80和缓冲层100,其中,阻障层80设于栅极40靠近衬底基板10一侧,阻障层80的材质可为绝缘材料,例如,无机材料或有机材料,其中,无机材料可为氧化物(如氧化铝、氧化硅、氧化钛或硅铝氧化物)或氮化物(如氮化硅),有机材料可为聚四氟乙烯或亚克力基材料。缓冲层100设于衬底基板10与阻障层80之间。该缓冲层100可为结构均匀致密的单层或双层结构的SiNx或SiOx。
本实施例中,该背沟道刻蚀型薄膜晶体管的制作过程为:制作衬底基板10,在衬底基板10上依次形成缓冲层100、阻障层80、栅极40、栅绝缘层50,然后在栅绝缘层50上完成有源层20膜层沉积,经曝光、显影、刻蚀工艺后形成有源层20,使沟道区21形成多个间隔设置的沟道211,当有源层20刻蚀完成后,在有源层20的膜层沉积导体层30,完成后,使导体31分别间隔设于相邻的沟道211之间,再形成源极60和漏极70,得到本实施例的背沟道刻蚀型薄膜晶体管。
实施例3
本实施例提供的薄膜晶体管,包括衬底基板10及有源层20。该薄膜晶体管为刻蚀阻挡层结构,其可提高薄膜晶体管的输出电流,以满足用户的需求。
请参阅图5,衬底基板10与有源层20层叠设置,其中,衬底基板10由透光材料制成,如衬底基板10可为玻璃基板、石英基板或塑胶基板,本实施例中的衬底基板10是由聚酰亚胺制成的柔性基板。本实施例的有源层20结构与实施例1的有源层20结构相同。
在本实施例中,该薄膜晶体管还包括栅极40、栅绝缘层50、源极60、漏极70、阻障层80和缓冲层100,其结构与实施例2中的结构相同,栅绝缘层50的材质可为有机材料或氧化物,其中,有机材料可为聚四氟乙烯、硅基材料或亚克力基材料,氧化物可为氧化铝、氧化硅、氮化硅、氧化钛或硅铝氧化物。
在本实施例中,该薄膜晶体管还包括刻蚀阻挡层120,该刻蚀阻挡层120设于有源层20远离栅绝缘层50一侧的表面上,其可在形成源极60及漏极70时保护有源层20不被破坏,从而提高薄膜晶体管的性能。刻蚀阻挡层120可为有机材质,如有机硅氧化合物,还可为单层无机材质,如氮化硅、氧化硅、氮氧化硅、碳化硅、氧化铝、氧化铪或上述材质组合的多层结构。
本实施例中,该刻蚀阻挡层型薄膜晶体管的制作过程为:制作衬底基板10,在衬底基板10上依次形成缓冲层100、阻障层80、栅极40、栅绝缘层50,然后在栅绝缘层50上完成有源层20膜层沉积,经曝光、显影、刻蚀工艺后形成有源层20,使沟道区21形成多个间隔设置的沟道211,当有源层20刻蚀完成后,在有源层20的膜层沉积导体层30,完成后,使导体31分别间隔设于相邻的沟道211之间,再形成源极60和漏极70及刻蚀阻挡层120,得到本实施例的刻蚀阻挡层型薄膜晶体管。
本申请实施例1、2、3提供的薄膜晶体管,有源层20通过导体层30将沟道区21分隔成多个沟道211,从而使有源层20的有效沟道长度减小,当沟道的宽度一定时,可提高驱动电路薄膜晶体管的输出电流,从而满足用户的需求。该有源层20结构用于顶栅型薄膜晶体管、背沟道刻蚀型薄膜晶体管及刻蚀阻挡层型薄膜晶体管均可提高薄膜晶体管的输出电流,因而具有一定的普适性。
本领域技术人员可以理解附图只是一个优选实施场景的示意图,附图中的模块或流程并不一定是实施本实用新型所必须的。
本领域技术人员可以理解实施场景中的装置中的模块可以按照实施场景描述进行分布于实施场景的装置中,也可以进行相应变化位于不同于本实施场景的一个或多个装置中。上述实施场景的模块可以合并为一个模块,也可以进一步拆分成多个子模块。
以上所述仅为本实用新型的较佳实施事例而已,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种薄膜晶体管,其特征在于,包括层叠设置的衬底基板及有源层,所述有源层包括沟道区及设于沟道区两侧与所述沟道区连接的导体化区,所述沟道区设有将沟道区分隔成多个沟道的导体层。
2.如权利要求1所述的薄膜晶体管,其特征在于,多个所述沟道沿所述沟道区的长度方向依次间隔排列。
3.如权利要求1所述的薄膜晶体管,其特征在于,所述导体层的导电率高于所述沟道的导电率。
4.如权利要求1所述的薄膜晶体管,其特征在于,所述导体层包括沿沟道区厚度方向延伸的多个导体,相邻的所述导体之间通过相应的沟道隔开。
5.如权利要求4所述的薄膜晶体管,其特征在于,任意所述导体的宽度大于相邻的所述沟道的宽度。
6.如权利要求1所述的薄膜晶体管,其特征在于,还包括栅绝缘层及栅极,所述栅绝缘层设于有源层远离衬底基板一侧的表面上,所述栅极设于栅绝缘层远离有源层一侧的表面上,所述栅极与所述沟道区相对应。
7.如权利要求1所述的薄膜晶体管,其特征在于,还包括栅绝缘层及栅极,所述栅绝缘层设于有源层靠近衬底基板一侧的表面上,所述栅极设于栅绝缘层靠近所述衬底基板一侧的表面上,且所述沟道区与所述栅极相对应。
8.如权利要求6或7所述的薄膜晶体管,其特征在于,还包括源极及漏极,所述源极及漏极设于所述有源层远离所述衬底基板一侧,且所述源极及漏极分别与所述沟道区两侧的导体化区连接。
9.如权利要求6所述的薄膜晶体管,其特征在于,所述有源层与所述衬底基板之间设有阻障层及遮光层,所述遮光层与所述沟道区相对应,所述阻障层设于所述有源层靠近衬底基板的一侧,所述遮光层设于所述阻障层靠近所述衬底基板的一侧。
10.如权利要求7所述的薄膜晶体管,其特征在于,所述有源层远离栅绝缘层一侧的表面上设有刻蚀阻挡层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120745254.1U CN214477474U (zh) | 2021-04-12 | 2021-04-12 | 一种薄膜晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202120745254.1U CN214477474U (zh) | 2021-04-12 | 2021-04-12 | 一种薄膜晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214477474U true CN214477474U (zh) | 2021-10-22 |
Family
ID=78178384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202120745254.1U Expired - Fee Related CN214477474U (zh) | 2021-04-12 | 2021-04-12 | 一种薄膜晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214477474U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024011658A1 (zh) * | 2022-07-14 | 2024-01-18 | Tcl华星光电技术有限公司 | 一种显示面板 |
-
2021
- 2021-04-12 CN CN202120745254.1U patent/CN214477474U/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024011658A1 (zh) * | 2022-07-14 | 2024-01-18 | Tcl华星光电技术有限公司 | 一种显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9911762B2 (en) | Display device | |
CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
CN109148482B (zh) | 显示背板及其制备方法、显示装置 | |
JP2019050386A (ja) | 半導体装置の作製方法 | |
US7800177B2 (en) | Thin film transistor plate and method of fabricating the same | |
KR102040011B1 (ko) | 디스플레이 장치의 정전기 방지 장치와 이의 제조 방법 | |
KR20100027377A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
TW201338102A (zh) | 主動元件及主動元件陣列基板 | |
JP2013214701A (ja) | 半導体装置、薄膜トランジスタアレイパネル及びこれを含む表示装置、並びに薄膜トランジスタの製造方法 | |
KR102312924B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
EP3089217B1 (en) | Thin film transistor, preparation method therefor, array substrate, and display device | |
KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
EP2808898A1 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
US9991287B2 (en) | Thin film transistor array panel | |
CN103972298A (zh) | 薄膜晶体管及其制造方法 | |
KR20210131956A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US8755019B2 (en) | Method for manufacturing a liquid crystal display | |
KR102586938B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
CN214477474U (zh) | 一种薄膜晶体管 | |
GB2546667A (en) | Manufacturing method and device for thin flim transistor substrate | |
CN111146212B (zh) | 半导体基板 | |
US20240153959A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
KR20170077383A (ko) | 표시 장치용 기판과 그를 포함하는 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20211022 |