CN213755117U - 一种多元件同槽封装的集成电路构件 - Google Patents

一种多元件同槽封装的集成电路构件 Download PDF

Info

Publication number
CN213755117U
CN213755117U CN202021960696.XU CN202021960696U CN213755117U CN 213755117 U CN213755117 U CN 213755117U CN 202021960696 U CN202021960696 U CN 202021960696U CN 213755117 U CN213755117 U CN 213755117U
Authority
CN
China
Prior art keywords
layer
filling layer
groove
core plate
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202021960696.XU
Other languages
English (en)
Inventor
陈俭云
白杨
吴少晖
岑文锋
邓朝松
何亚志
孔令文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Meadville Electronics Co ltd
Agilent Meiwei Electronics Xiamen Co ltd
Original Assignee
Guangzhou Meadville Electronics Co ltd
Agilent Meiwei Electronics Xiamen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Meadville Electronics Co ltd, Agilent Meiwei Electronics Xiamen Co ltd filed Critical Guangzhou Meadville Electronics Co ltd
Priority to CN202021960696.XU priority Critical patent/CN213755117U/zh
Application granted granted Critical
Publication of CN213755117U publication Critical patent/CN213755117U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本实用新型涉及PCB板封装技术领域,公开了一种多元件同槽封装的集成电路构件,包括芯板,至少一个通槽,设置在通槽中的一个以上的元件,元件铜柱朝向不同,设置在芯板上表面的第一填充层,设置在芯板下表面的第二填充层,设置在芯板上表面第一填充层和下表面第二填充层外侧的介电层,设置在介电层的外侧面上的第一导电线路,穿过填充层和介电层分别与元件和上部第一导电线路电性连接的第二导电线路,穿过填充层和介电层分别与元件和下部第一导电线路电性连接的第三导电线路。其有益效果在于,在单一槽内同时埋置多个不同面次朝向元件的工艺,实现增层的两个面可以分别与元件互连,且流程简单易操作,互连灵活,减小了产品体积,提高产品集成度。

Description

一种多元件同槽封装的集成电路构件
技术领域
本实用新型涉及PCB板封装技术领域,特别是涉及一种多元件同槽封装的集成电路构件。
背景技术
随着电子产品向小体积高性能的发展趋势,PCB印制线路板需要承载的电子元件越来越多,而PCB印制板表面空间有限,因此越来越多的原本贴装于PCB印制板表面的电子元件通过内埋方式直接封装到PCB板内,这样可以节省表面贴装空间,减小产品体积,提高性能。
业界有在PCB印制线路板芯板上开槽,将单个元件由胶带或其它承载物固定在槽内,再用填料使用Moulding等工艺填充槽内缝隙,然后撕掉胶带热压增层,通过沉铜电镀导通孔实现单一面次与元件互连。这种工艺有几方面的局限,一方面一个槽内只放置一个元件,产品设计不够灵活;二是若有多个槽,则每个槽内的元件需要保持统一的放置面次,才能使后续增层后互连元件与增层的导通孔介质层厚度在可控的范围内,因此增层只能在单一面次上与元件互连;三是使用填料填充槽与元件之间的缝隙,还需要有整平清理槽边多余填充物的动作,流程增长。
发明内容
本实用新型要解决的技术问题是:提供一种在单一槽内同时埋置多个不同面次朝向元件的PCB板,实现增层的两个面可以分别与元件互连,且加工流程简单易操作。
为了解决上述技术问题,本实用新型提供了一种多元件同槽封装的集成电路构件,包括,
芯板,所述芯板上设置至少一个通槽;
元件,设置在芯板的通槽中,设置在同一通槽中的所述元件至少两个以上并且铜柱面朝向不同;
第一填充层,设置在芯板上表面并覆盖芯板的上表面;
第二填充层,设置在芯板下表面并覆盖芯板的下表面;
介电层,设置在所述第一填充层的上表面和/或所述第二填充层的下表面,所述介电层至少为一层;
第一导电线路,设置在介电层的外侧面上;
第二导电线路,所述第二导电线路穿过第一填充层和介电层,分别与铜柱面朝上的元件和第一导电线路电性连接;
第三导电线路,所述第三导电线路穿过第二填充层和介电层,分别与铜柱面朝下的元件和第一导电线路电性连接。
一种多元件同槽封装的集成电路构件,其中,第一补强填充层设置在通槽的上开口和第一填充层之间,第二补强填充层设置在通槽的下开口和第二填充层之间,用于填充元件与通槽之间的缝隙。
一种多元件同槽封装的集成电路构件,其中,第一填充层、第二填充层为热熔胶。
一种多元件同槽封装的集成电路构件,其中,所述第一补强填充层、所述第二补强填充层均与所述通槽尺寸相适应,所述第一补强填充层完全覆盖所述通槽上开口但小于芯板的上表面;所述第二补强填充层完全覆盖所述通槽下开口但小于芯板的下表面。
一种多元件同槽封装的集成电路构件,其中,第二导电线路、第三导电线路为形成电镀孔或导电柱,或孔洞内注入导电膏/银浆形成的具有电气属性的孔。
一种多元件同槽封装的集成电路构件,其中,介电层为热压PP半固化片,第一导电线路为热压铜箔。
一种多元件同槽封装的集成电路构件,其中,介电层和第一导电线路重复叠加设置在芯板两侧。
一种多元件同槽封装的集成电路构件,其中,介电层和第一导电线路重复叠加至少四层。
本实用新型实施例一种多元件同槽封装的集成电路构件与现有技术相比,其有益效果在于:在单一槽内同时埋置多个不同面次朝向元件的工艺,实现增层的两个面可以分别与元件互连,且流程简单易操作,互连灵活,减小了产品体积,提高产品集成度。
附图说明
图1是本实用新型实施例的PCB板嵌入元件的结构示意图;
图2是本实用新型实施例的填充方法示意图。
图中,1、芯板;2、元件;2a、元件A;2b、元件B;3、通槽;4、胶带;5、第一补强填充层;6、第一填充层;7、第二补强填充层;8、第二填充层;9、介电层;10、第一导电线路;11、孔;11a、第二导电线路;11b、第三导电线路。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型,但不用来限制本实用新型的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于约束本实用新型。
实施例一
如图1所示,本实用新型优选实施例的一种多元件同槽封装的集成电路构件,包括:芯板1和元件2,芯板1上设置通槽3,两个以上的元件2设置通槽3中,其中m个元件A 2a的铜柱面朝上放置在通槽3中,n个元件B 2b的铜柱面朝下放置在通槽3中,既在同一通槽3中可同时设置m+n个元件;设置在芯板1上表面的第一填充层6,设置在芯板1下表面的第二填充层8,设置在芯板1上表面的第一填充层6和下表面的第二填充层8外侧的介电层9,设置在介电层9的外侧面上的第一导电线路10,以及穿过填充层和介电层9分别与元件A 2a和第一导电线路10电性连接的第二导电线路11a,穿过各填充层和介电层9分别与元件B 2b和第一导电线路10电性连接的第三导电线路11b。
填充层为粘结胶或树脂胶层。胶层有多种选择,如环氧树脂、聚酰亚胺、液晶聚合物、ABF膜、聚四氟乙烯、双马来醯亚胺-三嗪树脂、聚对二甲苯或笨丙环丁烯。
第一填充层6和第二填充层8外轮廓与芯板1相同,用于将元件2封堵在通槽3中。芯板1上下两面的介电层9至少为一层,两侧的介电层9需对称的增加。第二导电线路11a和第三导电线路11b是通过在PCB板上元件对应的位置向下或向上镭射孔11,在对孔11进行沉铜电镀,实现元件A和元件B导电线路分别与介电层导电线路的电连接。具体地,在镭射孔时,从PCB板上部对准元件A的PIN脚位置,对覆盖在元件上的填充层和介电层镭射孔,再在孔壁上堆积一层导电物质;从PCB板下部对准元件B的PIN脚位置,对覆盖在元件上的填充层和介电层镭射孔,再在孔壁上堆积一层导电物质,一般选用沉铜电镀,在孔的内壁形成25微米的铜膜。
将元件内置在PCB板中,大大节省了其表面的布线空间,其电阻值可以达到10K欧姆以上,电容可以达到UF级。
较佳的元件位置是设置在电源管理***及IC的正下方,信号的传输路径短,有效的降低EMI及电源纹波和电源噪声,且有利于IC的散热处理。
介电层为PP半固化片压制而成,是多层芯板之间,以及芯板与外层铜箔之间的粘合剂,同时也起到绝缘的作用。
实施例二
在PCB板中嵌入较厚元件2时,芯板1的厚度也随之增加,此时PCB板除了具有实施例一中的结构以外,还包括设置在通槽3上开口的第一补强填充层5,设置在通槽3下开口的第二补强填充层7,第一补强填充层5和第二补强填充层7外轮廓不小于每个通槽3的横截面轮廓,适用于较厚的PCB板。第一补强填充层5介于芯板1与第一填充层6之间,第二补强填充层7介于芯板1与第二填充层8之间,以填充元件2与通槽3之间的缝隙。
针对较厚元件嵌入时,在PCB板的压制工艺中增加局部补强填充的方法,仅在槽腔位置额外增加小面积的胶层,局部范围内有针对性地对元件与槽腔之间纵深比较大的缝隙进行补充填充,较小面积的补强胶层既增加了填充量也改善了填充均匀性。
本实用新型优选实施例的PCB板的元件嵌入方法,其中,所述方法包括以下步骤:
S100.在芯板上开设通槽,开设通槽的尺寸依据所放置的元件尺寸而定。
S200.在芯板下表面覆盖定位层,具体为粘贴定位胶带4,如图2所示的位置,将一个以上的元件2(包括元件A和元件B)从芯板1上表面置于通槽3中并粘贴在胶带4上进行固定。此步骤可由贴片机自动完成,贴片机以芯板板面设定的图形Mark点为参考,读取原件轮廓或图形,将元件放置于槽内,由胶带初步固定。
S300.将第一填充层6覆盖在芯板1上表面,第一填充层6为热熔胶层,尺寸与芯板1相同,可完全覆盖芯板1;胶层经预热达到具有粘性但不流胶的状态,此时覆盖在芯板1的上表面可初步固定;对胶层进行热压,胶层达到流胶的状态,第一填充层6的胶质完全填充芯板1上表面,待温度降低胶质凝固后,元件2由胶层基本固定;
而对于实施例二要增加对补强填充层的热压,如图2所示,首先将第一补强填充层5覆盖在第一通槽3a、第二通槽3b的上开口,第一补强填充层5同样为热熔胶层片,每个胶层片的尺寸略大于每个对应的通槽3,仅需完全覆盖住通槽3即可;芯板1上开设了多少个通槽3,就需要准备多少个尺寸相配合的胶层片;每个胶层片经预热达到具有粘性但不流胶的状态,此时覆盖在通槽3的上开口可初步固定;然后再覆盖第一填充层6;最后对两层胶层同时热压,第一补强填充层5的胶质渗入通槽3与元件2之间的空隙,第一填充层6的胶质完全填充芯板1上表面,待温度降低胶质凝固后,元件2由胶层基本固定。S400.去掉芯板1下表面的定位胶带4,此时的元件已经由上表面的胶层定位。
S500.再次对芯板1下表面进行胶质填充,将第二填充层8覆盖在芯板1下表面,第二填充层8为热熔胶层,尺寸与芯板1相同,可完全覆盖芯板1;胶层片经预热达到具有粘性但不流胶的状态,此时覆盖在芯板1的下表面可初步固定;对胶层进行热压,胶层达到流胶的状态,第二填充层8的胶质完全填充芯板1下表面,待温度降低胶质凝固后,元件2被完全固定;
而对于实施例二要增加对补强填充层的热压,首先将第二补强填充层7覆盖在各通槽3下开口,第二补强填充层7为热熔胶层片,每个胶层片尺寸略大于对应的通槽3,仅需完全覆盖住各通槽3即可;芯板1上开设了多少个通槽3,就需要准备多少个尺寸相配合的胶层片;每个胶层经预热达到具有粘性但不流胶的状态,此时覆盖在通槽3的下开口可初步固定;然后再覆盖第二填充层8;最后对上述两层胶层同时进行热压,胶层达到流胶的状态,第二补强填充层7的胶质渗入通槽3与元件2之间的剩余空隙,第二填充层8的胶质完全填充芯板1下表面,待温度降低胶质凝固后,元件2被完全固定。
S600.在第一填充层6和第二填充层8的外侧分别设置介电层9和第一导电线路10,即在芯板1的上下表面填充层外侧分别设置PP半固化片和铜箔,然后对两侧热压成型。
S700.由镭射机对芯板1外侧的填充层、介电层钻孔,从PCB板上部对准元件A(铜柱朝上)向下镭射孔,从PCB板下部对准元件B(铜柱朝下)向上镭射孔,元件A和元件B的个数至少有一个,每个元件的铜柱数量决定镭射孔的数量。
S800.对钻孔的内表面进行沉铜电镀,使元件2的导电线路与第一导电线路10电连接,实现元件2与PCB板的互连。即连通元件A 2a与芯板1上表面的第一导电线路10,连通元件B 2b与芯板1下表面的第一导电线路10。
上述S600至S800可重复循环,实现PCB板的多次增层,每层介电层外侧的导电线路通过沉铜电镀的镭射孔实现互连,最内层介电层外侧的导电线路通(即第一导电线路10)过此层的镭射孔与元件2的导电线路互连,最终实现PCB板各层线路与元件互连。
上述步骤中热压介电层和介电层导电线路的过程又叫做层压或增层,介电层的原料半固化片(Prepreg),是芯板之间(PCB层数>4),以及芯板与外层铜箔之间的粘合剂,同时也起到绝缘的作用。
下层的铜箔和两层半固化片已经提前通过对位孔和下层的铁板固定好位置,然后将制作好的芯板也放入对位孔中,最后依次将半固化片、铜箔和承压的铝板覆盖到芯板上。
将被铁板夹住的PCB板子们放置到支架上,然后送入真空热压机中进行层压。真空热压机里的高温可以融化半固化片里的环氧树脂,在压力下将芯板们和铜箔们固定在一起。
层压完成后,卸掉压制PCB的上层铁板。然后将承压的铝板拿走,铝板还起到了隔离不同PCB以及保证PCB外层铜箔光滑的责任。这时拿出来的PCB的两面都会被一层光滑的铜箔所覆盖。
在PCB板增层之前还可以做棕化处理,棕化的作用主要有:
1.去除表面的油脂,杂物等,保证板面的清洁度。
2.棕化后使基板铜面有一层均匀的绒毛,从而增加基板与半固化片的结合力,从而避免分层爆板等问题。
3.棕化后必须在一定时间内压合,避免棕化层吸水,导致爆板。
上述PCB板中嵌入的元件包括但不限于电容、电阻、电感和磁珠器件。
开设的通槽的尺寸取决于所要嵌入的元件的尺寸,PCB芯板上的通槽的布局同样是依据元件的布局进行,较佳的是,嵌入去耦电容和滤波电容等元件布局在电源管理***及IC的正下方,信号的传输路径短,有效的降低EMI及电源纹波和电源噪声,且有利于IC的散热处理。
PCB板的制作工艺还包括以下的主要常用步骤。
内层PCB布局转移,制作最中间芯板(Core)的两层线路。
钻孔以连接芯板导电线路,用X射线钻孔机机器对内层的芯板进行定位,机器会自动找到并且定位芯板上的孔位,然后给PCB打上定位孔,确保接下来钻孔时是从孔位的正中央穿过。
孔壁的铜化学沉淀,在孔壁上堆积一层导电物质,通过化学沉积的方式在整个PCB表面,也包括孔壁上形成1微米的铜膜。
外层PCB布局转移,将外层的PCB布局转移到铜箔上,过程和之前的内层芯板PCB布局转移原理相近。
计算机控制与电镀铜,在铜膜电镀完成之后,电脑还会安排再电镀上一层薄薄的锡。
完成蚀刻的工序,将PCB板上被固化的感光膜清洗掉,然后用强碱清洗掉被其覆盖的不需要的铜箔,再用退锡液将PCB布局铜箔上的锡镀层退除。
综上,本实用新型实施例提供一种多元件同槽封装的集成电路构件,包括:
芯板1,所述芯板1上设置至少一个通槽3;
元件2,设置在芯板1的通槽3中,设置在同一通槽3中的所述元件2至少两个以上并且铜柱面朝向不同;
第一填充层6,设置在芯板1上表面,用于将元件2封堵在通槽3中;
第二填充层8,设置在芯板1下表面,用于将元件2封堵在通槽3中;
介电层9,设置在芯板1上表面的第一填充层6和下表面的第二填充层8外侧,所述介电层9在芯板1两侧至少设置一层;
第一导电线路10,设置在介电层9的外侧面上;
第二导电线路11a,所述第二导电线路11a穿过第一填充层6和介电层9,分别与铜柱面朝上的元件2和第一导电线路10电性连接;
第三导电线路11b,所述第三导电线路11b穿过第二填充层8和介电层9,分别与铜柱面朝下的元件2和第一导电线路10电性连接。
本实用新型的方法与现有技术相比,在单一槽内同时埋置多个不同面次朝向元件的工艺,实现增层的两个面可以分别与元件互连,且流程简单易操作,互连灵活,减小了产品体积,提高产品集成度。可操作性强,适于工业生产。本实用新型填充层的PCB板对槽腔填充充分、一次成型,加工后的PCB板产品结构稳定、品质优良,极大地提高了生产效率。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通计数人员来说,在不脱离本实用新型计数原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。

Claims (8)

1.一种多元件同槽封装的集成电路构件,其特征在于:包括,
芯板(1),所述芯板(1)上设置至少一个通槽(3);
元件(2),设置在所述芯板(1)的所述通槽(3)中,设置在同一通槽中的所述元件(2)至少两个以上并且铜柱面朝向不同;
第一填充层(6),设置在所述芯板(1)上表面并覆盖所述芯板(1)的上表面;
第二填充层(8),设置在所述芯板(1)下表面并覆盖所述芯板(1)的下表面;
介电层(9),设置在所述第一填充层(6)的上表面和/或所述第二填充层(8)的下表面,所述介电层(9)至少为一层;
第一导电线路(10),设置在所述介电层(9)的外侧面上;
第二导电线路(11a),所述第二导电线路(11a)穿过所述第一填充层(6)和所述介电层(9),分别与铜柱面朝上的所述元件(2)和所述第一导电线路(10)电性连接;
第三导电线路(11b),所述第三导电线路(11b)穿过所述第二填充层(8)和所述介电层(9),分别与铜柱面朝下的所述元件(2)和所述第一导电线路(10)电性连接。
2.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:第一补强填充层(5)设置在所述通槽(3)的上开口和所述第一填充层(6)之间,第二补强填充层(7)设置在所述通槽(3)的下开口和所述第二填充层(8)之间,用于填充所述元件(2)与所述通槽(3)之间的缝隙。
3.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:所述第一填充层(6)、所述第二填充层(8)均为热熔胶。
4.根据权利要求2所述的多元件同槽封装的集成电路构件,其特征在于:所述第一补强填充层(5)、所述第二补强填充层(7)均与所述通槽(3)尺寸相适应,所述第一补强填充层(5)完全覆盖所述通槽(3)上开口但小于芯板(1)的上表面;所述第二补强填充层(7)完全覆盖所述通槽(3)下开口但小于芯板(1)的下表面。
5.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:所述第二导电线路(11a)、所述第三导电线路(11b)为形成电镀孔或导电柱,或孔洞内注入导电膏/银浆形成的具有电气属性的孔。
6.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:所述介电层(9)为热压PP半固化片,第一导电线路(10)为热压铜箔。
7.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:所述介电层(9)和第一导电线路(10)重复叠加设置在芯板(1)两侧。
8.根据权利要求1所述的多元件同槽封装的集成电路构件,其特征在于:所述介电层(9)和第一导电线路(10)重复叠加至少四层。
CN202021960696.XU 2020-09-09 2020-09-09 一种多元件同槽封装的集成电路构件 Active CN213755117U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202021960696.XU CN213755117U (zh) 2020-09-09 2020-09-09 一种多元件同槽封装的集成电路构件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202021960696.XU CN213755117U (zh) 2020-09-09 2020-09-09 一种多元件同槽封装的集成电路构件

Publications (1)

Publication Number Publication Date
CN213755117U true CN213755117U (zh) 2021-07-20

Family

ID=76842530

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202021960696.XU Active CN213755117U (zh) 2020-09-09 2020-09-09 一种多元件同槽封装的集成电路构件

Country Status (1)

Country Link
CN (1) CN213755117U (zh)

Similar Documents

Publication Publication Date Title
EP1864558B1 (en) Multilayer circuit board with embedded components and method of manufacture
US6928726B2 (en) Circuit board with embedded components and method of manufacture
CN100442957C (zh) 具有改进互连的平行多层印刷电路板及其制造方法
US10015885B2 (en) Printed circuit board, and method for manufacturing same
EP1814373A1 (en) Multilayer printed wiring board and its manufacturing method
US20060166490A1 (en) Forming buried via hole substrates
US9247646B2 (en) Electronic component built-in substrate and method of manufacturing the same
EP2405727A1 (en) Manufacturing method for circuit board, and circuit board
US7006359B2 (en) Modular electronic assembly and method of making
US7488895B2 (en) Method for manufacturing component built-in module, and component built-in module
KR100857165B1 (ko) 회로기판 제조방법
JP2016134624A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
KR20080055728A (ko) 캐패시터용 접착시트 및 그것을 이용한 캐패시터 내장형프린트 배선판의 제조방법
US10779414B2 (en) Electronic component embedded printed circuit board and method of manufacturing the same
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN213755117U (zh) 一种多元件同槽封装的集成电路构件
CN214154937U (zh) 一种不同朝向元件封装的集成电路构件
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
CN112839451B (zh) 软硬结合板的制作方法及软硬结合板
CN213694310U (zh) 一种元件嵌入式封装填充结构
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN113438831A (zh) 一种任意层互联内埋芯片微波多功能组件及其制造方法
CN112291927A (zh) 一种元件嵌入式封装方法及集成电路构件
KR20010109729A (ko) 빌드업 다층 인쇄회로판 제조방법
KR100975927B1 (ko) 패키지 기판 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant