CN213694310U - 一种元件嵌入式封装填充结构 - Google Patents
一种元件嵌入式封装填充结构 Download PDFInfo
- Publication number
- CN213694310U CN213694310U CN202021960772.7U CN202021960772U CN213694310U CN 213694310 U CN213694310 U CN 213694310U CN 202021960772 U CN202021960772 U CN 202021960772U CN 213694310 U CN213694310 U CN 213694310U
- Authority
- CN
- China
- Prior art keywords
- filling
- layer
- filling layer
- pcb
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型涉及PCB板封装技术领域,公开了一种元件嵌入式封装填充结构,包括:芯板,至少一个通槽,设置在通槽中的元件,设置在通槽上开口的第一填充层,设置在芯板上表面第一填充层外侧的第二填充层,设置在通槽下开口的第三填充层,设置在芯板下表面第三填充层外侧的第四填充层,设置在芯板上表面的第二填充层和下表面的第四填充层外侧的介电层,设置在介电层的外侧面上的第一导电线路,穿过填充层和介电层分别与元件和第一导电线路电性连接的第二导电线路。其有益效果在于:在PCB板的压制工艺中增加局部补强填充,局部范围内有针对性地对元件与槽腔之间纵深比较大的缝隙进行补充填充,较小面积的补强胶层既增加了填充量也改善了填充均匀性。
Description
技术领域
本实用新型涉及PCB板封装技术领域,特别是涉及一种元件嵌入式封装填充结构。
背景技术
随着电子产品向小体积高性能的发展趋势,PCB印制线路板需要承载的电子元件越来越多,而PCB印制板表面空间有限,因此越来越多的原本贴装于PCB印制板表面的电子元件通过内埋方式直接封装到PCB板内,这样可以节省表面贴装空间,减小产品体积,提高性能。
现有技术已经提供了比较成熟的在PCB的芯板中埋置元件的方法。但是,由于电子产品的轻薄化,现有技术提供的方法也是针对比较轻薄的元件的埋置方法。但是,在有些领域中电子元器件还是比较厚,在埋置比较厚的元件时,遇到很大的难度。通常在PCB印制线路板的芯板层埋置厚的元件时,芯板也要求比较厚,芯板上开的空腔槽也比较大,这样一来埋置元件后,元件与槽腔之间的空隙也比较深,填充时常常遇到填充不充分,出现中空的气泡,或者需要反复多次填充,这会导致大范围的填充不充分或填充不均,品质受到很大影响。
发明内容
本实用新型要解决的技术问题是:提供一种元件嵌入式封装填充结构,以解决PCB板中埋入元件时填充不充分的问题,尤其是在PCB中埋入较厚元件时的填充问题。
为了解决上述技术问题,本实用新型提供了一种元件嵌入式封装填充结构,包括,
芯板,所述芯板上设置至少一个通槽;
元件,设置在所述芯板的所述通槽中;
第一填充层,设置在所述通槽的上开口,用于填充所述元件与所述通槽上部之间的缝隙;
第二填充层,设置在所述芯板上表面并覆盖所述芯板的上表面;
第三填充层,设置在所述通槽的下开口,用于填充所述元件与所述通槽下部之间的缝隙;
第四填充层,设置在所述芯板下表面并覆盖所述芯板的下表面;
介电层,设置在所述第二填充层的上表面和/或所述第四填充层的下表面,所述介电层至少为一层;
第一导电线路,设置在所述介电层的外侧面上;
第二导电线路,所述第二导电线路穿过所述第一填充层、所述第二填充层和所述介电层,分别与所述元件和所述第一导电线路电性连接;
和/或所述第二导电线路穿过第三填充层、第四填充层和介电层,分别与元件和第一导电线路电性连接。
一种元件嵌入式封装填充结构,其中,第一填充层、第二填充层、第三填充层和第四填充层均为热熔胶。
一种元件嵌入式封装填充结构,其中,第一填充层、第三填充层均与通槽尺寸相适应,第一填充层完全覆盖通槽上开口但小于芯板的上表面;第三填充层完全覆盖通槽下开口但小于芯板的下表面。
一种元件嵌入式封装填充结构,其中,第二导电线路为形成电镀孔或导电柱,或孔洞内注入导电膏/银浆形成的具有电气属性的孔。
一种元件嵌入式封装填充结构,其中,介电层为热压PP半固化片,第一导电线路为热压铜箔。
一种元件嵌入式封装填充结构,其中,介电层和第一导电线路重复叠加设置在芯板两侧。
一种元件嵌入式封装填充结构,其中,介电层和第一导电线路重复叠加至少四层。
本实用新型实施例一种元件嵌入式封装填充结构的元件嵌入方法与现有技术相比,其有益效果在于:在PCB板的压制工艺中增加局部补强填充层,仅在槽腔位置额外增加小面积的胶层,局部范围内有针对性地对元件与槽腔之间纵深比较大的缝隙进行补充填充,较小面积的补强胶层既增加了填充量也改善了填充均匀性。
本实用新型实施例的补强填充方法可操作性强,适于工业生产。
附图说明
图1是本实用新型实施例的PCB板嵌入元件的结构示意图;
图2是本实用新型实施例的补强填充方法示意图;
图3是本实用新型实施例的PCB板嵌入元件的工艺流程。
图中,1、芯板;2、元件;3、通槽;4、胶带;5、第一填充层;6、第二填充层;7、第三填充层;8、第四填充层;9、介电层;10、第一导电线路;11、孔;11a、第二导电线路。
具体实施方式
下面结合附图和实施例,对本实用新型的具体实施方式作进一步详细描述。以下实施例用于说明本实用新型,但不用来限制本实用新型的范围。
除非另有定义,本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施方式的目的,不是旨在于约束本实用新型。
如图1所示,本实用新型优选实施例的一种元件嵌入式封装填充结构,包括:PCB芯板1和元件2,PCB芯板1上设置与元件2数量匹配的通槽3,元件2设置在PCB芯板1的相应通槽3中;还包括设置在通槽3上表面的第一填充层5,设置在PCB芯板1上表面的第一填充层5外侧的第二填充层6,设置在通槽下开口的第三填充层7,设置在PCB芯板1上表面的第三填充层7外侧的第四填充层8,设置在PCB芯板1上表面的第二填充层6和下表面的第四填充层8外侧的介电层9,设置在介电层9的外侧面上的第一导电线路10,以及穿过填充层和介电层9分别与元件2和第一导电线路10电性连接的第二导电线路11a。
第一~第四填充层为粘结胶或树脂。第一填充层5外轮廓不小于通槽3的横截面轮廓,用于填充元件2与通槽3之间的缝隙。第二填充层6外轮廓与PCB芯板1相同,用于将元件2封堵在通槽3中。PCB芯板1上下两面的介电层9至少为一层,两侧的介电层9需对称的增加。第二导电线路11a是通过在PCB板上元件对应的位置镭射孔11,在对孔11进行沉铜电镀,实现元件导电线路与介电层导电线路的电连接。具体地,在镭射孔时,对准元件的PIN脚位置,对覆盖在元件上的填充层和介电层镭射孔,再在孔壁上堆积一层导电物质,一般选用铜,形成25微米的铜膜。
胶层有多种选择,如环氧树脂、聚酰亚胺、液晶聚合物、ABF膜、聚四氟乙烯、双马来醯亚胺-三嗪树脂、聚对二甲苯或笨丙环丁烯。
将元件2内置在PCB板中,大大节省了其表面的布线空间,其电阻值可以达到10K欧姆以上,电容可以达到UF级。
较佳的元件2位置是设置在电源管理***及IC的正下方,信号的传输路径短,有效的降低EMI及电源纹波和电源噪声,且有利于IC的散热处理。
介电层9为PP半固化片压制而成,是多层芯板1之间,以及芯板1与外层铜箔之间的粘合剂,同时也起到绝缘的作用。
如图3所示,本实用新型优选实施例的PCB板的元件嵌入方法,其中,所述方法包括以下步骤:
S100.在芯板1上开设通槽3,开设通槽3的尺寸依据所放置的元件2尺寸而定,开设通槽3的数量依据所放置的元件2数量而定。
S200.在芯板1下表面覆盖定位层,具体为粘贴定位胶带4,如图2所示的位置,将元件2从芯板1上表面置于通槽3中并粘贴在胶带4上进行固定。此步骤可由贴片机自动完成,贴片机以芯板1板面设定的图形Mark点为参考,读取原件轮廓或图形,将元件2放置于槽内,由胶带4初步固定。
S300.如图2所示,将第一填充层5覆盖在通槽3上表面,第一填充层5为热熔胶层,尺寸略大于通槽,仅需完全覆盖住通槽3即可;芯板1上开设了多少个通槽3,就需要准备多少个尺寸相配合的胶层;每个胶层经预热达到具有粘性但不流胶的状态,此时覆盖在通槽3的上表面可初步固定;
再将第二填充层6覆盖在芯板1上表面,第二填充层6同样为热熔胶层,尺寸与芯板1相同,可完全覆盖芯板1;胶层经预热达到具有粘性但不流胶的状态,此时覆盖在芯板1的上表面可初步固定;
对上述两层胶层同时进行热压,胶层达到流胶的状态,第一填充层5的胶质渗入通槽3与元件2之间的空隙,第二填充层6的胶质完全填充芯板1上表面,待温度降低胶质凝固后,元件2由胶层基本固定。
S400.去掉芯板1下表面的定位胶带4,此时的元件1已经由上表面的胶层定位。
S500.再次对芯板1下表面进行胶质填充,将第三填充层7覆盖在通槽3下开口,第三填充层7可以为热熔胶层,尺寸略大于通槽,仅需完全覆盖住通槽3即可;芯板1上开设了多少个通槽3,就需要准备多少个尺寸相配合的胶层;每个胶层经预热达到具有粘性但不流胶的状态,此时覆盖在通槽3的下表面可初步固定;
再将第四填充层8覆盖在芯板1下表面,第四填充4层同样为热熔胶层,尺寸与芯板1相同,可完全覆盖芯板1;胶层经预热达到具有粘性但不流胶的状态,此时覆盖在芯板1的下表面可初步固定;
对上述两层胶层同时进行热压,胶层达到流胶的状态,第三填充层7的胶质渗入通槽3与元件1之间的剩余空隙,第四填充层8的胶质完全填充芯板1下表面,待温度降低胶质凝固后,元件2被完全固定。
S600.在第二填充层6和第四填充层8的外侧分别设置介电层9和第一导电线路10,即在芯板1的上下表面填充层外侧分别设置PP半固化片和铜箔,然后对两侧热压成型。
S700.由镭射机对芯板1外侧的各填充层、介电层9钻孔,以连通元件1的导电线路与第一导电线路10。
S800.对钻孔的内表面进行沉铜电镀,使元件1的导电线路与第一导电线路10电连接,实现元件1与PCB板的互连。
上述S600至S800可重复循环,实现PCB板的多次增层,每层介电层导电线路通过沉铜电镀的镭射孔实现互连,最内层介电层导电线路(即第一导线电路10)通过此层的镭射孔与元件1的导电线路互连,最终实现PCB板各层线路与元件互连。
上述步骤中热压介电层和介电层导电线路的过程又叫做层压或增层,介电层的原料半固化片(Prepreg),是芯板之间(PCB层数>4),以及芯板与外层铜箔之间的粘合剂,同时也起到绝缘的作用。
下层的铜箔和两层半固化片已经提前通过对位孔和下层的铁板固定好位置,然后将制作好的芯板1也放入对位孔中,最后依次将半固化片、铜箔和承压的铝板覆盖到芯板1上。
将被铁板夹住的PCB板子们放置到支架上,然后送入真空热压机中进行层压。真空热压机里的高温可以融化半固化片里的环氧树脂,在压力下将芯板们和铜箔们固定在一起。
层压完成后,卸掉压制PCB的上层铁板。然后将承压的铝板拿走,铝板还起到了隔离不同PCB以及保证PCB外层铜箔光滑的责任。这时拿出来的PCB的两面都会被一层光滑的铜箔所覆盖。
在PCB板增层之前还可以做棕化处理,棕化的作用主要有:
1.去除表面的油脂,杂物等,保证板面的清洁度。
2.棕化后使基板铜面有一层均匀的绒毛,从而增加基板与半固化片的结合力,从而避免分层爆板等问题。
3.棕化后必须在一定时间内压合,避免棕化层吸水,导致爆板。
上述PCB板中嵌入的元件2包括但不限于电容、电阻、电感和磁珠器件。
开设的通槽3的尺寸取决于所要嵌入的元件2的尺寸,芯板1上的通槽3的布局同样是依据元件2的布局进行.较佳的是,嵌入去耦电容和滤波电容等元件布局在电源管理***及IC的正下方,信号的传输路径短,有效的降低EMI及电源纹波和电源噪声,且有利于IC的散热处理。
PCB板的制作工艺还包括以下的主要常用步骤。
内层PCB布局转移:
制作最中间芯板(Core)的两层线路。覆铜板清洗干净后会在表面盖上一层感光膜。这种膜遇到光会固化,在覆铜板的铜箔上形成一层保护膜。将两层PCB布局胶片和双层覆铜板,最后***上层的PCB布局胶片,保证上下两层PCB布局胶片层叠位置精准。
感光机用UV灯对铜箔上的感光膜进行照射,透光的胶片下,感光膜被固化,不透光的胶片下是没有固化的感光膜。固化感光膜底下覆盖的铜箔就是需要的PCB布局线路。
用碱液将没有固化的感光膜清洗掉,需要的铜箔线路将会被固化的感光膜所覆盖。再用强碱,比如NaOH将不需要的铜箔蚀刻掉。将固化的感光膜撕掉,露出需要的PCB布局线路铜箔。
钻孔以连接芯板导电线路:
首先要钻出上下贯通的穿孔来打通PCB,然后把孔壁金属化来导电。
用X射线钻孔机机器对内层的芯板进行定位,机器会自动找到并且定位芯板上的孔位,然后给PCB打上定位孔,确保接下来钻孔时是从孔位的正中央穿过。
将一层铝板放在打孔机机床上,然后将PCB放在上面。由于钻孔是一个比较慢的工序,为了提高效率,根据PCB的层数会将1~3个相同的PCB板叠在一起进行穿孔。最后在最上面的PCB上盖上一层铝板,上下两层的铝板是为了当钻头钻进和钻出的时候,不会撕裂PCB上的铜箔。
接下来操作员只需要选择正确的钻孔程序,剩下的是由钻孔机自动完成。钻孔机钻头是通过气压驱动的,最高转度能达到每分钟15万转,这么高的转速足以保证孔壁的光滑。
在之前的层压工序中,融化的环氧树脂被挤压到了PCB外面,所以需要进行切除。靠模铣床根据PCB正确的XY坐标对其***进行切割。
孔壁的铜化学沉淀:
过程和之前元件钻孔的沉铜电镀一样,由于几乎所有PCB设计都是用穿孔来进行连接的不同层的线路,一个好的连接需要25微米的铜膜在孔壁上。这种厚度的铜膜需要通过电镀来实现,但是孔壁是由不导电的环氧树脂和玻璃纤维板组成。所以第一步就是先在孔壁上堆积一层导电物质,通过化学沉积的方式在整个PCB表面,也包括孔壁上形成1微米的铜膜。整个过程比如化学处理和清洗等都是由机器控制的。
外层PCB布局转移:
将外层的PCB布局转移到铜箔上,过程和之前的内层芯板PCB布局转移原理差不多,都是利用影印的胶片和感光膜将PCB布局转移到铜箔上。
PCB上被固化感光膜覆盖的为线路,清洗掉没固化的感光膜,露出的铜箔被蚀刻后,PCB布局线路被固化的感光膜保护而留下。PCB上被固化的感光膜覆盖的为非线路区。清洗掉没固化的感光膜后进行电镀。有膜处无法电镀,而没有膜处,先镀上铜后镀上锡。退膜后进行碱性蚀刻,最后再退锡。线路图形因为被锡的保护而留在板上。
将清洗好两面铜箔的PCB放入压膜机,压膜机将感光模压制到铜箔上。通过定位孔将上下两层影印的PCB布局胶片固定,中间放入PCB板。然后通过UV灯的照射将透光胶片下的感光膜固化,也就是需要被保留的线路。
清洗掉不需要的、没有固化的感光膜后,对其进行检查。将PCB用夹子夹住,将铜电镀上去。之前提到,为了保证孔位有足够好的导电性,孔壁上电镀的铜膜必须要有25微米的厚度,所以整套***将会由电脑自动控制,保证其精确性。
计算机控制与电镀铜:
在铜膜电镀完成之后,电脑还会安排再电镀上一层薄薄的锡。
卸载下镀完锡的PCB板后进行检查,保证电镀的铜和锡的厚度正确。
接下来完成蚀刻的工序,首先将PCB板上被固化的感光膜清洗掉,然后用强碱清洗掉被其覆盖的不需要的铜箔,再用退锡液将PCB布局铜箔上的锡镀层退除。
如图3所示,本实用新型优选实施例的一种利用上述PCB板的元件嵌入方法制备的PCB板,包括:PCB芯板1和元件2,PCB芯板1上设置与元件2数量匹配的通槽3,元件2设置在PCB芯板1的相应通槽3中;还包括设置在通槽3上表面的第一填充层5,设置在PCB芯板1上表面的第一填充层5外侧的第二填充层6,设置在通槽下开口的第三填充层7,设置在PCB芯板1上表面的第三填充层7外侧的第四填充层8,设置在PCB芯板1上表面的第二填充层6和下表面的第四填充层8外侧的介电层9,设置在介电层9的外侧面上的第一导电线路10,以及穿过填充层和介电层9分别与元件2和第一导电线路10电性连接的第二导电线路11a。
第一~第四填充层为粘结胶或树脂。第一填充层5和第三填充层7外轮廓不小于通槽3的横截面轮廓,用于填充元件2与通槽3之间的缝隙。第二填充层6和第四填充层8外轮廓与PCB芯板1相同,用于将元件2封堵在通槽3中。PCB芯板1上下两面的介电层9至少为一层,两侧的介电层9需对称的增加。第二导电线路11a是通过在PCB板上元件对应的位置镭射孔11,在对孔11进行沉铜电镀,实现元件导电线路与介电层导电线路的电连接。具体地,在镭射孔时,对准元件的PIN脚位置,对覆盖在元件上的填充层和介电层镭射孔,再在孔壁上堆积一层导电物质,一般选用铜,形成25微米的铜膜。
将元件内置在PCB板中,大大节省了其表面的布线空间,其电阻值可以达到10K欧姆以上,电容可以达到UF级。
较佳的元件位置是设置在电源管理***及IC的正下方,信号的传输路径短,有效的降低EMI及电源纹波和电源噪声,且有利于IC的散热处理。
介电层为PP半固化片压制而成,是多层芯板之间,以及芯板与外层铜箔之间的粘合剂,同时也起到绝缘的作用。
综上,本实用新型实施例提供一种元件嵌入式封装填充结构,包括:
芯板1,所述芯板1上设置至少一个通槽3;
元件2,设置在芯板1的通槽3中;
第一填充层5,设置在通槽3的上开口,用于填充元件2与通槽3上部之间的缝隙;
第二填充层6,设置在芯板1上表面并覆盖芯板1的上表面;
第三填充层7,设置在所述通槽的下表面,用于填充元件与通槽下部之间的缝隙;
第四填充层8,设置在芯板1下表面并覆盖芯板1的下表面;
介电层9,设置在芯板1上表面的第二填充层6和下表面的第四填充层8外侧,所述介电层9至少为一层;
第一导电线路10,设置在介电层9的外侧面上;
第二导电线路11a,第二导电线路11a穿过第一填充层5、第二填充层6和所述介电层9,分别与元件2和第一导电线路10电性连接;
和/或第二导电线路11a穿过第三填充层7、第四填充层8和介电层9,分别与元件2和第一导电线路10电性连接。
本实用新型的方法与现有技术相比,在PCB板的压制工艺中增加局部补强填充的方法,仅在槽腔位置额外增加小面积的胶层,局部范围内有针对性地对元件与槽腔之间纵深比较大的缝隙进行补充填充,较小面积的补强胶层既增加了填充量也改善了填充均匀性。可操作性强,适于工业生产。本实用新型使用局部补强填充层的PCB板对槽腔填充充分、一次成型,加工后的PCB板产品结构稳定、品质优良,极大地提高了生产效率。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通计数人员来说,在不脱离本实用新型计数原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本实用新型的保护范围。
Claims (7)
1.一种元件嵌入式封装填充结构,其特征在于:包括,
芯板(1),所述芯板(1)上设置至少一个通槽(3);
元件(2),设置在所述芯板(1)的所述通槽(3)中;
第一填充层(5),设置在所述通槽(3)的上开口,用于填充所述元件(2)与所述通槽(3)上部之间的缝隙;
第二填充层(6),设置在所述芯板(1)上表面并覆盖所述芯板(1)的上表面;
第三填充层(7),设置在所述通槽(3)的下开口,用于填充所述元件(2)与所述通槽(3)下部之间的缝隙;
第四填充层(8),设置在所述芯板(1)下表面并覆盖所述芯板(1)的下表面;
介电层(9),设置在所述第二填充层(6)的上表面和/或所述第四填充层(8)的下表面,所述介电层(9)至少为一层;
第一导电线路(10),设置在所述介电层(9)的外侧面上;
第二导电线路(11a),所述第二导电线路(11a)穿过所述第一填充层(5)、所述第二填充层(6)和所述介电层(9),分别与所述元件(2)和所述第一导电线路(10)电性连接;
和/或所述第二导电线路(11a)穿过第三填充层(7)、第四填充层(8)和介电层(9),分别与元件(2)和第一导电线路(10)电性连接。
2.根据权利要求1所述的元件嵌入式封装填充结构,其特征在于:所述的第一填充层(5)、第二填充层(6)、第三填充层(7)和第四填充层(8)均为热熔胶。
3.根据权利要求1所述的元件嵌入式封装填充结构,其特征在于:所述第一填充层、所述第三填充层均与所述通槽尺寸相适应,所述第一填充层完全覆盖所述通槽上开口但小于芯板的上表面;所述第三填充层完全覆盖所述通槽下开口但小于芯板的下表面。
4.根据权利要求1所述的元件嵌入式封装填充结构,其特征在于:所述第二导电线路(11a)为形成电镀孔或导电柱,或孔洞内注入导电膏/银浆形成的具有电气属性的孔。
5.根据权利要求1所述的元件嵌入式封装填充结构,其特征在于:所述介电层(9)为热压PP半固化片,第一导电线路(10)为热压铜箔。
6.根据权利要求1所述的元件嵌入式封装填充结构,其特征在于:所述介电层(9)和第一导电线路(10)重复叠加设置在芯板两侧。
7.根据权利要求6所述的元件嵌入式封装填充结构,其特征在于:所述介电层(9)和第一导电线路(10)重复叠加至少四层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021960772.7U CN213694310U (zh) | 2020-09-09 | 2020-09-09 | 一种元件嵌入式封装填充结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202021960772.7U CN213694310U (zh) | 2020-09-09 | 2020-09-09 | 一种元件嵌入式封装填充结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213694310U true CN213694310U (zh) | 2021-07-13 |
Family
ID=76747201
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202021960772.7U Active CN213694310U (zh) | 2020-09-09 | 2020-09-09 | 一种元件嵌入式封装填充结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213694310U (zh) |
-
2020
- 2020-09-09 CN CN202021960772.7U patent/CN213694310U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6928726B2 (en) | Circuit board with embedded components and method of manufacture | |
US8383948B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US8400782B2 (en) | Wiring board and method for manufacturing the same | |
KR100570856B1 (ko) | 병렬적 다층 인쇄회로기판 제조 방법 | |
CN103188886A (zh) | 一种印制电路板及其制作方法 | |
JP4043115B2 (ja) | 多数個取り多層プリント配線板 | |
WO2008004382A1 (fr) | Procédé de fabrication d'une plaque de circuit imprimé à couches multiples | |
CN110602900A (zh) | 一种多层多阶hdi板制作方法及装置 | |
CN110691466A (zh) | 一种hdi板制作方法和装置 | |
CN102056398A (zh) | 电路板结构及其制法 | |
KR100536315B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
EP3435747A1 (en) | Printed wiring board and method for manufacturing same | |
CN213694310U (zh) | 一种元件嵌入式封装填充结构 | |
CN116156791A (zh) | 一种在芯板层及增层均埋入元器件的pcb板结构及其制作方法 | |
CN112291927A (zh) | 一种元件嵌入式封装方法及集成电路构件 | |
CN214154937U (zh) | 一种不同朝向元件封装的集成电路构件 | |
CN213755117U (zh) | 一种多元件同槽封装的集成电路构件 | |
JP4219541B2 (ja) | 配線基板及び配線基板の製造方法 | |
KR100441253B1 (ko) | 범프를 이용한 다층인쇄회로기판의 제조방법 | |
KR101089923B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 | |
KR20030071391A (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
CN114666995B (zh) | 封装基板及其制作方法 | |
KR100477258B1 (ko) | 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법 | |
CN111669904B (zh) | 一种带金手指的多层电路板的加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |