CN213752698U - 一种叠层结构级联型GaN基功率器件 - Google Patents

一种叠层结构级联型GaN基功率器件 Download PDF

Info

Publication number
CN213752698U
CN213752698U CN202020366332.2U CN202020366332U CN213752698U CN 213752698 U CN213752698 U CN 213752698U CN 202020366332 U CN202020366332 U CN 202020366332U CN 213752698 U CN213752698 U CN 213752698U
Authority
CN
China
Prior art keywords
gan
copper
chip
clad
dbc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN202020366332.2U
Other languages
English (en)
Inventor
王洪
胡文龙
高升
武智斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202020366332.2U priority Critical patent/CN213752698U/zh
Application granted granted Critical
Publication of CN213752698U publication Critical patent/CN213752698U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本实用新型提供了一种叠层级联型GaN基功率器件。该器件结构为TO‑220框架上面粘接设有通孔和凹槽的DBC双面陶瓷基板，DBC陶瓷基板凹槽中粘接GaN基芯片，垂直结构的硅基MOSFET叠放于GaN基芯片源极上形成Cascode级联结构。本实用新型通过对GaN基芯片和硅基MOSFET芯片合理布局实现Cascode级联结构，减小了芯片占用框架的面积，减小封装体体积且提高了封装形式的选择性；通过设有通孔和凹槽结构的高导热DBC双面陶瓷基板增大了芯片与高导热材料的接触面积，提高了芯片散热性能、优化了工艺步骤，使器件的可靠性和实用性提高。

Description

一种叠层结构级联型GaN基功率器件
技术领域
本实用新型属于半导体技术领域，尤其涉及一种GaN基功率器件。
背景技术
自二十世纪以来，移动通信、电子汽车、大规模自动化工业生产等领域蓬勃发展，对相应的电子***提出了更高的要求。功率电子器件作为电子***中必不可少的核心元件，是提高***性能的主要方向之一。为了满足电子***应用的要求，功率器件正朝着高电压、大电流、高频率、高度集成和智能化的方向发展。GaN功率器件由于其大禁带宽度以及高饱和电子迁移率、高热导率等优良特性成为功率电子器件领域的应用热点，其中最为成熟的是以GaN材料为基础制成的HEMT(高电子迁移率晶体管)。
GaN HEMT主要有增强型和耗尽型两种工作模式，其中单体增强型工作模式的高压GaN HEMT目前的制备工艺不成熟，所制备的器件仍然存在许多问题，比如栅极电压摆幅小，阈值电压不稳定等问题，影响器件的可靠性及其大规模使用。而单体耗尽型工作模式是GaNHEMT在制备过程中自然形成的模式，具有较好的稳定性和成熟的制备工艺，而且单体耗尽型GaN HEMT很容易实现击穿电压为600V以上的高压，拥有驱动电源范围较广等特点。因而目前在高压大功率应用中单体耗尽型GaN HEMT更具优势。然而耗尽型工作模式在栅极不加偏压的时候就已经导通，使***持续消耗能量，相对于增强型工作模式大大增加***静态功耗，因此通过高压耗尽型GaN HEMT与低压增强型硅基MOS管级联形成增强型工作模式非常有必要。
图1为GaN HEMT和硅基MOS管通过级联方式形成具有正向开启电压增强型工作模式的混合管的原理图。左侧为低压硅基MOS管，控制整个混合管导通与关断；右侧为高压耗尽GaN基HEMT芯片，在混合管关断时起到承受高压的作用。
图2是图1在现有技术中常用的实现方式之一。如现有的一篇实用新型专利：一种GaN基级联型功率器件及其封装方法(申请号：201810953473.1)，该技术使用TO-220FL铜框架作为封装框架，高压耗尽型GaN HEMT与硅基 MOSFET通过绝缘胶分别粘接在框架基岛的右边和左边，GaN HEMT栅极(G2) 和硅基MOSFET源极(S1)分别通过铜线和铝线直接电连接到框架基岛。由于框架基岛为混合管的源极(S)而垂直结构的低压MOS管漏极(D1)在芯片的底部，因此根据图1电路连接方式，硅基MOS管漏极(D1)不能直接粘接到框架基岛上，该技术采用银浆工艺将MOS管粘接在金属基板上再用绝缘胶将金属板粘接到框架基岛，来实现将MOS管漏极引出同时不与混合管源极 (S)电连接。
上述技术存在的缺点：
1、高压耗尽型GaN HEMT与硅基MOSFET分别放置在框架基岛的右边和左边，这种排列布局需要占用两颗芯片的面积，且GaN芯片为大功率器件，芯片面积通常比较大，常常会导致设计封装布局布线受到限制、框架选择受到限制以及封装体积较大，不符合应用需求等问题。
2、垂直结构MOS管通过银浆粘接到小铜基板，小铜基板通过绝缘胶粘接到框架基岛，这种方式工艺步骤多，而且可靠性较低，在绝缘胶不足或者分布不均的情况下，容易导致金属基板与框架基岛发生短路。
3、MOS管的栅极离框架栅极引脚距离较大，而且铜线线径小，在打线过程中容易出现问题，而且在后续塑封工艺注塑过程中容易发生冲丝甚至直接断丝导致器件失效。
4、使用的小铜基板容易在银浆和绝缘胶固化过程中发生氧化从而使后续的导电性能以及键合稳定性都有所下降。
5、使用铜框架进行封装，框架容易在使用绝缘胶工艺和银浆工艺之后，进行高温固化的过程中容易被氧化，此外，在进行栅极铜线键合的时候，停留压焊机导轨中预热也会导致框架氧化；框架氧化后表面生成氧化铜导致硅基 MOS管连接到GaN功率器件栅极的铜线以及硅基MOS管源极连接到框架基岛的铜线的铜线难以键合，第二焊点发生虚焊、脱焊从而使器件失效。
实用新型内容
针对上述问题，本实用新型提供一种叠层结构级联型GaN基功率器件及其封装方法。该方法使用更小的框架基岛面积实现级联结构封装，使封装框架和芯片布局布线有更多选择余地。
本实用新型提供的叠层结构级联型GaN基功率器件包括GaN基高压耗尽型 HEMT芯片、垂直结构的低压增强型硅基MOSFET、TO-220框架、设有通孔和凹槽的DBC双面陶瓷基板和高导热塑封料。TO-220框架上面粘接设有通孔和凹槽的DBC双面陶瓷基板，DBC陶瓷基板凹槽中粘接GaN基芯片，垂直结构的硅基MOSFET叠放于GaN基芯片源极上形成Cascode级联结构。
本实用新型通过如下技术方案实现。
本实用新型提供的一种叠层结构级联型GaN基功率器件，该器件包括GaN 基芯片、硅基MOSFET芯片、TO-220框架和设有通孔和凹槽的DBC双面陶瓷基板。
叠层结构是指将所述硅基MOSFET芯片通过级联的方式叠放到所述GaN 基芯片上，起到减小芯片布局空间和减少内引线使用的作用。
所述设有通孔和凹槽的DBC双面覆铜陶瓷基板背面整面覆铜，正面设有两个覆铜导电基板。其中有一个覆铜导电基板通过所述通孔电连接到基板背面覆铜层；所述凹槽置于DBC陶瓷基板正面，凹槽深度浅于DBC基板厚度且不与背面覆铜板电相连。
所述TO-220框架的基岛与中间管脚相连并设为GaN基功率器件的源极引脚，左边管脚设为GaN基功率器件的栅极引脚，右边管脚设为GaN基功率器件的漏极引脚。
所述两个覆铜导电基板分别为第一覆铜导电基板、第二导覆铜导电基板；第一覆铜导电基板通过通孔电连接到背面覆铜板，并通过内引线连接到硅基 MOSFET芯片源极和GaN芯片栅极；第二覆铜导电基板通过内引线连接到 MOSFET芯片栅极和TO-220框架栅极引脚；TO-220框架漏极引脚则直接通过内引线连接到GaN芯片的漏极。
优选地，所述GaN基HEMT芯片为水平结构高压耗尽型n沟道HEMT(高电子迁移率晶体管)芯片，顶面包括栅极、源极、漏极。GaN基HEMT尺寸为 5000μm*2400μm～6700μm*3000μm，厚度为400μm～700μm。
优选地，所述硅基MOSFET为垂直结构低压增强型n沟道MOS管，栅极和源极在芯片顶面，漏极在芯片底面，硅基MOSFET具体尺寸为1500μm*1000 μm～2500μm*1500μm，厚度为200μm～400μm，
优选地，所述设有通孔和凹槽的DBC双面覆铜陶瓷基板尺寸大小与框架基岛相同，具体尺寸为6000μm*5000μm～7300μm*6300μm，厚度为600μ m-800μm,该厚度包括背面覆铜板和正面导电基板厚度；所述通孔内部填充铜质金属，并且电连接DBC陶瓷基板通孔所在的背面覆铜层和第一覆铜导电基板。
优选地，所述DBC陶瓷基板上的正面第一覆铜导电基板和第二覆铜导电基板表面沉金或镀银。
本实用新型提供的叠层结构级联型GaN基功率器件的封装方法，包括如下步骤：
(1)将DBC陶瓷基板通过导电焊料粘接于框架基岛之上，背面朝下正面朝上，使基板背面的覆铜板与框架基岛电相连；
(2)将GaN HEMT芯片通过绝缘胶工艺，粘接到DBC陶瓷基板凹槽上；
(3)将硅基MOSFET正面朝上背面朝下，通过高导银浆粘接到GaN源极上，形成叠层级联型结构；
(4)将GaN HEMT芯片漏极与框架漏极引脚连通过铝线电连接，将硅基MOSFET栅极与第二覆铜导电基板通过铜线电连接，将第二覆铜导电基板与框架源极引脚通过铝线电连接，将硅基MOSFET源极与第一覆铜导电基板通过铝线电连接，最后经过塑封得到所述叠层结构级联型GaN基功率器件。
优选地，所述导电焊料为锡膏或者铅锡银焊料,厚度为30～50μm，所述绝缘胶和高导银浆厚度为20～40μm.
优选地，所述铜线线径为25μm-50μm，铝线线径为100μm～200μm。
和现有技术相比，本实用新型具有以下有益效果和优点：
(1)本实用新型提供了一种新的芯片布局方法，可以采用将硅基MOS 管通过级联方式叠放到GaN HEMT芯片的源极上，比现有技术，将尺寸相同的GaN芯片和硅基MOSFET芯片采用同一平面水面布局，大大节约芯片布局空间，使封装形式的选择性更广，封装体体积进一步缩小；
(2)本实用新型采用DBC陶瓷基板是高导热性能的材料，在陶瓷基板中间挖槽，将芯片放入凹槽当中可以使芯片与陶瓷材料充分接触，从而形成良好的热扩散；
(3)本实用新型使用设有通孔的DBC双面覆铜陶瓷基板，在陶瓷基岛上面已经做好部分电极覆铜层，减少封装过程中工艺步骤的复杂度，以及降低了对压焊机的精度要求；而且对覆铜导电基板表面进行镀银，增加了可焊性，防止覆铜板因氧化而打不上线，使产品可靠性得到进一步提高。
(4)本实用新型栅极引线先通过导电基板引出，再用铝质内引线电连接到管脚，缩短了内引线的长度，使栅极引线在后续工艺中不容易出现冲丝断丝，增加了器件可靠性。
附图说明
图1为HEMT芯片与硅基MOSFET芯片级联的电路原理图；
图2为一种现有的级联GaN封装技术示意图；
图3为本实用新型实例一种叠层结构级联型GaN基功率器件的俯视示意图；
图4、图5、图6分别是本实用新型实例中使用的DBC陶瓷基板的俯视示意图、正视示意图、左示意视图；
图7、图8是本实用新型实例中的叠层级联结构GaN基功率器件制备过程示意图；
图中示出：DBC双面陶瓷基板1，第一导电覆铜基板2，通孔3，第二导电覆铜基板4，凹槽5，背面覆铜板6，氧化铝绝缘层7，GaN HEMT 8，硅基 MOSFET 9，铝质内引线10，铜质内引线11。
具体实施方式
以下结合实例对本实用新型的具体实施作进一步说明，但本实用新型的实施和保护不限于此。需指出的是，以下若有未特别详细说明之过程，均是本领域技术人员可参照现有技术实现或理解的。
实施例1
如图3所示，一种叠层级联结构GaN基功率器件包括：GaN HEMT(高压耗尽型GaN基HEMT芯片)8、硅基MOSFET芯片9、TO-220框架和设有通孔3和凹槽5的DBC双面陶瓷基板1。
叠层结构是指将硅基MOSFET芯片9按照图1电路原理图，使用共源共栅 (Cascode)级联的方式叠放到GaN基HEMT芯片8上。这种叠层结构芯片布局方式对比现有技术常用的将两颗芯片放置在同一水平面的方式，能明显减小芯片布局所需空间，使芯片封装框架的选择和芯片布局布线方面有更多余地。
所述GaN基HEMT8芯片为水平结构高压耗尽型n沟道HEMT(高电子迁移率晶体管)芯片，顶面包括栅极(G2)、源极(S2)、漏极(D2)，底面为硅衬底，其具体尺寸为5000μm*2400μm，厚度为400μm，源极(S2)尺寸约为4300 μm*1200μm，漏极(D2)尺寸约为4800μm*650μm，栅极(G2)尺寸约为300 μm*500μm。
所述硅基MOSFET9为垂直结构低压增强型n沟道MOS管，栅极(G1)和源极(S1)在芯片顶面，漏极(D1)在芯片底面,其具体尺寸为1900μm*1100μm，厚度为240μm，源极(S1)尺寸约为1450μm*960μm，漏极(D1)尺寸约为 1760μm*960μm,栅极(G1)尺寸约为250μm*300μm。
如图4、图5、图6所示，设有通孔和凹槽的DBC双面覆铜陶瓷基板1背面整面覆铜6，有覆铜层的存在使的通孔连接到框架基岛的导电性能大大提高；此外，陶瓷基板正面设有两个覆铜电极焊盘，分别为第一导电覆铜基板2和第二导电覆铜基板4。其中第一导电覆铜基板通过通孔电连接到基板背面，方便后续硅基MOSFET将源极(S1)通过内引线连接到框架基岛；第一导电覆铜基板2 和第二导电覆铜基板4表面都有镀银，使基板的具有防氧化能力，增加可焊性； DBC陶瓷基板正面还有一个凹槽，凹槽深度浅于DBC基板厚度且不与背面覆铜板电相连。DBC陶瓷基板尺寸为6000μm*5000μm*800μm,其中DBC陶瓷基板厚度为800μm，包括背面覆铜层100μm,氧化铝陶瓷层600μm(氧化铝绝缘层7，),正面两个导电覆铜电极厚100μm；凹槽尺寸为5100μm*2500μm* 400μm。具体地，根据熔断电流计算结果，设计第一覆铜导电基板2尺寸为4400 μm*400μm*100μm，其中厚度为100μm；第二覆铜导电基板4尺寸为400μm*2250μm*100μm,其中厚度为100μm；通孔3孔径大小为200μm，内部填充铜质金属，背面覆铜板6尺寸为6000μm*5000μm*100μm。
所选用的TO-220框架其基岛尺寸大小为6000μm*5000μm,基岛与中间管脚相连并设为GaN基功率器件的源极(S)引脚，左边管脚设为GaN基功率器件的栅极(G)引脚，右边管脚设为GaN基功率器件的漏极(D)引脚。
具体地，第一导电覆铜基板2通过内引线连接到硅基MOSFET芯片9源极 (S1)和GaN芯片8栅极；第二导电覆铜基板4通过内引线连接到MOSFET芯片9栅极(G1)和TO-220框架栅极(G)引脚；TO-220框架漏极(D)引脚则直接通过内引线连接到GaN芯片8的漏极(D2)。
图7、图8是本实用新型实例中一种叠层级联结构GaN基功率器件制备过程示意图，包括如下步骤：
1)将HEMT晶圆、硅基MOSFET晶圆通过蓝膜和铁环框架固定，然后送到划片机分离成单颗芯片；HEMT晶圆材质较硬切割道为100μm需要使用硬度大的划片刀进行切割，硅基MOSFET晶圆材质较软切割道为60μm使用正常规格刀片进行切割即可。
2)将DBC陶瓷基板通过锡膏，在370℃温度下粘接于框架基岛之上，背面朝下正面朝上，使基板背面的覆铜板与框架基岛电相连。
3)将GaN芯片通过绝缘胶按照图7所示粘接到DBC陶瓷基板凹槽上，绝缘胶厚度约为20-40μm。
4)将硅基MOSFET按照图8正面朝上背面朝下，通过高导银浆粘接到GaN 源极上，形成叠层级联型结构,银浆厚度约为20-40μm。
5)完成粘片后放进烘箱，烘烤时间3小时,烘烤温度175℃，烘烤过程中保持烤箱内部为氮气环境，并确保烤箱内氧气含量在100ppm以下。烘烤完成后，等待降至室温才取出。
6)设定好压焊机台的超声、压力、时间、温度后，将等待压焊的芯片送入导轨，再按照图3所示的引线连接方式进行焊接。具体地，通过4根线径为150 μm的铝线将GaN漏极(D2)与框架漏极(D)引脚电相连；通过1根线径为25 μm的铜质内引线11将硅基MOSFET栅极(G1)与第二导电基板4电相连，通过1根线径为150μm的铝质内引线10将第二导电基板4与框架栅极(G) 引脚电相连，通过4根线径为150μm的铝线将硅基MOSFET源极(S)与第一导电基板(2)电相连，完成压焊。
7)将完成步骤1-6的芯片再进行注塑封装、去溢料、上锡、分离即可得到成品。
以上实施例仅为本实用新型较优的实施方式，仅用于解释本实用新型，而非限制本实用新型，本领域技术人员在未脱离本实用新型精神实质下所作的改变、替换、修饰等均应属于本实用新型的保护范围。

Claims (6)

1.一种叠层结构级联型GaN基功率器件，其特征在于，包括GaN基芯片、硅基MOSFET芯片、TO-220框架和设有通孔和凹槽的DBC双面陶瓷基板；所述硅基MOSFET芯片通过级联的方式叠放到所述GaN基芯片上；所述设有通孔和凹槽的DBC双面陶瓷基板背面整面覆铜，正面设有两个覆铜导电基板；其中，一个覆铜导电基板通过所述通孔电连接到基板背面覆铜层；所述凹槽置于DBC陶瓷基板正面，凹槽深度浅于DBC基板厚度且不与背面覆铜板电相连；所述TO-220框架的基岛与中间管脚相连并设为GaN基功率器件的源极引脚，左边管脚设为GaN基功率器件的栅极引脚，右边管脚设为GaN基功率器件的漏极引脚。
2.根据权利要求1所述的叠层结构级联型GaN基功率器件，其特征在于，所述两个覆铜导电基板分别为第一覆铜导电基板和第二导覆铜导电基板；第一覆铜导电基板通过通孔电连接到背面覆铜板，并通过内引线连接到硅基MOSFET芯片源极和GaN芯片栅极；第二覆铜导电基板通过内引线连接到MOSFET芯片栅极和TO-220框架栅极引脚；TO-220框架漏极引脚则直接通过内引线连接到GaN芯片的漏极。
3.根据权利要求1所述的叠层结构级联型GaN基功率器件，其特征在于，所述GaN基芯片为水平结构高压耗尽型n沟道HEMT芯片；所述GaN基HEMT芯片的顶面包括栅极、源极及漏极；所述GaN基HEMT芯片的尺寸为5000μm*2400μm～6700μm*3000μm，厚度为400μm～700μm。
4.根据权利要求1所述的叠层结构级联型GaN基功率器件，其特征在于，所述硅基MOSFET为垂直结构低压增强型n沟道MOS管；栅极和源极在芯片顶面，漏极在芯片底面，硅基MOSFET尺寸为1500μm*1000μm～2500μm*1500μm，厚度为200μm～400μm。
5.根据权利要求1所述的叠层结构级联型GaN基功率器件，其特征在于，所述设有通孔和凹槽的DBC双面陶瓷基板尺寸大小与TO-220框架基岛相同；所述设有通孔和凹槽的DBC双面覆铜陶瓷基板尺寸为6000μm*5000μm～7300μm*6300μm，厚度为600μm-800μm；该厚度包括背面覆铜板和正面导电基板厚度；所述通孔内部填充铜质金属，并且电连接DBC陶瓷基板通孔所在的背面覆铜层和第一覆铜导电基板。
6.根据权利要求5所述的叠层结构级联型GaN基功率器件，其特征在于，所述DBC陶瓷基板上的正面第一覆铜导电基板和第二覆铜导电基板表面沉金或镀银。
CN202020366332.2U 2020-03-22 2020-03-22 一种叠层结构级联型GaN基功率器件 Expired - Fee Related CN213752698U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020366332.2U CN213752698U (zh) 2020-03-22 2020-03-22 一种叠层结构级联型GaN基功率器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020366332.2U CN213752698U (zh) 2020-03-22 2020-03-22 一种叠层结构级联型GaN基功率器件

Publications (1)

Publication Number Publication Date
CN213752698U true CN213752698U (zh) 2021-07-20

Family

ID=76813974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020366332.2U Expired - Fee Related CN213752698U (zh) 2020-03-22 2020-03-22 一种叠层结构级联型GaN基功率器件

Country Status (1)

Country Link
CN (1) CN213752698U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430335A (zh) * 2020-03-22 2020-07-17 华南理工大学 一种叠层结构级联型GaN基功率器件及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430335A (zh) * 2020-03-22 2020-07-17 华南理工大学 一种叠层结构级联型GaN基功率器件及其封装方法

Similar Documents

Publication Publication Date Title
CN111430335A (zh) 一种叠层结构级联型GaN基功率器件及其封装方法
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
US9418930B2 (en) Power module
EP3157053B1 (en) Power module
WO2016152258A1 (ja) 半導体装置
US9159715B2 (en) Miniaturized semiconductor device
EP3690938B1 (en) Semiconductor device and production method therefor
CN114284231A (zh) 一种级联型GaN基功率器件的封装结构及封装方法
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN213752698U (zh) 一种叠层结构级联型GaN基功率器件
US20220302071A1 (en) Semiconductor device and production method for semiconductor device
CN117080195A (zh) 级联型GaN HEMT器件封装结构
JP2015142063A (ja) パワーモジュール及びパワーモジュールの製造方法
US10230365B2 (en) Bridge leg circuit assembly and full-bridge circuit assembly
CN105914283B (zh) 散热基板、功率模块及制备散热基板的方法
CN211555872U (zh) 一种GaN基级联型功率器件
CN111524877B (zh) 一种双面散热功率模块
CN110556366A (zh) 一种GaN基级联型功率器件及其制备方法
CN102394235A (zh) 一种绝缘栅双极晶体管模块及其制作方法
CN110137092B (zh) 功率半导体器件制作方法及功率半导体器件
CN220172121U (zh) 一种基于sot-227封装模块的封装结构
CN214797383U (zh) 双面水冷式功率模块
US20230028808A1 (en) Semiconductor device
CN213816144U (zh) 一种igbt功率模块
CN219998213U (zh) 功率半导体模块

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210720

CF01 Termination of patent right due to non-payment of annual fee