CN213026119U - 多emi屏蔽层的倒装芯片封装结构 - Google Patents
多emi屏蔽层的倒装芯片封装结构 Download PDFInfo
- Publication number
- CN213026119U CN213026119U CN202022107079.1U CN202022107079U CN213026119U CN 213026119 U CN213026119 U CN 213026119U CN 202022107079 U CN202022107079 U CN 202022107079U CN 213026119 U CN213026119 U CN 213026119U
- Authority
- CN
- China
- Prior art keywords
- emi shielding
- conductive adhesive
- layer
- flip chip
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本申请涉及一种多EMI屏蔽层的倒装芯片封装结构，所述封装结构包括：基板及倒装芯片，所述倒装芯片贴装于所述基板的表面，所述倒装芯片的底部填充有非导电胶；多个EMI屏蔽层，所述多个EMI屏蔽层依次包覆在所述倒装芯片和非导电胶的表面以实现EMI屏蔽，所述多个EMI屏蔽层之间填充有非导电胶。本实用新型通过多级EMI屏蔽层结构，其抗干扰性能优于传统增加单层屏蔽金属层厚度的方式，将该多EMI屏蔽层封装在产品内部可以有效提升产品的可靠性。此外，还可对整片封装基板进行作业，比传统EMI屏蔽结构需要切成单颗产品进行加工的工艺效率更高。
Description
技术领域
本实用新型涉及芯片封装技术领域，特别是涉及一种多EMI屏蔽层的倒装芯片封装结构。
背景技术
倒装芯片(Flip-chip)是一种无引脚结构芯片，一般含有电路单元。倒装芯片通常设计用于通过适当数量的位于其面上的锡球(导电性粘合剂所覆盖)，在电气上和机械上连接于电路。EMI(Electromagnetic Interference，电磁干扰)是指电子产品工作会对周边的其他电子产品造成干扰，是电子电器产品经常遇上的问题，具体的干扰种类包括传导干扰和辐射干扰。
在传统技术中，现有的倒装芯片封装结构的EMI屏蔽结构只有1层EMI屏蔽层，大部分只能实现40db以下EMI屏蔽效果。由于未来封装产品向轻薄短小方向发展，产品功能越来越多，尺寸越来越小，元器件工作时相互之间电磁干扰越来越大，40db抗干扰效果无法满足未来需求，故需要改善在不增大封装尺寸的条件下提高封装产品的EMI屏蔽效果。此外，传统技术中EMI屏蔽结构的金属层覆盖只能在产品切割成单颗后进行，无法整板进行，导致倒装芯片的封装效率不高。
发明内容
基于此，有必要针对上述技术问题，提供一种多EMI屏蔽层的倒装芯片封装结构。
一种多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述封装结构包括：
基板及倒装芯片，所述倒装芯片贴装于所述基板的表面，所述倒装芯片的底部填充有非导电胶；
多个EMI屏蔽层，所述多个EMI屏蔽层依次包覆在所述倒装芯片和非导电胶的表面以实现EMI屏蔽，所述多个EMI屏蔽层之间填充有非导电胶。
在其中一个实施例中，所述倒装芯片的底部填充有非导电胶形成的第一非导电胶层，在所述倒装芯片和第一非导电胶层的表面上包覆有第一EMI屏蔽层。
在其中一个实施例中，在所述第一EMI屏蔽层外部填充有非导电胶形成的第二非导电胶层。
在其中一个实施例中，在所述第二非导电胶层的表面上包覆有第二EMI屏蔽层。
在其中一个实施例中，在所述第二EMI屏蔽层外部填充有非导电胶形成的第三非导电胶层。
在其中一个实施例中，在所述第三非导电胶层的表面上包覆有第三EMI屏蔽层。
在其中一个实施例中，所述基板上设有与所述多个EMI屏蔽层层数对应的多个接地PAD。
在其中一个实施例中，所述多个接地PAD分别与对应的多个EMI屏蔽层连接。
在其中一个实施例中，所述封装结构还包括SMD，所述SMD贴装于所述基板上并设于所述多个EMI屏蔽层的外部。
在其中一个实施例中，在所述多个屏蔽层及SMD的外部还填充有非导电黑胶形成的非导电黑胶层。
上述多EMI屏蔽层的倒装芯片封装结构易于实现，非导电胶底部和表面填充可用点胶机实现，覆盖金属屏蔽层可用电镀、溅镀或3D打印方法实现，并且可以达到高抗干扰性能。例如：以1层屏蔽层为30db屏蔽效果来看，3层屏蔽层可实现90db抗干扰效果，90db以上抗干扰性能可用于军事航空等高精尖产品，因此该封装结构的应用场景更为广泛。此外，还可以根据产品的抗干扰需求定向选择屏蔽层数。通过多级EMI屏蔽层结构，其抗干扰性能优于传统增加单层屏蔽金属层厚度的方式，将该多EMI屏蔽层封装在产品内部可以有效提升产品的可靠性。此外，还可对整片封装基板进行作业，比传统EMI屏蔽结构需要切成单颗产品进行加工的工艺效率更高。
附图说明
图1为传统技术中倒装芯片EMI屏蔽封装结构的示意图；
图2为一个实施例中多EMI屏蔽层的倒装芯片封装结构的示意图。
具体实施方式
下面将通过以下实施例进行清楚、完整地描述本实用新型的技术方案中显然，以下将描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在此本实用新型实施例说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型实施例。如在本实用新型实施例说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
目前，现有技术中的倒装芯片EMI屏蔽封装结构可参考图1所示。具体地：先将SMD(表面贴装元件)(12)和Flip-chip(13)贴装于基板(11)表面，然后对Flip-chip(倒装芯片)(13)底部进行非导电胶(14)底部填充，再将Flip-chip(13)和SMD(12)用非导电树脂黑胶(15)密封，最后使用电镀、溅镀或3D打印技术将金属覆盖在黑胶(15)表面形成EMI屏蔽层(16)，EMI屏蔽层(16)与接地PAD(17)连接。由于当前EMI屏蔽结构只有1层EMI屏蔽层，大部分只能实现40db以下EMI屏蔽效果。此外，该EMI屏蔽结构的金属层覆盖只能在产品切割成单颗后进行，无法整板进行。
由于未来封装产品向轻薄短小方向发展，产品功能越来越多，尺寸越来越小，元器件工作时相互之间电磁干扰越来越大，40db抗干扰效果无法满足未来需求，故需要改善在不增大封装尺寸的条件下提高封装产品的EMI屏蔽效果。基于此，本实用新型提出一种新的解决方案，通过使用当前业界成熟工艺方法，在封装产品内部形成多层EMI金属屏蔽层，多级EMI屏蔽层逐层降低外部电磁干扰，从而达到更高级别的抗电磁干扰效果。
在一个实施例中，提供了一种多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述封装结构包括：
基板及倒装芯片，所述倒装芯片贴装于所述基板的表面，所述倒装芯片的底部填充有非导电胶；
多个EMI屏蔽层，所述多个EMI屏蔽层依次包覆在所述倒装芯片和非导电胶的表面以实现EMI屏蔽，所述多个EMI屏蔽层之间填充有非导电胶。
在本实施例中，提供了一种多EMI屏蔽层的倒装芯片封装结构，具体地，可参考图2所示。在该封装结构中包括substrate(基板21)及Flip-chip(倒装芯片23)，该倒装芯片(23)贴装过炉焊接于基板(21)。该倒装芯片(23)底部通过非导电胶(24)底部进行填充。通过使用电镀、溅射或打印工艺将倒装芯片(23)及非导电胶表面用金属覆盖依次形成多个EMI屏蔽层，例如可以包括附图中的25a、25b及25c的EMI屏蔽层，并在多个EMI屏蔽层之间填充有非导电胶(24)，上述的非导电胶可以用于防止发生短路。通过在封装产品内部形成多层EMI金属屏蔽层，多级EMI屏蔽层逐层降低外部电磁干扰，从而达到更高级别的抗电磁干扰效果。
在本实施例中，多EMI屏蔽层的倒装芯片封装结构易于实现，非导电胶底部和表面填充可用点胶机实现，覆盖金属屏蔽层可用电镀、溅镀或3D打印方法实现，并且可以达到高抗干扰性能。例如：以1层屏蔽层为30db屏蔽效果来看，3层屏蔽层可实现90db抗干扰效果，90db以上抗干扰性能可用于军事航空等高精尖产品，因此该封装结构的应用场景更为广泛。此外，还可以根据产品的抗干扰需求定向选择屏蔽层数。通过多级EMI屏蔽层结构，其抗干扰性能优于传统增加单层屏蔽金属层厚度的方式，将该多EMI屏蔽层封装在产品内部可以有效提升产品的可靠性。此外，还可对整片封装基板进行作业，比传统EMI屏蔽结构需要切成单颗产品进行加工的工艺效率更高。
在一个实施例中，所述倒装芯片的底部填充有非导电胶形成的第一非导电胶层，在所述倒装芯片和第一非导电胶层的表面上包覆有第一EMI屏蔽层；
在所述第一EMI屏蔽层外部填充有非导电胶形成的第二非导电胶层；
在所述第二非导电胶层的表面上包覆有第二EMI屏蔽层；
在所述第二EMI屏蔽层外部填充有非导电胶形成的第三非导电胶层；
在所述第三非导电胶层的表面上包覆有第三EMI屏蔽层。
具体地，在本实施例中提供了一种多EMI屏蔽层的倒装芯片封装结构，在该封装结构中包括三层EMI屏蔽层，可参考图2所示。
对倒装芯片(23)进行非导电胶(24)底部填充。使用电镀、溅射或打印工艺将倒装芯片(23)及非导电胶(24)表面用金属覆盖形成第一非导电胶层(25a)。在第一非导电胶层(25a)表面使用非导电胶(24)覆盖防止短路。使用电镀、溅射或打印工艺将非导电胶(24)表面用金属覆盖形成第二非导电胶层(25b)。在第二非导电胶层(25b)表面使用非导电胶(24)覆盖防止短路。使用电镀、溅射或打印工艺将非导电胶(24)表面用金属覆盖形成第三非导电胶层(25c)。
在本实施例中，多层EMI屏蔽结构可实现更高抗干扰性能，以1层屏蔽(30db)、2层屏蔽(60db)、3层屏蔽(90db)为例，90db以上抗干扰性能可用于军事航空等高精尖产品。可以理解的是，还可根据产品的抗干扰需求定向选择屏蔽层数，例如民用选1层或2层，军用航天选3层或3层以上等，可满足不同应用产品的需求。
在一个实施例中，所述基板上设有与所述多个EMI屏蔽层层数对应的多个接地PAD；所述多个接地PAD分别与对应的多个EMI屏蔽层连接。
在一个实施例中，所述封装结构还包括SMD，所述SMD贴装于所述基板上并设于所述多个EMI屏蔽层的外部；在所述多个屏蔽层及SMD的外部还填充有非导电黑胶形成的非导电黑胶层。
具体地，在本实施例中提供了一种多EMI屏蔽层的倒装芯片封装结构，具体地，可结合图2所示。首先，设计多层EMI屏蔽结构对应的封装基板(21)，根据EMI屏蔽层数设计对应的接地PAD(26)，例如在图2中由于设置了三层屏蔽层，因此在该基板上设有三个接地PAD(26)。然后，将SMD(22)和倒装芯片(23)贴装过炉焊接于基板(21)上。
接着，对倒装芯片(23)进行非导电胶(24)底部填充。使用电镀、溅射或打印工艺将倒装芯片(23)及非导电胶(24)表面用金属覆盖形成第一非导电胶层(25a)。在第一非导电胶层(25a)表面使用非导电胶(24)覆盖防止短路。使用电镀、溅射或打印工艺将非导电胶(24)表面用金属覆盖形成第二非导电胶层(25b)。在第二非导电胶层(25b)表面使用非导电胶(24)覆盖防止短路。使用电镀、溅射或打印工艺将非导电胶(24)表面用金属覆盖形成第三非导电胶层(25c)。
最后，将整片封装产品整体用非导电黑胶(27)塑封，将封胶后的整板芯片切成单颗产品。
在本实施例中提供的多EMI屏蔽层的倒装芯片封装结构易于实现，非导电胶底部和表面填充可用点胶机实现，覆盖金属层可用电镀、溅镀或3D打印方法实现。此外，该多EMI屏蔽层封装结构的产品可使用整板生产，比传统EMI屏蔽结构需要切成单颗产品的生产效率更高。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述封装结构包括：
基板及倒装芯片，所述倒装芯片贴装于所述基板的表面，所述倒装芯片的底部填充有非导电胶；
多个EMI屏蔽层，所述多个EMI屏蔽层依次包覆在所述倒装芯片和非导电胶的表面以实现EMI屏蔽，所述多个EMI屏蔽层之间填充有非导电胶。
2.根据权利要求1所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述倒装芯片的底部填充有非导电胶形成的第一非导电胶层，在所述倒装芯片和第一非导电胶层的表面上包覆有第一EMI屏蔽层。
3.根据权利要求2所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，在所述第一EMI屏蔽层外部填充有非导电胶形成的第二非导电胶层。
4.根据权利要求3所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，在所述第二非导电胶层的表面上包覆有第二EMI屏蔽层。
5.根据权利要求4所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，在所述第二EMI屏蔽层外部填充有非导电胶形成的第三非导电胶层。
6.根据权利要求5所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，在所述第三非导电胶层的表面上包覆有第三EMI屏蔽层。
7.根据权利要求1所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述基板上设有与所述多个EMI屏蔽层层数对应的多个接地PAD。
8.根据权利要求7所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述多个接地PAD分别与对应的多个EMI屏蔽层连接。
9.根据权利要求1-8任一项所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，所述封装结构还包括SMD，所述SMD贴装于所述基板上并设于所述多个EMI屏蔽层的外部。
10.根据权利要求9所述的多EMI屏蔽层的倒装芯片封装结构，其特征在于，在所述多个屏蔽层及SMD的外部还填充有非导电黑胶形成的非导电黑胶层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022107079.1U CN213026119U (zh) | 2020-09-23 | 2020-09-23 | 多emi屏蔽层的倒装芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202022107079.1U CN213026119U (zh) | 2020-09-23 | 2020-09-23 | 多emi屏蔽层的倒装芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN213026119U true CN213026119U (zh) | 2021-04-20 |
Family
ID=75479179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202022107079.1U Active CN213026119U (zh) | 2020-09-23 | 2020-09-23 | 多emi屏蔽层的倒装芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN213026119U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117133724A (zh) * | 2023-03-20 | 2023-11-28 | 荣耀终端有限公司 | 封装芯片结构及其加工方法、和电子设备 |
-
2020
- 2020-09-23 CN CN202022107079.1U patent/CN213026119U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117133724A (zh) * | 2023-03-20 | 2023-11-28 | 荣耀终端有限公司 | 封装芯片结构及其加工方法、和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327015B2 (en) | Semiconductor device package | |
| US9595454B2 (en) | Semiconductor device including electromagnetic absorption and shielding | |
| US20180197824A1 (en) | Anti-emi shielding package and method of making same | |
| US8420437B1 (en) | Method for forming an EMI shielding layer on all surfaces of a semiconductor package | |
| US7198987B1 (en) | Overmolded semiconductor package with an integrated EMI and RFI shield | |
| US8039930B2 (en) | Package structure for wireless communication module | |
| US7566962B2 (en) | Semiconductor package structure and method for manufacturing the same | |
| US20220020699A1 (en) | Package structure and method of manufacturing the same | |
| CN103843467B (zh) | 布线基板、部件内置基板以及安装结构体 | |
| US9824979B2 (en) | Electronic package having electromagnetic interference shielding and associated method | |
| US20130234337A1 (en) | Semiconductor package and fabrication method thereof | |
| CN112234048B (zh) | 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法 | |
| US20130093067A1 (en) | Wafer level applied rf shields | |
| US8377749B1 (en) | Integrated circuit transmission line | |
| CN213026119U (zh) | 多emi屏蔽层的倒装芯片封装结构 | |
| CN102368494A (zh) | 一种抗电磁干扰的芯片封装结构 | |
| CN111030638A (zh) | 一种声表面波模组一次成型的封装结构及其封装工艺 | |
| US20090184404A1 (en) | Electromagnetic shilding structure and manufacture method for multi-chip package module | |
| CN100472780C (zh) | 电子零部件及其制造方法 | |
| CN113766818A (zh) | 多层堆叠封装组件及多层组件的封装方法 | |
| KR20140043568A (ko) | 반도체 패키지 및 그 제조방법 | |
| US6430059B1 (en) | Integrated circuit package substrate integrating with decoupling capacitor | |
| CN104409447A (zh) | 包含嵌入式电容器的半导体封装件及其制备方法 | |
| CN113410145A (zh) | 六面电磁屏蔽的倒装芯片封装方法 | |
| CN111933623B (zh) | 一种基于基板侧面焊盘的封装互连结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221215 Address after: 523000 Building 1, No. 32, East Industrial Road, Songshanhu Park, Dongguan City, Guangdong Province Patentee after: Dongguan Yilian Information System Co.,Ltd. Address before: No.32, Gongye East Road, Songshanhu high tech Industrial Development Zone, Dongguan City, Guangdong Province Patentee before: DONGGUAN MEMORY STORAGE TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |