CN212586762U - 稳压电流源电路 - Google Patents

Abstract

本申请提供了一种稳压电流源电路，运用于电流源技术领域，其通过设计第一至第五PMOS管、第一至第三NPN管的电路连接方式，增加了电流调节的方式，能够很好的平衡电流调节，进而达到减小电流源电路芯片的面积的效果。

Description

稳压电流源电路

技术领域

本申请涉及电流源技术领域，特别涉及为一种稳压电流源电路。

背景技术

电流源为集成电路中的基本单元，广泛应用于各种模拟及集成数字电路中。电流源的结构种类繁多，但在大多数的集成电路中都是采用的电压除以电阻再镜像的方式产生集成电路所需要的电流。通过这种方式产生的电流源的电阻由于受到温度，电压，加工工艺及制程等的影响，尤其温度对产生的电流的影响很大，另外场效应管在不同工艺边界的参数也存在着变化；

在传统的电流源电路设计中，电流源电路的电流表达式只有很少的几个参数决定电流，导致参数不能很好的平衡，且芯片面积较大，因为芯片面积大，则会导致产量低下等问题。

实用新型内容

本申请提供一种经过改进的稳压电流源电路，保障测试电流参数的稳定性，并设计电流源电路以减少用于承载的芯片的面积。

本申请为解决技术问题采用如下技术手段：

本申请提出的一种稳压电流源电路，包括：

第一至第五PMOS管(M1、M2、M3、M4、M5、)，所述第一PMOS管M1的源极接地，其栅极和漏极连接，第二PMOS管M2的源极接地，其栅极与第一PMOS管M1的栅极连接，其漏极分别与第三POMS管M3、第四PMOS管M4、第五PMOS管M5的栅极连接，所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极均与PTAT电流源S连接，所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的漏极与自身栅极连接；

第一至第三NPN管(N1、N2、N3)，第一NPN管N1的基极接入所述PTAT电流源S的负极，其发射极连接第一PMOS管M1的漏极，其集电极连接第四PMOS管M4的漏极；第二NPN管N2的基极接入第一PMOS管M1的源极，其发射极接入第二POMS管M2的栅极，其集电极连接第一PMOS管M1的栅极；第三NPN管N3的基极连接电流源S的正极，其发射极连接所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5任一项的源极，其集电极连接所述所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极任一项的栅极。

进一步地，所述第二PMOS管M2的源极串接电阻R接地。

本申请提供了稳压电流源电路，具有以下有益效果：

本申请提出的稳压电流源电路，设计第一至第五PMOS管、第一至第三NPN管的电路连接方式，增加了电流调节的方式，能够很好的平衡电流调节，进而达到减小电流源电路芯片的面积的效果。

附图说明

图1为本申请稳压电流源电路一个实施例的电路示意图。

本申请为目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

下面将结合本申请的实施例中的附图，对本申请的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”、“包含”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本申请的权利要求书、说明书以及说明书附图中的术语，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。

参考附图1，为本申请一实施例中的稳压电流源电路的结构示意图；

一种稳压电流源电路，包括：

第一至第五PMOS管(M1、M2、M3、M4、M5、)，第一PMOS管M1的源极接地，其栅极和漏极连接，第二PMOS管M2的源极接地，其栅极与第一PMOS管M1的栅极连接，其漏极分别与第三POMS管M3、第四PMOS管M4、第五PMOS管M5的栅极连接，第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极均与PTAT电流源S连接，第三POMS管M3、第四PMOS管M4、第五PMOS管M5的漏极与自身栅极连接；

第一至第三NPN管(N1、N2、N3)，第一NPN管N1的基极接入PTAT电流源S的负极，其发射极连接第一PMOS管M1的漏极，其集电极连接第四PMOS管M4的漏极；第二NPN管N2的基极接入第一PMOS管M1的源极，其发射极接入第二POMS管M2的栅极，其集电极连接第一PMOS管M1的栅极；第三NPN管N3的基极连接电流源S的正极，其发射极连接第三POMS管M3、第四PMOS管M4、第五PMOS管M5任一项的源极，其集电极连接第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极任一项的栅极。

具体的，

上述的第二PMOS管M2的源极串接电阻R接地。

根据上述电流源电路的设计，电流源的电流标示为：

公式中：Iout为流过第五PMOS管M5的电流；un为第一NMOS管M1的电子迁移率；cox为第一NMOS管M1单位面积栅电容；(W/L)N为第一NMOS管M1的宽长比；K为第二NMOS管M1宽长比与第一NMOS管M1的宽长比的倍数；M为第三PMOS管M3宽长比与第三PMOS管的宽长比的倍数；R为电阻阻值。

从公式可以看出，Iout的大小受到电阻R、M和K的影响，当需要电流Iout比较小时，可以同时调节电阻R、M和K的大小。

与传统的电流源相比，就多了一个自由度M来一起调节电流Iout的大小，可以更好的平衡电流Iout与电阻R、M及K值的关系。

当需要很小的参考电流时，为了不让电阻R太大，可以加大第三PMOS管M3的数目，即增大M值。使得电阻R值变小，可以减小电流源芯片的面积。

另外，设置的第一至第三NPN管(N1、N2、N3)实现相关的集电、发射的电流调节。

尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由所附权利要求及其等同物限定。

Claims (2)

1.一种稳压电流源电路，其特征在于，包括：

第一至第五PMOS管(M1、M2、M3、M4、M5)，所述第一PMOS管M1的源极接地，其栅极和漏极连接，第二PMOS管M2的源极接地，其栅极与第一PMOS管M1的栅极连接，其漏极分别与第三POMS管M3、第四PMOS管M4、第五PMOS管M5的栅极连接，所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极均与PTAT电流源S连接，所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的漏极与自身栅极连接；

第一至第三NPN管(N1、N2、N3)，第一NPN管N1的基极接入所述PTAT电流源S的负极，其发射极连接第一PMOS管M1的漏极，其集电极连接第四PMOS管M4的漏极；第二NPN管N2的基极接入第一PMOS管M1的源极，其发射极接入第二POMS管M2的栅极，其集电极连接第一PMOS管M1的栅极；第三NPN管N3的基极连接电流源S的正极，其发射极连接所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5任一项的源极，其集电极连接所述第三POMS管M3、第四PMOS管M4、第五PMOS管M5的源极任一项的栅极。

2.根据权利要求1所述的稳压电流源电路，其特征在于，所述第二PMOS管M2的源极串接电阻R接地。

Images