CN217010830U - 一种迟滞电压生成电路 - Google Patents
一种迟滞电压生成电路 Download PDFInfo
- Publication number
- CN217010830U CN217010830U CN202220257736.7U CN202220257736U CN217010830U CN 217010830 U CN217010830 U CN 217010830U CN 202220257736 U CN202220257736 U CN 202220257736U CN 217010830 U CN217010830 U CN 217010830U
- Authority
- CN
- China
- Prior art keywords
- resistor
- current source
- input signal
- external input
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本实用新型公开了一种迟滞电压生成电路,包括三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、开关S1、开关S2、开关S3、开关S4。本实用新型利用三极管的集电极电流与三极管基极‑发射极电压与热电压VT的关系,合理设置各电阻之间的比例关系和各电流源之间的比例关系,产生一个与工艺参数无关的迟滞电压,提高迟滞比较器精度。
Description
技术领域
本实用新型涉及迟滞比较器电路领域,特别涉及一种迟滞电压生成电路。
背景技术
迟滞比较器是一种具有迟滞回环传输特性的比较器,在反相输入单门限比较器的基础上引入正反馈网络,就可以组成具有双门限值的反相输入迟滞比较器。迟滞比较器的优点在于,引入正反馈加快比较器的响应速度,同时提高了抗干扰能力。
迟滞电压是迟滞比较器电路的一个重要指标,需求迟滞比较器的稳定性好,精度较高,且迟滞电压不随集成电路的工艺偏差出现较大偏移。然而,现有的迟滞比较器的迟滞电压会随着集成电路的工艺偏差变化而变化。
实用新型内容
有鉴如此,本实用新型的目的在于解决上述现有技术中至少一种缺陷,提供一种迟滞比较器电路,其迟滞电压不随集成电路的工艺偏移变化而变化,满足高精度的要求。
为实现上述目的,本实用新型提供的技术方案如下:
一方面,提供一种迟滞电压生成电路,应用于迟滞比较器电路,其特征在于,包括:三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、开关S1、开关S2、开关S3、开关S4;三极管Q1的基极用于与外部输入信号VP连接,集电极分别与电阻RP2的一端、电阻RP3的一端连接,发射极与电流源I1的正极连接;电阻RP3的另一端与开关S3的一端连接,开关S3的另一端分别与电阻RP2的另一端、电阻RP1的一端和开关S1的一端连接;开关S1的另一端与电流源IP2的正极连接;电阻RP1的另一端分别与电阻RN1的一端连接和用于与供电电压VDD连接;三极管Q2的基极用于与外部输入信号VN连接,集电极分别与电阻RN2的一端、电阻RN3的一端连接,发射极与电流源I1的正极连接;电阻RN3的另一端与开关S4的一端连接,开关S4的另一端分别与开关S2的一端、电阻RN2的另一端和电阻RN1的一端连接;开关S2的另一端与电流源IN2的正极连接;电阻RN1的另一端还用于与供电电压VDD连接;电流源IP2的负极和电流源IN2的负极、电流源I1的负极均接地;
电阻RP1的阻值与电阻RN1的阻值相等,电阻RP2的阻值与电阻RN2的阻值相等,电阻RP3的阻值与电阻RN3的阻值相等,电流源IP2和电流源IN2相等;电阻RP1分别与电阻RP2、电阻RP3成比例;
开关S2和开关S3在外部输入信号VN电压值大于外部输入信号VP电压值时闭合,在外部输入信号VN电压值小于外部输入信号VP电压值时打开;
开关S1和开关S4在外部输入信号VN电压值大于外部输入信号VP电压值时打开,在外部输入信号VN电压值小于外部输入信号VP电压值时闭合。
优选地,电阻RP1的阻值、电阻RP2的阻值、电阻RP3的阻值相等;电阻RN1的阻值、电阻RN2的阻值、电阻RN3的阻值相等。
优选地,电流源I1与电流源IP2和电流源IN2成比例。
另一方面,提供一种迟滞电压生成电路,包括:三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、MOS管M1、MOS管M2、MOS管M3、MOS管M4、比较器CMP、反相器INV;三极管Q1的基极用于与外部输入信号VP连接,集电极分别与电阻RP2的一端、电阻RP3的一端、比较器CMP的正向输入端连接,发射极与电流源I1的正极连接;电阻RP3的另一端与MOS管M3的漏极连接;MOS管M3的源极分别与MOS管M1的漏极、电阻RP1的一端、电阻RP2的另一端连接,MOS管M3的栅极与比较器CMP的输出端H1连接;MOS管M1的源极与电流源IP2的正极连接,MOS管M1的栅极与比较器CMP的输出端H1连接;电阻RP1的另一端分别与电阻RN1的一端连接和用于与供电电压VDD连接;三极管Q2的基极用于与外部输入信号VN连接,集电极分别与电阻RN2的一端、电阻RN3的一端和比较器CMP的负向输入端连接,发射极与电流源I1的正极连接;电阻RN3的另一端与MOS管M4的漏极连接;MOS管M4的源极分别与电阻RN1的一端、电阻RN2的一端和MOS管M2的漏极连接,MOS管M4的栅极与反相器INV的输出端H2连接;MOS管M2的源极与电流源IN2的正极连接,MOS管M2的栅极与反相器INV的输出端H2连接;电阻RN1的另一端还用于与供电电压VDD连接;比较器CMP的输出端H1与反相器INV的输入端连接;电流源IP2的负极和电流源IN2的负极、电流源I1的负极均接地;电阻RP1的阻值与电阻RN1的阻值相等,电阻RP2的阻值与电阻RN2的阻值相等,电阻RP3的阻值与电阻RN3的阻值相等,电流源IP2和电流源IN2相等;电阻RP1分别与电阻RP2、电阻RP3成比例;MOS管M2和MOS管M3在外部输入信号VN电压值大于外部输入信号VP电压值时闭合,在外部输入信号VN电压值小于外部输入信号VP电压值时打开;
MOS管M1和MOS管M4在外部输入信号VN电压值大于外部输入信号VP电压值时打开,在外部输入信号VN电压值小于外部输入信号VP电压值时闭合。
优选地,MOS管M1和MOS管M2为NMOS管,MOS管M3和MOS管M4为PMOS管。
优选地,电流源I1与电流源IP2和电流源IN2成比例。
与现有技术相比,本实用新型的有益效果为:
1.本实用新型利用三极管的集电极电流与三极管基极-发射极电压与热电压VT的关系,合理设置各电阻之间的比例关系、各电流源之间的比例关系,通过控制开关S1、开关S2、开关S3、开关S4的闭合与打开或者MOS管M1、MOS管M2、MOS管M3、MOS管M4的导通与截止,调节三极管Q1的集电极电流和三极管Q2的集电极电流,使产生的迟滞电压与工艺参数无关,提高迟滞比较器精度。
2.本实用新型可通过设置各电阻之间的比例关系、各电流源之间的比例关系可得到范围在10mV至百mV级别的迟滞电压。
附图说明
图1为第一实施例迟滞电压生成电路的电路原理图;
图2为第二实施例迟滞电压生成电路的电路原理图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本实用新型进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本实用新型,并不用于限定本实用新型。
第一实施例
在本实施例中,提供一种迟滞电压生成电路,如图1所示,为本实施例的迟滞电压生成电路的电路原理框图,迟滞电压生成电路包括三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、开关S1、开关S2、开关S3、开关S4;
三极管Q1的基极用于连接外部输入信号VP,三极管Q1的集电极连接电阻RP2的一端,三极管Q1的发射极连接电流源I1的正极,电流源I1的负极接地;三极管Q2的基极用于连接外部输入信号VN,三极管Q2的集电极连接电阻RN2的一端,三极管Q2的发射极连接电流源I1的正极连接;电阻RP2的另一端连接电阻RP1的一端,电阻RP1的另一端连接电阻RN1的另一端和供电电压VDD;电阻RP3的一端连接开关S3的一端,电阻RP3的另一端连接三极管Q1的集电极;开关S3的一端连接电阻RP3的一端,开关S3的另一端连接电阻RP2的另一端;开关S1的一端连接电阻RP2的另一端,开关S1的另一端连接电流源IP2的正极,电流源IP2的负极接地;电阻RN2的另一端连接电阻RN1的一端,电阻RN1的另一端连接电阻RP1的另一端;电阻RN3的一端连接三极管Q2的集电极,电阻RN3的另一端连接开关S4的一端,开关S4的另一端连接电阻RN2的另一端;开关S2的一端连接电阻RN2的另一端,开关S2的另一端连接电流源IN2的正极,电流源IN2的负极接地;
电阻RP1与电阻RN1的阻值相同,电阻RP2与电阻RN2的阻值相同,电阻RP3与电阻RN3的阻值相同;
开关S2和开关S3在外部输入信号VN电压值大于外部输入信号VP电压值时闭合,在外部输入信号VN电压值小于外部输入信号VP电压值时打开;
开关S1和开关S4在外部输入信号VN电压值大于外部输入信号VP电压值时打开,在外部输入信号VN电压值小于外部输入信号VP电压值时闭合。
具体的,电阻RP1,电阻RP2、电阻RP3满足如下关系:
RP2=K1*RP1
RP3=K2*RP1
其中K1为电阻RP1和电阻RP2的比例系数,K2为电阻RP1和电阻RP3的比例系数,K1、K2均为正数。
同理,电阻RN1、电阻RN2、电阻RN3满足如下关系:
RN2=K1*RN1
RN3=K2*RN1
特别的,电流源I1、电流源IP2、电流源IN2可满足如下关系:
I1=K3*IP2
I1=K3*IN2
其中K3为电流源I1与电流源IP2、电流源IN2的比例系数,且K3为正数。
本实用新型的工作原理为:通过控制开关S1、开关S2、开关S3、开关S4的闭合与打开,调节三极管Q1的集电极电流和三极管Q2的集电极电流,生成迟滞电压。具体如下:
已知三极管的集电极电流满足以下公式:
其中,Ic为三极管的集电极电流,Is为三极管的反向饱和电流,VBE为三极管的基极-发射极电压,VT为三极管的热电压。
三极管Q1和三极管Q2为输入三极管差分对,并且开关S1、开关S2、开关S3、开关S4与外部输入信号VP和外部输入信号VN的对应关系如表所示:
S1 | S2 | S3 | S4 | |
VN>VP | 打开 | 闭合 | 闭合 | 打开 |
VP>VN | 闭合 | 打开 | 打开 | 闭合 |
当外部输入信号VP电压小于外部输入信号VN电压时,开关S2、开关S3闭合,开关S1、开关S4打开,此时电阻RP3和电阻RP2并联,总阻值减小,流经三极管Q1的集电极电流增大,三极管Q1的集电极电压减小,电流源IN2被接入电路中,抽走流经电阻RN2的的部分电流,流经三极管Q2的集电极电流减小,三极管Q2的集电极电压VON增大。此时的迟滞电压即为三极管Q1的集电极电压VOP增大至等于三极管Q2的集电极电压VON时对应的外部输入信号VP电压与外部输入信号VN电压的差值。根据电流电压关系,可以列出如下公式:
其中,Vth表示迟滞比较器的迟滞电压,Ic1三极管Q1的集电极电流,为VBE1为三极管Q1的基极-发射极电压,Ic2三极管Q2的集电极电流,VBE2为三极管Q2的基极-发射极电压;
根据电阻、电流之间的关系,在比例系数K1、K2、K3确定的情况下,可以得出Ic1与Ic2的比值为一常数,不受工艺参数的影响,公式如下:
其中,Vth表示迟滞比较器的迟滞电压;
当外部输入信号VP电压大于VN电压时,开关S2、开关S3打开,开关S1、开关S4闭合,此时电阻RN3和电阻RN2并联,总阻值减小,流经三极管Q2的集电极电流增大,三极管Q2的集电极电压减小,电流源IP2被接入电路中,抽走流经电阻RP2的的部分电流,流经三极管Q1的集电极电流减小,三极管Q1的集电极电压VOP增大。此时的迟滞电压即为三极管Q2的集电极电压VON增大至等于三极管Q1的集电极电压VOP时对应的外部输入信号VN电压与外部输入信号VP电压的差值,同理,根据电阻、电流之间的关系,在比例系数K1、K2、K3确定的情况下,可以得出Ic2与Ic1的比值也为一常数,因此迟滞电压也不受工艺偏差的影响。
第二实施例
在本实施例中,提供一种迟滞电压生成电路,如图2所示为本实施例所示迟滞电压生成电路的电路原理图;迟滞比较器电路包括三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、MOS管M1、MOS管M2、MOS管M3、MOS管M4、比较器CMP、反相器INV;
三极管Q1的基极用于连接外部输入信号VP,三极管Q1的集电极连接电阻RP2的一端,三极管Q1的发射极连接电流源I1的正极,电流源I1的负极接地;三极管Q2的基极用于连接外部输入信号VN,三极管Q2的集电极连接电阻RN2的一端,三极管Q2的发射极连接电流源I1的正极;电阻RP2的另一端连接电阻RP1的一端,电阻RP1的另一端连接电阻RN1的另一端和供电电压VDD;电阻RP3的一端连接MOS管M3的漏极,电阻RP3的另一端连接三极管Q1的集电极;MOS管M3的源极连接电阻RP2的另一端;MOS管M1的漏极连接电阻RP2的另一端,MOS管M1的源极连接电流源IP2的正极,电流源IP2的负极接地;电阻RN2的另一端连接电阻RN1的一端,电阻RN1的另一端连接电阻RP1的另一端;电阻RN3的一端连接三极管Q2的集电极,电阻RN3的另一端连接MOS管M4的漏极;MOS管M4的源极连接电阻RN2的另一端;MOS管M2的漏极连接电阻RN2的另一端,MOS管M2的源级连接电流源IN2的正极,电流源IN2的负极极接地;三极管Q1的集电极连接比较器CMP的正向输入端、三极管Q2的集电极连接比较器CMP的负向输入端、比较器CMP的输出端H1连接反相器INV的输入端,反相器INV输出端H2分别连接MOS管M4的栅极和MOS管M2的栅极,比较器CMP输出端H1分别连接MOS管M1的栅极和MOS管M3的栅极。
特别的,电阻RP1与电阻RN1的阻值相同,电阻RP2与电阻RN2的阻值相同,电阻RP3与电阻RN3的阻值相同。
特别的,电阻RP1,电阻RP2、电阻RP3满足如下关系:
RP2=K1*RP1
RP3=K2*RP1
其中K1为电阻RP1和电阻RP2的比例系数,K2为电阻RP1和电阻RP3的比例系数,K1、K2均为正数。
同理,电阻RN1、电阻RN2、电阻RN3满足如下关系:
RN2=K1*RN1
RN3=K2*RN1
特别的,电流源I1、电流源IP2、电流源IN2可满足如下关系:
I1=K3*IP2
I1=K3*IN2
其中K3为电流源I1与电流源IP2、电流源IN2的比例系数,K3为正数。
比较器CMP的工作原理为,当比较器CMP的正向输入端电压大于反向输入端电压时,比较器CMP输出低电平。当比较器CMP的正向输入端电压小于反向输入端电压时,比较器CMP输出高电平。
具体的,MOS管M1和MOS管M2为NMOS管,MOS管M3和MOS管M4为PMOS管。MOS管M1、MOS管M2、MOS管M3和MOS管M4的内阻值均远小于电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3的电阻值。
当外部输入信号VP电压小于外部输入信号VN电压时,三极管Q1的集电极电流小于三极管Q2的集电极电流,三极管Q1的集电极电压VOP大于三极管Q2的集电极电压VON,比较器CMP输出端H1为低电平,反相器输出端H2为高电平,此时MOS管M3导通、MOS管M2导通,MOS管M1截止、MOS管M4截止。随着外部输入信号VP逐渐增大,三极管Q1的集电极电流逐渐增大,并且由于电阻RP3和电阻RP2并联,电流源IN2被接入电路中,使得三极管Q1的集电极电流更大,三极管Q2的集电极电流更小,形成正向反馈。迟滞电压为
根据电阻、电流之间的关系,在比例系数K1、K2、K3确定的情况下,可以得出Ic1与Ic2的比值为一常数,不受工艺参数的影响。
当外部输入信号VP电压大于VN电压时,三极管Q1的集电极电流大于三极管Q2的集电极电流,三极管Q2的集电极电压VON大于三极管Q1的集电极电压VOP,比较器CMP输出端H1为高电平,反相器输出端H2为低电平,此时MOS管M3截止、MOS管M2截止,MOS管M1导通、MOS管M4导通。随着外部输入信号VN逐渐增大,三极管Q2的集电极电流逐渐增大,并且由于电阻RN3和电阻RN2并联,电流源IP2被接入电路中,使得三极管Q2的集电极电流更大,三极管Q1的集电极电流更小,形成正向反馈,根据电阻、电流之间的关系,在比例系数K1、K2、K3确定的情况下,可以得出Ic2与Ic1的比值也为一常数,因此迟滞电压也不受工艺偏差的影响。
以上仅是本实用新型的优选实施方式,应当指出的是,上述优选实施方式不应视为对本实用新型的限制。对于本技术领域的普通技术人员来说,在不脱离本实用新型的精神和范围内,还可以做出若干等同变换、改进和润饰,这些等同变换、改进和润饰也应视为本实用新型的保护范围,这里不再用实施例赘述,本实用新型的保护范围应当以权利要求所限定的范围为准。
Claims (6)
1.一种迟滞电压生成电路,应用于迟滞比较器电路,其特征在于,包括:三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、开关S1、开关S2、开关S3、开关S4;三极管Q1的基极用于与外部输入信号VP连接,集电极分别与电阻RP2的一端、电阻RP3的一端连接,发射极与电流源I1的正极连接;电阻RP3的另一端与开关S3的一端连接,开关S3的另一端分别与电阻RP2的另一端、电阻RP1的一端和开关S1的一端连接;开关S1的另一端与电流源IP2的正极连接;电阻RP1的另一端分别与电阻RN1的一端连接和用于与供电电压VDD连接;三极管Q2的基极用于与外部输入信号VN连接,集电极分别与电阻RN2的一端、电阻RN3的一端连接,发射极与电流源I1的正极连接;电阻RN3的另一端与开关S4的一端连接,开关S4的另一端分别与开关S2的一端、电阻RN2的另一端和电阻RN1的一端连接;开关S2的另一端与电流源IN2的正极连接;电阻RN1的另一端还用于与供电电压VDD连接;电流源IP2的负极和电流源IN2的负极、电流源I1的负极均接地;
电阻RP1的阻值与电阻RN1的阻值相等,电阻RP2的阻值与电阻RN2的阻值相等,电阻RP3的阻值与电阻RN3的阻值相等,电流源IP2和电流源IN2相等;电阻RP1分别与电阻RP2、电阻RP3成比例;
开关S2和开关S3在外部输入信号VN电压值大于外部输入信号VP电压值时闭合,在外部输入信号VN电压值小于外部输入信号VP电压值时打开;
开关S1和开关S4在外部输入信号VN电压值大于外部输入信号VP电压值时打开,在外部输入信号VN电压值小于外部输入信号VP电压值时闭合。
2.根据权利要求1的一种迟滞电压生成电路,其特征在于,电阻RP1的阻值、电阻RP2的阻值、电阻RP3的阻值相等;电阻RN1的阻值、电阻RN2的阻值、电阻RN3的阻值相等。
3.根据权利要求1的一种迟滞电压生成电路,其特征在于,电流源I1与电流源IP2和电流源IN2成比例。
4.一种迟滞电压生成电路,应用于迟滞比较器电路,其特征在于,包括:三极管Q1、三极管Q2、电阻RP1、电阻RP2、电阻RP3、电阻RN1、电阻RN2、电阻RN3、电流源I1、电流源IP2、电流源IN2、MOS管M1、MOS管M2、MOS管M3、MOS管M4、比较器CMP、反相器INV;三极管Q1的基极用于与外部输入信号VP连接,集电极分别与电阻RP2的一端、电阻RP3的一端、比较器CMP的正向输入端连接,发射极与电流源I1的正极连接;电阻RP3的另一端与MOS管M3的漏极连接;MOS管M3的源极分别与MOS管M1的漏极、电阻RP1的一端、电阻RP2的另一端连接,MOS管M3的栅极与比较器CMP的输出端H1连接;MOS管M1的源极与电流源IP2的正极连接,MOS管M1的栅极与比较器CMP的输出端H1连接;电阻RP1的另一端分别与电阻RN1的一端连接和用于与供电电压VDD连接;三极管Q2的基极用于与外部输入信号VN连接,集电极分别与电阻RN2的一端、电阻RN3的一端和比较器CMP的负向输入端连接,发射极与电流源I1的正极连接;电阻RN3的另一端与MOS管M4的漏极连接;MOS管M4的源极分别与电阻RN1的一端、电阻RN2的一端和MOS管M2的漏极连接,MOS管M4的栅极与反相器INV的输出端H2连接;MOS管M2的源极与电流源IN2的正极连接,MOS管M2的栅极与反相器INV的输出端H2连接;电阻RN1的另一端还用于与供电电压VDD连接;比较器CMP的输出端H1与反相器INV的输入端连接;电流源IP2的负极和电流源IN2的负极、电流源I1的负极均接地;电阻RP1的阻值与电阻RN1的阻值相等,电阻RP2的阻值与电阻RN2的阻值相等,电阻RP3的阻值与电阻RN3的阻值相等,电流源IP2和电流源IN2相等;电阻RP1分别与电阻RP2、电阻RP3成比例;MOS管M2和MOS管M3在外部输入信号VN电压值大于外部输入信号VP电压值时导通,在外部输入信号VN电压值小于外部输入信号VP电压值时截止;
MOS管M1和MOS管M4在外部输入信号VN电压值大于外部输入信号VP电压值时导通,在外部输入信号VN电压值小于外部输入信号VP电压值时截止。
5.根据权利要求4的一种迟滞比较器电路,其特征在于,MOS管M1和MOS管M2为NMOS管,MOS管M3和MOS管M4为PMOS管。
6.根据权利要求4的一种迟滞比较器电路,其特征在于,电流源I1与电流源IP2和电流源IN2成比例。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220257736.7U CN217010830U (zh) | 2022-02-09 | 2022-02-09 | 一种迟滞电压生成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202220257736.7U CN217010830U (zh) | 2022-02-09 | 2022-02-09 | 一种迟滞电压生成电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217010830U true CN217010830U (zh) | 2022-07-19 |
Family
ID=82393116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202220257736.7U Active CN217010830U (zh) | 2022-02-09 | 2022-02-09 | 一种迟滞电压生成电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217010830U (zh) |
-
2022
- 2022-02-09 CN CN202220257736.7U patent/CN217010830U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6815941B2 (en) | Bandgap reference circuit | |
CN110989760B (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
CN105468076B (zh) | 全cmos基准电流源 | |
KR920005259B1 (ko) | 전압발생회로 | |
CN103092253A (zh) | 参考电压产生电路 | |
CN101149628B (zh) | 一种基准电压源电路 | |
CN104615184B (zh) | 一种cmos基准电流和基准电压产生电路 | |
CN212322146U (zh) | 一种带温度补偿的电流基准电路 | |
CN109828630B (zh) | 一种与温度无关的低功耗基准电流源 | |
CN113778161B (zh) | 一种低功耗高电源抑制比的自偏置电流基准源 | |
CN111879999A (zh) | 一种低温度系数快速电压检测电路 | |
CN217010830U (zh) | 一种迟滞电压生成电路 | |
CN113885630A (zh) | 一种低功耗自偏置高稳定性带隙基准电路 | |
CN217060856U (zh) | 一种负温电流产生电路 | |
CN114489218B (zh) | 低温漂低压低失调的带隙基准电压源和电子设备 | |
CN201097247Y (zh) | 一种基准电压源电路 | |
CN116820177A (zh) | 一种低温度系数cmos基准电压源及芯片 | |
CN108181968B (zh) | 一种基准电压产生电路 | |
CN115333367A (zh) | 电压转换电路 | |
CN210402134U (zh) | 一种带温度补偿的电流偏置电路 | |
JPH02191012A (ja) | 電圧発生回路 | |
CN111061329A (zh) | 一种高环路增益双环负反馈的带隙基准电路 | |
CN204904128U (zh) | 一种带隙基准源电路 | |
CN212586762U (zh) | 稳压电流源电路 | |
He et al. | Reference Voltage Generator for 80V GaN HEMT Gate Driver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |