CN211908747U - 一种cmos双稳态振荡器 - Google Patents
一种cmos双稳态振荡器 Download PDFInfo
- Publication number
- CN211908747U CN211908747U CN202020284249.0U CN202020284249U CN211908747U CN 211908747 U CN211908747 U CN 211908747U CN 202020284249 U CN202020284249 U CN 202020284249U CN 211908747 U CN211908747 U CN 211908747U
- Authority
- CN
- China
- Prior art keywords
- mos tube
- channel
- drain electrode
- electrode
- enhancement type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 67
- 101150110971 CIN7 gene Proteins 0.000 claims description 24
- 101150110298 INV1 gene Proteins 0.000 claims description 24
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 24
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 20
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 20
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 claims description 16
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 claims description 16
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 claims description 16
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 claims description 16
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 claims description 16
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 claims description 14
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 claims description 14
- 101150070189 CIN3 gene Proteins 0.000 claims description 8
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 8
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 230000000295 complement effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 238000005516 engineering process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种CMOS双稳态振荡器，整体电路采用CMOS工艺，包括P沟道增强型MOS管PM1‑PM10，N沟道增强型MOS管NM1‑NM16，电容C1‑C3，电流源IDC1，反相器INV1‑INV4，或非门NOR1‑NOR4以及VCC输入端口、EN_OSC输入端口、VR电压输入端口、HOLD控制输入端口和CLK逻辑输出端口。电路通过比较器电路和逻辑信号处理电路设计，可以产生稳定的开关频率信号，并且可以根据实际需求进行频率的设定。本发明的振荡器采用CMOS工艺，电路设计简单，开关频率误差小，振荡器开关频率灵活可调，可以通过改变电流源IDC1和电压VR的大小，调整开关波形的占空比，从而进行开关频率的改变。
Description
技术领域
本发明涉及电路技术领域，尤其是涉及一种振荡器电路。
背景技术
目前随着模拟电路的不断发展，芯片的应用越来越广泛，在很多地方都要应用到振荡器。在传统的技术中，RC振荡器的频率稳定性比较差，使用的范围比较有限。目前考虑到芯片集成度的不断提升，芯片成品的降低，就需要设计专门的RC振荡器来产生可以供芯片电路内部使用的振荡器电路，目前大多数的芯片内部振荡器电路设计复杂，振荡频率不稳定，不利于电路的整体优化，还提高了设计的成本，对于芯片的性能方面也产生了很大的影响。
发明内容
为了克服现有技术的不足，本发明提供一种CMOS双稳态振荡器。本发明的目的在于提供一种简单实用CMOS双稳态振荡器，整体电路采用CMOS工艺，电路通过比较器电路和逻辑信号处理电路设计，可以产生稳定的开关频率信号，并且可以根据实际需求进行频率的设定。
本发明解决其技术问题所采用的技术方案是：
一种CMOS双稳态振荡器，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM16，电容C1-C3，电流源IDC1，反相器INV1-INV4，或非门NOR1-NOR4以及VCC输入端口、EN_OSC输入端口、VR电压输入端口、HOLD控制输入端口和CLK逻辑输出端口；
所述P沟道增强型MOS管PM1源极连接VCC输入端口以及P沟道增强型MOS管PM2-PM10的源极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM3和PM7的栅极，漏极连接N沟道增强型MOS管NM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极；所述N沟道增强型MOS管NM1源极接地，栅极连接EN_OSC输入端口、P沟道增强型MOS管PM1、PM3和PM7的源极，漏极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极。P沟道增强型MOS管PM1和N沟道增强型MOS管NM1构成反相器电路，将EN_OSC输入端口的电压反相处理后传输到开关管的栅极，进行开关管的通断控制；
所述P沟道增强型MOS管PM2源极连接VCC输入端口，栅极漏极连接电流源的一端、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM5-PM6、PM8-PM10的栅极，漏极连接N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11-PM12的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4、PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM7的漏极，N沟道增强型MOS管NM9的漏极和反相器INV1的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM10的栅极；所述P沟道增强型MOS管PM8源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM14的栅极、N沟道增强型MOS管NM10的漏极和电容C3的上极板，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM9-PM10的栅极；所述P沟道增强型MOS管PM9源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM13-PM14的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8、PM10的栅极；所述P沟道增强型MOS管PM10源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM15、NM16的漏极和反相器INV2的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM9的栅极。所述P沟道增强型MOS管PM2、PM4-PM6和PM8-PM10共同构成电流镜电路，起到为各自所在支路提供镜像电流的作用；
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM12的源极，漏极连接N沟道增强型MOS管NM5的栅极漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM13的栅极；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM11的源极，漏极连接N沟道增强型MOS管NM7-NM9的漏极，栅极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极和电容C2的上极板；所述N沟道增强型MOS管NM5栅极漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，源极接地；所述N沟道增强型MOS管NM7漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM8的漏极和N沟道增强型MOS管NM9的栅极，栅极连接N沟道增强型MOS管NM5的栅极漏极、P沟道增强型MOS管PM11的漏极和N沟道增强型MOS管NM6的漏极，源极接地；所述N沟道增强型MOS管NM9漏极连接P沟道增强型MOS管PM6的漏极、P沟道增强型MOS管PM7的漏极和反相器INV1的输入端，栅极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7和NM8的漏极，源极接地。所述P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9共同构成了比较器电路，主要将P沟道增强型MOS管PM11的栅极电压VR电压和P沟道增强型MOS管PM12的栅极电压进行比较，然后将输出结果传递到反相器INV1的输入端；
所述P沟道增强型MOS管PM13源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM14的源极，漏极连接N沟道增强型MOS管NM12的栅极漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM11的栅极；所述P沟道增强型MOS管PM14源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM13的源极，漏极连接N沟道增强型MOS管NM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和电容C3的上极板；所述N沟道增强型MOS管NM12栅极漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，源极接地；所述N沟道增强型MOS管NM14漏极连接P沟道增强型MOS管PM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接N沟道增强型MOS管NM12的栅极漏极、P沟道增强型MOS管PM13的漏极和N沟道增强型MOS管NM13的漏极，源极接地；所述N沟道增强型MOS管NM15漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM16的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM14的漏极、N沟道增强型MOS管NM14的漏极，源极接地。所述P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15共同构成了比较器电路，主要将P沟道增强型MOS管PM13的栅极电压VR电压和P沟道增强型MOS管PM14的栅极电压进行比较，然后将输出结果传递到反相器INV2的输入端；
所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM2的栅极漏极、电流源的一端、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM6的漏极、N沟道增强型MOS管NM9的漏极和反相器INV1的输入端，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述N沟道增强型MOS管NM2源极接地，漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM6、NM8、NM13、NM16的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM5的栅极漏极和N沟道增强型MOS管NM7的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM8、NM13、NM16的栅极；所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7的漏极和N沟道增强型MOS管NM9的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM13、NM16的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM12的栅极漏极和N沟道增强型MOS管NM14的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM16的栅极；所述N沟道增强型MOS管NM16源极接地，漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM15的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM13的栅极。所述P沟道增强型MOS管PM3、PM7和N沟道增强型MOS管NM2、NM6、NM8、NM13、NM16在电路中都是起到开关管的作用；
所述N沟道增强型MOS管NM3的漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、电容C2上极板和P沟道增强型MOS管PM12的栅极，源极连接N沟道增强型MOS管NM4的漏极，栅极连接N沟道增强型MOS管NM4的栅极和CLK输出端；所述N沟道增强型MOS管NM4的漏极连接N沟道增强型MOS管NM3的源极，栅极连接N沟道增强型MOS管NM3的栅极和CLK输出端，源极接地；所述N沟道增强型MOS管NM10的漏极连接P沟道增强型MOS管PM8的漏极、电容C3上极板和P沟道增强型MOS管PM14的栅极，源极连接N沟道增强型MOS管NM11的漏极，栅极连接N沟道增强型MOS管NM11的栅极和反相器INV4的输出端；所述N沟道增强型MOS管NM11的漏极连接N沟道增强型MOS管NM10的源极，栅极连接N沟道增强型MOS管NM10的栅极和反相器INV4的输出端，源极接地；所述电容C1上极板连接VR输入端口、P沟道增强型MOS管PM11和PM13的栅极，下极板接地；所述电容C2上极板连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、N沟道增强型MOS管NM2的漏极和P沟道增强型MOS管PM12的栅极，下极板接地；所述电容C3上极板连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和P沟道增强型MOS管PM14的栅极，下极板接地。其中电容C1主要作用为VR输入端口提供稳压作用，电容C2和C3在各自支路作为充放电电容给对应的P沟道增强型MOS管PM12和P沟道增强型MOS管PM14的栅极提供电压使用；
所述反相器INV1输入端连接P沟道增强型MOS管PM6、PM7的漏极、N沟道增强型MOS管NM9的漏极，输出端连接或非门NOR1的一输入端；所述反相器INV2输入端连接P沟道增强型MOS管PM10漏极、N沟道增强型MOS管NM15和NM16的漏极，输出端连接或非门NOR2的一输入端；所述或非门NOR1一输入端连接反相器INV1的输出端，另一输入端连接或非门NOR2的输出端和或非门NOR4的输入端，输出端连接或非门NOR2的一输入端和或非门NOR3的另一输入端；所述或非门NOR2一输入端连接反相器INV2的输出端，另一输入端连接或非门NOR1的输出端和或非门NOR3的输入端，输出端连接或非门NOR4的一输入端和或非门NOR1的另一输入端；所述或非门NOR3一输入端连接HOLD输入端口，另一输入端口连接或非门NOR1的输出端和或非门NOR2的一输入端，输出端连接反相器INV3的输入端；所述或非门NOR4一输入端连接或非门NOR2的输出端和或非门NOR1的另一输入端，输出端连接反相器INV4的输入端；所述反相器INV3输入端连接或非门NOR3的输出端，输出端连接CLK输出端口和N沟道增强型MOS管NM3、NM4的栅极；所述反相器INV4输入端连接或非门NOR4的输出端，输出端连接N沟道增强型MOS管NM10、NM11的栅极。反相器INV1-INV4，或非门NOR1-NOR4共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
当VCC输入端电源供电，EN_OSC输入端提供高电平时，电流源IDC1提供电流，VR输入端提供稳定的供电电压VR时，P沟道增强型MOS管PM4支路镜像P沟道增强型MOS管PM2支路构成的恒定电流源为电容C2进行充电，当电容C2的上极板电压高于VR电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9构成的比较器电路的输出端将高电平传递到反相器INV1的输入端；同理P沟道增强型MOS管PM8支路镜像P沟道增强型MOS管PM2支路构成的恒定电流源为电容C3进行充电，当电容C3的上极板电压高于VR电压时，通过P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15构成的比较器电路的输出端将高电平传递到反相器INV2的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV1和INV2传递的模拟信号进行边沿出发后输出高低电平的逻辑信号，然后将或非门NOR1的输出端信号通过或非门NOR3与HOLD输入信号进行或非处理后，经过反相器INV3控制N沟道增强型MOS管NM3和NM4的通断，从而将C2的上极板电压在大于VR电压时，将MOS管NM3和NM4开启，把电容C2的上极板拉倒地，此时电容C2开始放电，当电容C2的上极板电压低于VR电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9构成的比较器电路的输出端将低电平传递到反相器INV1的输入端；同理或非门NOR2的输出端信号通过或非门NOR4与地进行或非处理后，经过反相器INV4控制N沟道增强型MOS管NM10和NM11的通断，从而将C3的上极板电压在大于VR电压时，将MOS管NM10和NM11开启，把电容C3的上极板拉倒地，此时电容C3开始放电，当电容C3的上极板电压低于VR电压时，通过P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15构成的比较器电路的输出端将低电平传递到反相器INV2的输入端。所以在不断地进行电容C2和C3的充电放电，通过锁存器将两个比较器的输出信号进行处理后，就得出CLK振荡开关波形信号。
本发明的有益效果在于：
1.振荡器采用CMOS工艺，电路设计简单，开关频率误差小。
2.振荡器开关频率灵活可调，可以通过改变电流源IDC1和电压VR的大小，调整开关波形的占空比，从而进行开关频率的改变。
附图说明
图1为本发明CMOS双稳态振荡器电路示意图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
所述一种CMOS双稳态振荡器，如图1所示，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM16，电容C1-C3，电流源IDC1，反相器INV1-INV4，或非门NOR1-NOR4以及VCC输入端口、EN_OSC输入端口、VR电压输入端口、HOLD控制输入端口和CLK逻辑输出端口。
所述P沟道增强型MOS管PM1源极连接VCC输入端口以及P沟道增强型MOS管PM2-PM10的源极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM3和PM7的栅极，漏极连接N沟道增强型MOS管NM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极；所述N沟道增强型MOS管NM1源极接地，栅极连接EN_OSC输入端口、P沟道增强型MOS管PM1、PM3和PM7的源极，漏极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极。P沟道增强型MOS管PM1和N沟道增强型MOS管NM1构成反相器电路，将EN_OSC输入端口的电压反相处理后传输到开关管的栅极，进行开关管的通断控制。
所述P沟道增强型MOS管PM2源极连接VCC输入端口，栅极漏极连接电流源的一端、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM5-PM6、PM8-PM10的栅极，漏极连接N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11-PM12的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4、PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM7的漏极，N沟道增强型MOS管NM9的漏极和反相器INV1的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM10的栅极；所述P沟道增强型MOS管PM8源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM14的栅极、N沟道增强型MOS管NM10的漏极和电容C3的上极板，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM9-PM10的栅极；所述P沟道增强型MOS管PM9源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM13-PM14的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8、PM10的栅极；所述P沟道增强型MOS管PM10源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM15、NM16的漏极和反相器INV2的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM9的栅极。所述P沟道增强型MOS管PM2、PM4-PM6和PM8-PM10共同构成电流镜电路，起到为各自所在支路提供镜像电流的作用。
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM12的源极，漏极连接N沟道增强型MOS管NM5的栅极漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM13的栅极；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM11的源极，漏极连接N沟道增强型MOS管NM7-NM9的漏极，栅极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极和电容C2的上极板；所述N沟道增强型MOS管NM5栅极漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，源极接地；所述N沟道增强型MOS管NM7漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM8的漏极和N沟道增强型MOS管NM9的栅极，栅极连接N沟道增强型MOS管NM5的栅极漏极、P沟道增强型MOS管PM11的漏极和N沟道增强型MOS管NM6的漏极，源极接地；所述N沟道增强型MOS管NM9漏极连接P沟道增强型MOS管PM6的漏极、P沟道增强型MOS管PM7的漏极和反相器INV1的输入端，栅极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7和NM8的漏极，源极接地。所述P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9共同构成了比较器电路，主要将P沟道增强型MOS管PM11的栅极电压VR电压和P沟道增强型MOS管PM12的栅极电压进行比较，然后将输出结果传递到反相器INV1的输入端。
所述P沟道增强型MOS管PM13源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM14的源极，漏极连接N沟道增强型MOS管NM12的栅极漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM11的栅极；所述P沟道增强型MOS管PM14源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM13的源极，漏极连接N沟道增强型MOS管NM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和电容C3的上极板；所述N沟道增强型MOS管NM12栅极漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，源极接地；所述N沟道增强型MOS管NM14漏极连接P沟道增强型MOS管PM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接N沟道增强型MOS管NM12的栅极漏极、P沟道增强型MOS管PM13的漏极和N沟道增强型MOS管NM13的漏极，源极接地；所述N沟道增强型MOS管NM15漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM16的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM14的漏极、N沟道增强型MOS管NM14的漏极，源极接地。所述P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15共同构成了比较器电路，主要将P沟道增强型MOS管PM13的栅极电压VR电压和P沟道增强型MOS管PM14的栅极电压进行比较，然后将输出结果传递到反相器INV2的输入端。
所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM2的栅极漏极、电流源的一端、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM6的漏极、N沟道增强型MOS管NM9的漏极和反相器INV1的输入端，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述N沟道增强型MOS管NM2源极接地，漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM6、NM8、NM13、NM16的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM5的栅极漏极和N沟道增强型MOS管NM7的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM8、NM13、NM16的栅极；所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7的漏极和N沟道增强型MOS管NM9的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM13、NM16的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM12的栅极漏极和N沟道增强型MOS管NM14的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM16的栅极；所述N沟道增强型MOS管NM16源极接地，漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM15的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM13的栅极。所述P沟道增强型MOS管PM3、PM7和N沟道增强型MOS管NM2、NM6、NM8、NM13、NM16在电路中都是起到开关管的作用。
所述N沟道增强型MOS管NM3的漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、电容C2上极板和P沟道增强型MOS管PM12的栅极，源极连接N沟道增强型MOS管NM4的漏极，栅极连接N沟道增强型MOS管NM4的栅极和CLK输出端；所述N沟道增强型MOS管NM4的漏极连接N沟道增强型MOS管NM3的源极，栅极连接N沟道增强型MOS管NM3的栅极和CLK输出端，源极接地；所述N沟道增强型MOS管NM10的漏极连接P沟道增强型MOS管PM8的漏极、电容C3上极板和P沟道增强型MOS管PM14的栅极，源极连接N沟道增强型MOS管NM11的漏极，栅极连接N沟道增强型MOS管NM11的栅极和反相器INV4的输出端；所述N沟道增强型MOS管NM11的漏极连接N沟道增强型MOS管NM10的源极，栅极连接N沟道增强型MOS管NM10的栅极和反相器INV4的输出端，源极接地；所述电容C1上极板连接VR输入端口、P沟道增强型MOS管PM11和PM13的栅极，下极板接地；所述电容C2上极板连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、N沟道增强型MOS管NM2的漏极和P沟道增强型MOS管PM12的栅极，下极板接地；所述电容C3上极板连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和P沟道增强型MOS管PM14的栅极，下极板接地。其中电容C1主要作用为VR输入端口提供稳压作用，电容C2和C3在各自支路作为充放电电容给对应的P沟道增强型MOS管PM12和P沟道增强型MOS管PM14的栅极提供电压使用。
所述反相器INV1输入端连接P沟道增强型MOS管PM6、PM7的漏极、N沟道增强型MOS管NM9的漏极，输出端连接或非门NOR1的一输入端；所述反相器INV2输入端连接P沟道增强型MOS管PM10漏极、N沟道增强型MOS管NM15和NM16的漏极，输出端连接或非门NOR2的一输入端；所述或非门NOR1一输入端连接反相器INV1的输出端，另一输入端连接或非门NOR2的输出端和或非门NOR4的输入端，输出端连接或非门NOR2的一输入端和或非门NOR3的另一输入端；所述或非门NOR2一输入端连接反相器INV2的输出端，另一输入端连接或非门NOR1的输出端和或非门NOR3的输入端，输出端连接或非门NOR4的一输入端和或非门NOR1的另一输入端；所述或非门NOR3一输入端连接HOLD输入端口，另一输入端口连接或非门NOR1的输出端和或非门NOR2的一输入端，输出端连接反相器INV3的输入端；所述或非门NOR4一输入端连接或非门NOR2的输出端和或非门NOR1的另一输入端，输出端连接反相器INV4的输入端；所述反相器INV3输入端连接或非门NOR3的输出端，输出端连接CLK输出端口和N沟道增强型MOS管NM3、NM4的栅极；所述反相器INV4输入端连接或非门NOR4的输出端，输出端连接N沟道增强型MOS管NM10、NM11的栅极。反相器INV1-INV4，或非门NOR1-NOR4共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
当VCC输入端电源供电，EN_OSC输入端提供高电平时，电流源IDC1提供电流，VR输入端提供稳定的供电电压VR时，P沟道增强型MOS管PM4支路镜像P沟道增强型MOS管PM2支路构成的恒定电流源为电容C2进行充电，当电容C2的上极板电压高于VR电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9构成的比较器电路的输出端将高电平传递到反相器INV1的输入端；同理P沟道增强型MOS管PM8支路镜像P沟道增强型MOS管PM2支路构成的恒定电流源为电容C3进行充电，当电容C3的上极板电压高于VR电压时，通过P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15构成的比较器电路的输出端将高电平传递到反相器INV2的输入端；通过或非门NOR1和NOR2构成的锁存器将反相器INV1和INV2传递的模拟信号进行边沿出发后输出高低电平的逻辑信号，然后将或非门NOR1的输出端信号通过或非门NOR3与HOLD输入信号进行或非处理后，经过反相器INV3控制N沟道增强型MOS管NM3和NM4的通断，从而将C2的上极板电压在大于VR电压时，将MOS管NM3和NM4开启，把电容C2的上极板拉倒地，此时电容C2开始放电，当电容C2的上极板电压低于VR电压时，通过P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9构成的比较器电路的输出端将低电平传递到反相器INV1的输入端；同理或非门NOR2的输出端信号通过或非门NOR4与地进行或非处理后，经过反相器INV4控制N沟道增强型MOS管NM10和NM11的通断，从而将C3的上极板电压在大于VR电压时，将MOS管NM10和NM11开启，把电容C3的上极板拉倒地，此时电容C3开始放电，当电容C3的上极板电压低于VR电压时，通过P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15构成的比较器电路的输出端将低电平传递到反相器INV2的输入端。所以在不断地进行电容C2和C3的充电放电，通过锁存器将两个比较器的输出信号进行处理后，就得出CLK振荡开关波形信号。
综上，本发明提出了一种简单实用CMOS双稳态振荡器，可以有效地产生稳定振荡波形，并保证电路的安全可靠。相对于之前的振荡器产生电路，这种方法整体电路设计简单，产生的开关波形稳定，而且电路内部功耗很小，可以给其他电路提供很好的开关信号波形。
Claims (1)
1.一种CMOS双稳态振荡器，其特征在于：
所述CMOS双稳态振荡器，包括P沟道增强型MOS管PM1-PM10，N沟道增强型MOS管NM1-NM16，电容C1-C3，电流源IDC1，反相器INV1-INV4，或非门NOR1-NOR4以及VCC输入端口、EN_OSC输入端口、VR电压输入端口、HOLD控制输入端口和CLK逻辑输出端口；
所述P沟道增强型MOS管PM1源极连接VCC输入端口以及P沟道增强型MOS管PM2-PM10的源极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM3和PM7的栅极，漏极连接N沟道增强型MOS管NM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极；所述N沟道增强型MOS管NM1源极接地，栅极连接EN_OSC输入端口、P沟道增强型MOS管PM1、PM3和PM7的源极，漏极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM2、NM6、NM8、NM13和NM16的栅极；P沟道增强型MOS管PM1和N沟道增强型MOS管NM1构成反相器电路，将EN_OSC输入端口的电压反相处理后传输到开关管的栅极，进行开关管的通断控制；
所述P沟道增强型MOS管PM2源极连接VCC输入端口，栅极漏极连接电流源的一端、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM4源极连接VCC输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM5-PM6、PM8-PM10的栅极，漏极连接N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极；所述P沟道增强型MOS管PM5源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM11-PM12的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4、PM6、PM8-PM10的栅极；所述P沟道增强型MOS管PM6源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM7的漏极，N沟道增强型MOS管NM9的漏极和反相器INV1的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM10的栅极；所述P沟道增强型MOS管PM8源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM14的栅极、N沟道增强型MOS管NM10的漏极和电容C3的上极板，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM9-PM10的栅极；所述P沟道增强型MOS管PM9源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM13-PM14的源极，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM6、PM8、PM10的栅极；所述P沟道增强型MOS管PM10源极连接VCC输入端口，漏极连接N沟道增强型MOS管NM15、NM16的漏极和反相器INV2的输入端口，栅极连接电流源的一端、P沟道增强型MOS管PM2的栅极漏极、P沟道增强型MOS管PM3的漏极、P沟道增强型MOS管PM4-PM5、PM8-PM9的栅极；所述P沟道增强型MOS管PM2、PM4-PM6和PM8-PM10共同构成电流镜电路，起到为各自所在支路提供镜像电流的作用；
所述P沟道增强型MOS管PM11源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM12的源极，漏极连接N沟道增强型MOS管NM5的栅极漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM13的栅极；所述P沟道增强型MOS管PM12源极连接P沟道增强型MOS管PM5的漏极和P沟道增强型MOS管PM11的源极，漏极连接N沟道增强型MOS管NM7-NM9的漏极，栅极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、N沟道增强型MOS管NM3的漏极和电容C2的上极板；所述N沟道增强型MOS管NM5栅极漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM6的漏极和N沟道增强型MOS管NM7的栅极，源极接地；所述N沟道增强型MOS管NM7漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM8的漏极和N沟道增强型MOS管NM9的栅极，栅极连接N沟道增强型MOS管NM5的栅极漏极、P沟道增强型MOS管PM11的漏极和N沟道增强型MOS管NM6的漏极，源极接地；所述N沟道增强型MOS管NM9漏极连接P沟道增强型MOS管PM6的漏极、P沟道增强型MOS管PM7的漏极和反相器INV1的输入端，栅极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7和NM8的漏极，源极接地；所述P沟道增强型MOS管PM11、PM12和N沟道增强型MOS管NM5、NM7、NM9共同构成了比较器电路，主要将P沟道增强型MOS管PM11的栅极电压VR电压和P沟道增强型MOS管PM12的栅极电压进行比较，然后将输出结果传递到反相器INV1的输入端；
所述P沟道增强型MOS管PM13源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM14的源极，漏极连接N沟道增强型MOS管NM12的栅极漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，栅极连接VR电压输入端口和P沟道增强型MOS管PM11的栅极；所述P沟道增强型MOS管PM14源极连接P沟道增强型MOS管PM9的漏极和P沟道增强型MOS管PM13的源极，漏极连接N沟道增强型MOS管NM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和电容C3的上极板；所述N沟道增强型MOS管NM12栅极漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM13的漏极和N沟道增强型MOS管NM14的栅极，源极接地；所述N沟道增强型MOS管NM14漏极连接P沟道增强型MOS管PM14的漏极和N沟道增强型MOS管NM15的栅极，栅极连接N沟道增强型MOS管NM12的栅极漏极、P沟道增强型MOS管PM13的漏极和N沟道增强型MOS管NM13的漏极，源极接地；所述N沟道增强型MOS管NM15漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM16的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM14的漏极、N沟道增强型MOS管NM14的漏极，源极接地；所述P沟道增强型MOS管PM13、PM14和N沟道增强型MOS管NM12、NM14、NM15共同构成了比较器电路，主要将P沟道增强型MOS管PM13的栅极电压VR电压和P沟道增强型MOS管PM14的栅极电压进行比较，然后将输出结果传递到反相器INV2的输入端；
所述P沟道增强型MOS管PM3源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM2的栅极漏极、电流源的一端、P沟道增强型MOS管PM4-PM6、PM8-PM10的栅极，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述P沟道增强型MOS管PM7源极连接VCC输入端口，漏极连接P沟道增强型MOS管PM6的漏极、N沟道增强型MOS管NM9的漏极和反相器INV1的输入端，栅极连接EN_OSC输入端口、N沟道增强型MOS管NM1的栅极、P沟道增强型MOS管PM1的栅极和P沟道增强型MOS管PM7的栅极；所述N沟道增强型MOS管NM2源极接地，漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、电容C2的上极板和P沟道增强型MOS管PM12的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM6、NM8、NM13、NM16的栅极；所述N沟道增强型MOS管NM6源极接地，漏极连接P沟道增强型MOS管PM11的漏极、N沟道增强型MOS管NM5的栅极漏极和N沟道增强型MOS管NM7的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM8、NM13、NM16的栅极；
所述N沟道增强型MOS管NM8源极接地，漏极连接P沟道增强型MOS管PM12的漏极、N沟道增强型MOS管NM7的漏极和N沟道增强型MOS管NM9的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM13、NM16的栅极；所述N沟道增强型MOS管NM13源极接地，漏极连接P沟道增强型MOS管PM13的漏极、N沟道增强型MOS管NM12的栅极漏极和N沟道增强型MOS管NM14的栅极，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM16的栅极；所述N沟道增强型MOS管NM16源极接地，漏极连接P沟道增强型MOS管PM10的漏极、N沟道增强型MOS管NM15的漏极和反相器INV2的输入端，栅极连接P沟道增强型MOS管PM1的漏极、N沟道增强型MOS管NM1的漏极和N沟道增强型MOS管NM2、NM6、NM8、NM13的栅极；所述P沟道增强型MOS管PM3、PM7和N沟道增强型MOS管NM2、NM6、NM8、NM13、NM16在电路中都是起到开关管的作用；
所述N沟道增强型MOS管NM3的漏极连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM2的漏极、电容C2上极板和P沟道增强型MOS管PM12的栅极，源极连接N沟道增强型MOS管NM4的漏极，栅极连接N沟道增强型MOS管NM4的栅极和CLK输出端；所述N沟道增强型MOS管NM4的漏极连接N沟道增强型MOS管NM3的源极，栅极连接N沟道增强型MOS管NM3的栅极和CLK输出端，源极接地；所述N沟道增强型MOS管NM10的漏极连接P沟道增强型MOS管PM8的漏极、电容C3上极板和P沟道增强型MOS管PM14的栅极，源极连接N沟道增强型MOS管NM11的漏极，栅极连接N沟道增强型MOS管NM11的栅极和反相器INV4的输出端；所述N沟道增强型MOS管NM11的漏极连接N沟道增强型MOS管NM10的源极，栅极连接N沟道增强型MOS管NM10的栅极和反相器INV4的输出端，源极接地；所述电容C1上极板连接VR输入端口、P沟道增强型MOS管PM11和PM13的栅极，下极板接地；所述电容C2上极板连接P沟道增强型MOS管PM4的漏极、N沟道增强型MOS管NM3的漏极、N沟道增强型MOS管NM2的漏极和P沟道增强型MOS管PM12的栅极，下极板接地；所述电容C3上极板连接P沟道增强型MOS管PM8的漏极、N沟道增强型MOS管NM10的漏极和P沟道增强型MOS管PM14的栅极，下极板接地；其中电容C1主要作用为VR输入端口提供稳压作用，电容C2和C3在各自支路作为充放电电容给对应的P沟道增强型MOS管PM12和P沟道增强型MOS管PM14的栅极提供电压使用；
所述反相器INV1输入端连接P沟道增强型MOS管PM6、PM7的漏极、N沟道增强型MOS管NM9的漏极，输出端连接或非门NOR1的一输入端；所述反相器INV2输入端连接P沟道增强型MOS管PM10漏极、N沟道增强型MOS管NM15和NM16的漏极，输出端连接或非门NOR2的一输入端；所述或非门NOR1一输入端连接反相器INV1的输出端，另一输入端连接或非门NOR2的输出端和或非门NOR4的输入端，输出端连接或非门NOR2的一输入端和或非门NOR3的另一输入端；所述或非门NOR2一输入端连接反相器INV2的输出端，另一输入端连接或非门NOR1的输出端和或非门NOR3的输入端，输出端连接或非门NOR4的一输入端和或非门NOR1的另一输入端；所述或非门NOR3一输入端连接HOLD输入端口，另一输入端口连接或非门NOR1的输出端和或非门NOR2的一输入端，输出端连接反相器INV3的输入端；所述或非门NOR4一输入端连接或非门NOR2的输出端和或非门NOR1的另一输入端，输出端连接反相器INV4的输入端；所述反相器INV3输入端连接或非门NOR3的输出端，输出端连接CLK输出端口和N沟道增强型MOS管NM3、NM4的栅极；所述反相器INV4输入端连接或非门NOR4的输出端，输出端连接N沟道增强型MOS管NM10、NM11的栅极；反相器INV1-INV4，或非门NOR1-NOR4共同构成振荡器电路逻辑信号处理电路，将运放电路产生的模拟信号转化成数字信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020284249.0U CN211908747U (zh) | 2020-03-10 | 2020-03-10 | 一种cmos双稳态振荡器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020284249.0U CN211908747U (zh) | 2020-03-10 | 2020-03-10 | 一种cmos双稳态振荡器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211908747U true CN211908747U (zh) | 2020-11-10 |
Family
ID=73322237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020284249.0U Withdrawn - After Issue CN211908747U (zh) | 2020-03-10 | 2020-03-10 | 一种cmos双稳态振荡器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211908747U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111245370A (zh) * | 2020-03-10 | 2020-06-05 | 西安拓尔微电子有限责任公司 | 一种cmos双稳态振荡器及其实现方法 |
-
2020
- 2020-03-10 CN CN202020284249.0U patent/CN211908747U/zh not_active Withdrawn - After Issue
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111245370A (zh) * | 2020-03-10 | 2020-06-05 | 西安拓尔微电子有限责任公司 | 一种cmos双稳态振荡器及其实现方法 |
| CN111245370B (zh) * | 2020-03-10 | 2024-05-24 | 拓尔微电子股份有限公司 | 一种cmos双稳态振荡器及其实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111565027B (zh) | 一种用于开关电源的低压振荡器电路及实现方法 | |
| CN112311383A (zh) | 实现电源监控高效低功耗的电路及工作方法 | |
| CN109379061B (zh) | 带置位功能的tspc触发器 | |
| CN106877863A (zh) | 一种高稳定度低功耗片上osc电路 | |
| CN211908747U (zh) | 一种cmos双稳态振荡器 | |
| CN111464152A (zh) | 一种实现片内时钟低温漂低功耗的电路及方法 | |
| CN110277914B (zh) | 一种适用于Boost变换器的反流比较器 | |
| CN213637667U (zh) | 一种用于开关电源的低压振荡器电路 | |
| CN112600518B (zh) | 一种自动振幅控制型晶体振荡器 | |
| CN111245370B (zh) | 一种cmos双稳态振荡器及其实现方法 | |
| CN103490726A (zh) | 一种低压振荡器 | |
| CN206585545U (zh) | 一种高稳定度低功耗片上osc电路 | |
| CN110739942B (zh) | 一种上电复位电路 | |
| CN109525222B (zh) | 一种单相时钟双边沿d触发器 | |
| CN217741695U (zh) | 一种无比较器的张弛振荡器电路 | |
| CN103475338A (zh) | 一种高精度低压振荡器 | |
| CN108259006B (zh) | 一种二倍频实现装置及方法 | |
| CN215452774U (zh) | 一种不需要外置Boost电容的high side高压NMOS驱动电路 | |
| CN111769826B (zh) | 一种带置位复位功能的tspc触发器 | |
| CN214125269U (zh) | 一种调节精度的可调整高频振荡器cmos电路 | |
| CN115276615A (zh) | 一种输出无毛刺的低占空比误差的时钟信号倍频电路 | |
| CN212435662U (zh) | 一种低温漂低功耗的片内时钟电路 | |
| CN114665871A (zh) | 一种新型鉴频鉴相器电路 | |
| WO2020233385A1 (zh) | 一种用于极低功耗电源转换器的模式控制电路 | |
| CN220754801U (zh) | 一种延时装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee after: Xi'an Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee before: XI'AN TUOER MICROELECTRONICS Co.,Ltd. Address after: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee after: Tuoer Microelectronics Co.,Ltd. Address before: B201, zero one square, Xi'an Software Park, 72 Keji 2nd Road, high tech Zone, Xi'an City, Shaanxi Province, 710000 Patentee before: Xi'an Tuoer Microelectronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20201110 Effective date of abandoning: 20240524 |
|
| AV01 | Patent right actively abandoned |
Granted publication date: 20201110 Effective date of abandoning: 20240524 |
|
| AV01 | Patent right actively abandoned | ||
| AV01 | Patent right actively abandoned |