CN211830207U - 一种兼容输入欠压保护和启动延时时间可调的电路 - Google Patents

一种兼容输入欠压保护和启动延时时间可调的电路 Download PDF

Info

Publication number
CN211830207U
CN211830207U CN202020659728.6U CN202020659728U CN211830207U CN 211830207 U CN211830207 U CN 211830207U CN 202020659728 U CN202020659728 U CN 202020659728U CN 211830207 U CN211830207 U CN 211830207U
Authority
CN
China
Prior art keywords
resistor
pin
power supply
vin
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020659728.6U
Other languages
English (en)
Inventor
胡庆宇
黎细妹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Hepai Electronics Co ltd
Original Assignee
Shenzhen Hepai Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Hepai Electronics Co ltd filed Critical Shenzhen Hepai Electronics Co ltd
Priority to CN202020659728.6U priority Critical patent/CN211830207U/zh
Application granted granted Critical
Publication of CN211830207U publication Critical patent/CN211830207U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Abstract

本实用新型公开了一种兼容输入欠压保护和启动延时时间可调的电路,包括三极管Q1、三极管Q1、运算放大器U1、电压基准芯片U2、时基芯片U3、开关电源模块M1、电阻R1‑电阻R9、二极管D1‑二极管D3;所述电阻R8的输入端连接到正电源+Vin,电阻R8的输出端与稳压二极管ZD1的阴极电性连接,稳压二极管ZD1的阳极与负电源‑Vin相连;所述电阻R8的输出端还连接到电阻R9的输入端。本实用新型提出的兼容输入欠压保护和启动延时时间可调的电路,可有效降低启动冲击电流,降低启动时浪涌电压对后级负载板卡的影响,可延时启动,分批分级启动电路,提高了***的稳定性,电路使用的元器件功耗低,运行可靠性高。

Description

一种兼容输入欠压保护和启动延时时间可调的电路
技术领域
本实用新型涉及到供电保护技术领域,特别设计一种兼容输入欠压保护和启动延时时间可调的电路。
背景技术
随着工业的发展和社会的进步,***集成度越来高,在一套复杂的大***中,会有大容量的主电源供电设备,供电母线,主断路器,子设备等等,供电母线将电能传递给各个子设备,各个子设备中在输入端会有电源板卡来转换电压,将母线上的高电压转换为负载板卡可以使用低电压,低电压为负载板卡供电,保证稳定工作。
在***实际运行过程中,每次启动大***时,闭合主断路器瞬间,所有子设备电源板卡前级的输入电容会瞬间充电,产生一个冲击电流,子设备的负载板卡也会随着电源板卡的启动开始索要电流,母线电流会瞬间加大,母线前级的主电源输出瞬态电流增大也会引起输出电压波动,母线电压不稳,输出电压大幅波动又影响负载可靠工作,如此恶性循环,对整个***的各个设备都产生不良影响,主断路器在闭合瞬间也会产生拉弧,机械触点反复跳动,瞬间在母线上产生了浪涌电压,浪涌电流,电源板卡内部的防浪涌设计电路虽然会对这些浪涌电压进行抑制,但也会有低能量等级的浪涌电压通过电源板卡的变压器绕组和原副边的跨接电容传递给负载板卡,如不加控制,负载板卡上的敏感电路如CPU等会同时开始工作,传递过来的浪涌能量会影响到CPU的稳定性,也可能因此发出一些错误信号给其他设备,触发误动作。
基于上述存在的问题,提出一种兼容输入欠压保护和启动延时时间可调的电路。
实用新型内容
本实用新型的目的在于提供一种兼容输入欠压保护和启动延时时间可调的电路,可有效降低启动冲击电流,降低启动时浪涌电压对后级负载板卡的影响,可延时启动,分批分级启动电路,提高了***的稳定性,电路使用的元器件功耗低,运行可靠性高,以解决上述背景技术中提出瞬态大电流大电压影响***正常工作的问题。
为实现上述目的,本实用新型提供如下技术方案:一种兼容输入欠压保护和启动延时时间可调的电路,包括三极管Q1、三极管Q1、运算放大器U1、电压基准芯片U2、时基芯片U3、开关电源模块M1、电阻R1-电阻R9、二极管D1-二极管D3;所述电阻R8的输入端连接到正电源+Vin,电阻R8的输出端与稳压二极管ZD1的阴极电性连接,稳压二极管ZD1的阳极与负电源-Vin相连;所述电阻R8的输出端还连接到电阻R9的输入端,电阻R9的输出端与三极管Q1的基极电性连接,三极管Q1的集电极电性连接到正电源+Vin,三极管Q1的发射极电性连接到电容C5的输入端,电容C5的输出端连接到负电源-Vin;所述三极管Q1的发射极连接到电阻R5的输入端,电阻R5的输出端连接到电阻R4的输入端,电阻R4的输出端连接到运算放大器U1的脚6,电阻R5的输出端连接到电性连接到电压基准芯片U2的脚2,电压基准芯片U2的脚3连接到负电源-Vin上,电压基准芯片U2的脚1连接到电阻R 4的输入端;所述电阻R2的输出端连接到运算放大器U1的脚5,并电性连接到电阻R3的输入端以及电容C2的输入端,电阻R3的输出端与电容C2的输出端相连后连接到负电源-Vin;所述运算放大器U1的脚7连接到电阻R6的输入端,电阻R6的输出端连接到负电源-Vin;所述运算放大器U1的脚4连接到负电源-Vin;所述运算放大器U1的脚7连接到时基芯片U3的脚8,并连接到三极管Q2的集电极,运算放大器U1的脚7连接到二极管D1的阳极,并连接到电阻R1的输入端,电阻R1的输出端连接到电容C1的输入端,电容C1的输出端连接到负电源-Vin;所述二极管D1的阴极与电阻R1的输出端相连后连接到时基芯片U3的脚2和脚6;所述时基芯片U3的脚1连接到负电源-Vin上,时基芯片U3的脚5连接到电容C4的输入端,电容C4的输出端连接到负电源-Vin上;所述时基芯片U3的脚3连接到电阻R7的输入端,电阻R7的输出端连接到三极管Q2的基极,三极管Q2的发射极连接到负电源-Vin上;三极管Q2的集电极连接到二极管D2的阴极,时基芯片U3的脚4连接到运算放大器U1的脚7,并电性连接到二极管D3的阴极,二极管D3的阳极与二极管D2的阳极相连后连接到开关电源模块M1的脚3,开关电源模块M1的脚1连接到正电源+Vin上,开关电源模块M1的脚2连接到负电源-Vin上。
优选地,所述运算放大器U1的型号为LM258。
优选地,所述稳压二极管ZD1选用12V稳压管和5.1V稳压管中的一种。
优选地,所述电压基准芯片U2的型号为TL431。
优选地,所述时基芯片U3的型号为LMC555。
与现有技术相比,本实用新型的有益效果是:本实用新型提出的兼容输入欠压保护和启动延时时间可调的电路,所使用的元器件以及电路拓扑结构,可有效降低启动冲击电流,降低启动时浪涌电压对后级负载板卡的影响,可延时启动,分批分级启动电路,提高了***的稳定性,电路使用的元器件功耗低,运行可靠性高。
附图说明
图1为本实用新型的电路原理图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
请参阅图1,一种兼容输入欠压保护和启动延时时间可调的电路,包括三极管Q1、三极管Q1、运算放大器U1、电压基准芯片U2、时基芯片U3、开关电源模块M1、电阻R1-电阻R9、二极管D1-二极管D3;运算放大器U1的型号为LM258,稳压二极管ZD1选用12V稳压管和5.1V稳压管中的一种,电压基准芯片U2的型号为TL431,时基芯片U3的型号为LMC555。
其中:电阻R8的输入端连接到正电源+Vin,电阻R8的输出端与稳压二极管ZD1的阴极电性连接,稳压二极管ZD1的阳极与负电源-Vin相连;所述电阻R8的输出端还连接到电阻R9的输入端,电阻R9的输出端与三极管Q1的基极电性连接,为三极管Q1提供基极电压,三极管Q1的集电极电性连接到正电源+Vin,三极管Q1的发射极电性连接到电容C5的输入端,电容C5的输出端连接到负电源-Vin;所述三极管Q1的发射极连接到电阻R5的输入端,电阻R5的输出端连接到电阻R4的输入端,电阻R4的输出端连接到运算放大器U1的脚6,电阻R5的输出端连接到电性连接到电压基准芯片U2的脚2,电压基准芯片U2的脚3连接到负电源-Vin上,电压基准芯片U2的脚1连接到电阻R4的输入端;电阻R2的输出端连接到运算放大器U1的脚5,并电性连接到电阻R3的输入端以及电容C2的输入端,电阻R3的输出端与电容C2的输出端相连后连接到负电源-Vin。
其中:运算放大器U1的脚7连接到电阻R6的输入端,电阻R6的输出端连接到负电源-Vin;所述运算放大器U1的脚4连接到负电源-Vin;所述运算放大器U1的脚7连接到时基芯片U3的脚8,并连接到三极管Q2的集电极,运算放大器U1的脚7连接到二极管D1的阳极,并连接到电阻R1的输入端,电阻R1的输出端连接到电容C1的输入端,电容C1的输出端连接到负电源-Vin;所述二极管D1的阴极与电阻R1的输出端相连后连接到时基芯片U3的脚2和脚6。
其中:时基芯片U3的脚1连接到负电源-Vin上,时基芯片U3的脚5连接到电容C4的输入端,电容C4的输出端连接到负电源-Vin上;所述时基芯片U3的脚3连接到电阻R7的输入端,电阻R7的输出端连接到三极管Q2的基极,三极管Q2的发射极连接到负电源-Vin上;三极管Q2的集电极连接到二极管D2的阴极,时基芯片U3的脚4连接到运算放大器U1的脚7,并电性连接到二极管D3的阴极,二极管D3的阳极与二极管D2的阳极相连后连接到开关电源模块M1的脚3,开关电源模块M1的脚1连接到正电源+Vin上,开关电源模块M1的脚2连接到负电源-Vin上。
该兼容输入欠压保护和启动延时时间可调的电路,开关电源模块M1提供DC/DC转换功能将母线输入的高电压转换成所需的低电压,整个控制回路主要由三极管Q1、运算放大器U1、电压基准芯片U2、时基芯片U3等核心元器件以及各功能单元组成,三极管Q1、电阻R8、电阻R9、稳压二极管ZD2以及电容C5连接组成控制回路部分,辅助电源虽然使用了线性稳压电路,但是当三极管Q1选用较大封装的三极管时,则无需增加散热片,因为运算放大器U1、电压基准芯片U2、时基芯片U3的功耗很低,稳压二极管ZD2的参数决定了辅助电源的工作电压,稳压二极管ZD1选用12V稳压管和5.1V稳压管中的一种,以电压基准芯片U2为核心,电阻R5、电容C3以及电压基准芯片U2连接共同组成了基准源电路,以运算放大器U1为核心,电阻R2、电阻R3、电阻R4、电容C2和基准源电路相连共同组成了比较电路,用来实现对输入电压的欠压比较,以时基芯片U3为核心,二极管D1、二极管D2、电阻R1、电阻R6、电阻R7、电容C1、电容C4以及三极管Q2相连后共同组成了延时电路,由电阻R1和电容C1确定时间常数,调节延时时间。
开关电源模块M1接入的电压为72V或者110V,可转换输出3.3V、5V、12V或15V直流电输出,下面以输入110V电压加以说明:
输入电压允许的波动范围为66V~154V,通过计算选取合适的电阻R2和电阻R3,可以将输入欠压保护点设置在66V,当输入电压低于66V时,运算放大器U1输出低电平,通过二极管D3将开关电源模块M1的Ctrl端拉低,开关电源模块M1关闭输出,当输入电压高于66V时,运算放大器U1输出高电平,这时以时基芯片U3为核心的延时电路启动,延时时间可通过电阻R1和电容C3设定为1S,在时基芯片U3U3启动开始时,时基芯片U3的脚3通过电阻R7输出高电平给到三极管Q2,三极管Q2进入导通状态,通过二极管D2将开关电源模块M1的Ctrl端拉低,此时开关电源模块M1输出关闭,目的是不让后级负载启动,躲避合闸瞬间产生的浪涌电压,经过1S延时后,时基芯片U3的3脚,通过电阻R7输出低电平给到三极管Q2,三极管Q2进入截止状态,二极管D2不再导通,开关电源模块M1的Ctrl端不再被拉低,开关电源模块M1开始输出。
设置延时电路的效果:在母线闭合断路器时,关闭开关电源模块M1的输出,这时后级负载板卡不工作,后级CPU就不会受到母线合闸瞬间产生的浪涌电压影响,其益处在多设备启动时更为明显,在一套大***中,如有多个子设备同时工作,将每个子设备电源板卡的启动延时时间设置为不同时间,如第一台子设备上电后0.5S延时后再启动,第二台子设备上电后1S延时后再启动,第三台子设备上电后1.5S延时后再启动,将启动时序引入进来后,让负载分批启动,可有效减缓大***主供电电源输出电压的大幅波动。
综上所述,本实用新型提出的兼容输入欠压保护和启动延时时间可调的电路,所使用的元器件和电路拓扑结构,可有效降低启动冲击电流,降低启动时浪涌电压对后级负载板卡的影响,可延时启动,分批分级启动电路,提高了***的稳定性,电路使用的元器件功耗低,运行可靠性高。
以上所述,仅为本实用新型较佳的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,根据本实用新型的技术方案及其实用新型构思加以等同替换或改变,都应涵盖在本实用新型的保护范围之内。

Claims (5)

1.一种兼容输入欠压保护和启动延时时间可调的电路,其特征在于,包括三极管Q1、三极管Q1、运算放大器U1、电压基准芯片U2、时基芯片U3、开关电源模块M1、电阻R1-电阻R9、二极管D1-二极管D3;所述电阻R8的输入端连接到正电源+Vin,电阻R8的输出端与稳压二极管ZD1的阴极电性连接,稳压二极管ZD1的阳极与负电源-Vin相连;所述电阻R8的输出端还连接到电阻R9的输入端,电阻R9的输出端与三极管Q1的基极电性连接,三极管Q1的集电极电性连接到正电源+Vin,三极管Q1的发射极电性连接到电容C5的输入端,电容C5的输出端连接到负电源-Vin;所述三极管Q1的发射极连接到电阻R5的输入端,电阻R5的输出端连接到电阻R4的输入端,电阻R4的输出端连接到运算放大器U1的脚6,电阻R5的输出端连接到电性连接到电压基准芯片U2的脚2,电压基准芯片U2的脚3连接到负电源-Vin上,电压基准芯片U2的脚1连接到电阻R4的输入端;
所述电阻R2的输出端连接到运算放大器U1的脚5,并电性连接到电阻R3的输入端以及电容C2的输入端,电阻R3的输出端与电容C2的输出端相连后连接到负电源-Vin;所述运算放大器U1的脚7连接到电阻R6的输入端,电阻R6的输出端连接到负电源-Vin;所述运算放大器U1的脚4连接到负电源-Vin;所述运算放大器U1的脚7连接到时基芯片U3的脚8,并连接到三极管Q2的集电极,运算放大器U1的脚7连接到二极管D1的阳极,并连接到电阻R1的输入端,电阻R1的输出端连接到电容C1的输入端,电容C1的输出端连接到负电源-Vin;所述二极管D1的阴极与电阻R1的输出端相连后连接到时基芯片U3的脚2和脚6;
所述时基芯片U3的脚1连接到负电源-Vin上,时基芯片U3的脚5连接到电容C4的输入端,电容C4的输出端连接到负电源-Vin上;所述时基芯片U3的脚3连接到电阻R7的输入端,电阻R7的输出端连接到三极管Q2的基极,三极管Q2的发射极连接到负电源-Vin上;三极管Q2的集电极连接到二极管D2的阴极,时基芯片U3的脚4连接到运算放大器U1的脚7,并电性连接到二极管D3的阴极,二极管D3的阳极与二极管D2的阳极相连后连接到开关电源模块M1的脚3,开关电源模块M1的脚1连接到正电源+Vin上,开关电源模块M1的脚2连接到负电源-Vin上。
2.如权利要求1所述的一种兼容输入欠压保护和启动延时时间可调的电路,其特征在于:所述运算放大器U1的型号为LM258。
3.如权利要求1所述的一种兼容输入欠压保护和启动延时时间可调的电路,其特征在于:所述稳压二极管ZD1选用12V稳压管和5.1V稳压管中的一种。
4.如权利要求1所述的一种兼容输入欠压保护和启动延时时间可调的电路,其特征在于:所述电压基准芯片U2的型号为TL431。
5.如权利要求1所述的一种兼容输入欠压保护和启动延时时间可调的电路,其特征在于:所述时基芯片U3的型号为LMC555。
CN202020659728.6U 2020-04-27 2020-04-27 一种兼容输入欠压保护和启动延时时间可调的电路 Active CN211830207U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020659728.6U CN211830207U (zh) 2020-04-27 2020-04-27 一种兼容输入欠压保护和启动延时时间可调的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020659728.6U CN211830207U (zh) 2020-04-27 2020-04-27 一种兼容输入欠压保护和启动延时时间可调的电路

Publications (1)

Publication Number Publication Date
CN211830207U true CN211830207U (zh) 2020-10-30

Family

ID=73021995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020659728.6U Active CN211830207U (zh) 2020-04-27 2020-04-27 一种兼容输入欠压保护和启动延时时间可调的电路

Country Status (1)

Country Link
CN (1) CN211830207U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690974A (zh) * 2021-08-19 2021-11-23 深圳诺倍能电子技术有限公司 欠压保护及缓起电路
CN114143124A (zh) * 2021-11-05 2022-03-04 国网江苏省电力有限公司盐城供电分公司 一种可分区域启动电力通信设备的控制装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690974A (zh) * 2021-08-19 2021-11-23 深圳诺倍能电子技术有限公司 欠压保护及缓起电路
CN114143124A (zh) * 2021-11-05 2022-03-04 国网江苏省电力有限公司盐城供电分公司 一种可分区域启动电力通信设备的控制装置

Similar Documents

Publication Publication Date Title
CN211830207U (zh) 一种兼容输入欠压保护和启动延时时间可调的电路
CN202633914U (zh) 主动pfc电路输出电解电容的过压保护电路及开关电源
CN103050932A (zh) 一种用于以太网供电的电子开关电路
CN202488350U (zh) 适合光伏***的反激式开关电源电路
CN208046214U (zh) 一种供电模块
CN107742974B (zh) 一种放电装置及储能器件放电***
CN214069562U (zh) 一种掉电保护电路与集成芯片
CN203225658U (zh) 自导通升压开关电源
CN215378753U (zh) 变压器保护电路
CN112542818B (zh) 一种输入欠压保护电路及包括该电路的电源板
CN210405097U (zh) 宽电压范围直流输入开关电源
CN211629858U (zh) 输入欠压保护电路及开关电源***
CN210075080U (zh) 一种具有供电优先级的输出控制电路
CN111030287A (zh) Ups不间断电源***
CN214850935U (zh) 电能表开关电源电路
CN220291658U (zh) 一种无源输入保护电路
CN204859016U (zh) 一种ac-dc转换电路
CN204597792U (zh) 一种抗干扰稳压电路
CN216647204U (zh) 一种低功耗控制电路
CN217545872U (zh) 开关电源芯片供电装置及其供电电路和开关电源控制电路
CN220107623U (zh) 一种低功耗usb充电***电路
CN216489889U (zh) 一种电源自动切换续电电路及终端设备
CN208805778U (zh) 一种新型ic节能启动电路
CN220254354U (zh) 一种逆变器的开机控制电路
CN218472791U (zh) 节能型电源***

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CB03 Change of inventor or designer information
CB03 Change of inventor or designer information

Inventor after: Zhang Fuliang

Inventor after: Hu Qingyu

Inventor after: Li Ximei

Inventor before: Hu Qingyu

Inventor before: Li Ximei