CN211403277U - 能快速响应的低压差线性稳压器 - Google Patents

能快速响应的低压差线性稳压器 Download PDF

Info

Publication number
CN211403277U
CN211403277U CN202020204796.3U CN202020204796U CN211403277U CN 211403277 U CN211403277 U CN 211403277U CN 202020204796 U CN202020204796 U CN 202020204796U CN 211403277 U CN211403277 U CN 211403277U
Authority
CN
China
Prior art keywords
nmos transistor
terminal
operational amplifier
load
amplifier amp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020204796.3U
Other languages
English (en)
Inventor
张明
马学龙
焦炜杰
杨金权
石方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Runshi Technology Co ltd
Original Assignee
Jiangsu Runshi Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Runshi Technology Co ltd filed Critical Jiangsu Runshi Technology Co ltd
Priority to CN202020204796.3U priority Critical patent/CN211403277U/zh
Application granted granted Critical
Publication of CN211403277U publication Critical patent/CN211403277U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

本实用新型涉及一种能快速响应的低压差线性稳压器,其包括运算放大器AMP,运算放大器AMP的输出端与功率管MP1的栅极端连接;还包括与运算放大器AMP的输出端连接的辅助电路,辅助电路的输出端与运算放大器AMP连接;在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,辅助电路根据负载电流的变化能向运算放大器AMP内加载下拉电流Ipdown,运算放大器AMP根据所述下拉电流Ipdown能增大加载到功率管MP1栅极端的驱动电流Isr。本实用新型能增强LDO的瞬态响应,负载在很短时间内跳变时,大大的缓解输出随负载变化而引起的上下突变,提高低压差线性稳压器的稳定性。

Description

能快速响应的低压差线性稳压器
技术领域
本实用新型涉及一种低压差线性稳压器,尤其是一种能快速响应的低压差线性稳压器,属于低压差线性稳压器的技术领域。
背景技术
如图1所示,为现有低压差线性稳压器(LDO)的电路原理图(即为下述说明中的低压差线性稳压器本体的电路原理图),其中,包括基准电源以及运算放大器AMP,基准电压提供运算放大器AMP所需的基准电压Vref,MP1为PMOS功率管,电阻R1、电阻R2为分压电阻,电阻R3为补偿电阻,电容C1为补偿电容,电容CAP为负载电容,Vout为整个LDO的输出。
如图2所示,LDO的瞬态响应性能包括响应时间(Δt1+Δt2/Δt3+Δt4)、上冲电压(ΔV3)和下冲电压(ΔVtr-max);具体对应的表达式为:
ΔVtr-max≈Iload-max*Δt1/(CL+Cb)+ΔVesr (1)
ΔV3≈Iload-max*Δt3/(CL+Cb)+ΔVesr≈Iload-max/(CL+Cb)*BWcl+ΔVesr (2)
Δt1≈1/BWcl+tsr=1/BWcl+Cpar*ΔVpar/Isr (3)
Δt2≈(ΔVtr-max-ΔV2)*(CL+Cb)/Iload-max (4)
Δt3≈1/BWcl (5)
Δt4≈(CL+Cb)*(ΔV3-ΔVesr)/Ipull-down (6)
其中,Iload-max是最大负载电流,CL是输出电容(即上述的负载电容CAP),Cb是输出端的旁路电容,BWcl是环路的闭环带宽,Cpar是功率管MP1栅极的寄生电容,ΔVpar是寄生电容Cpar上的电压变化量,ΔVesr是输出电容串联等效电阻上的电压变化量,Isr是功率管MP1栅极前端的驱动电流(增大驱动电流Isr时可以增加环路带宽)。Ipull-down是反馈电阻上的下拉电流,tsr是寄生电容Cpar的摆率时间,ΔV2为LDO响应的轻载和重载时输出电压的压差。由于无片外电容结构,故ΔVesr取零。
结合公式可知,为了减小Δt1和Δt3,可以增加环路带宽以及功率管PM1栅极的驱动电流Isr。而Δt2的大小由功率管MP1充满负载电容CAP所需的时间和开环频率响应的相位裕度决定,Δt4的大小由反馈电阻上的电流决定。上冲电压ΔV3和下冲电压ΔVtr-max的大小主要由Δt1,Δt3和Isr决定。
LDO的负载电流在很短时间内从轻载跳变到重载时,由于功率管MP1的栅极电压无法立即响应降低,此时由负载电容CAP提供负载端需要的电流,从而会导致LDO的输出电压下降;当功率管MP1的栅极电压响应降低足以提供负载电流后,LDO的输出电压升高至正常值。
LDO从重载跳变到轻载时,因功率管MP1的栅极电压无法立即响应升高,导致LDO的输出电压先升高再降低。LDO的输出电压下降过低,会导致供电呈现间歇断电,输出电压变高会呈现过压状态。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种能快速响应的低压差线性稳压器,其能增强LDO的瞬态响应,负载在很短时间内跳变时,使得使得LDO的输出会更加稳定,大大的缓解输出随负载变化而引起的上下突变,提高低压差线性稳压器的稳定性。
按照本实用新型提供的技术方案,所述能快速响应的低压差线性稳压器,包括低压差线性稳压器本体;所述低压差线性稳压器本体包括运算放大器AMP,所述运算放大器AMP的输出端与功率管MP1的栅极端连接;
还包括能跟踪流过功率管MP1电流状态的辅助电路,所述辅助电路的控制端与运算放大器AMP的输出端连接,辅助电路的输出端与运算放大器AMP连接;
在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,辅助电路根据负载电流的变化能向运算放大器AMP内加载相应的下拉电流Ipdown,运算放大器AMP根据所述下拉电流Ipdown能增大加载到功率管MP1栅极端的驱动电流Isr,以降低低压差线性稳压器本体输出电压由负载突变引起的的突变。
所述低压差线性稳压器本体还包括基准电源,所述基准电源输出端的基准电压Vref与运算放大器AMP的反相端连接,功率管MP1的源极端、运算放大器AMP的正电源端与电压VDD连接,功率管MP1的漏极端与电阻R1的一端、电阻R3的一端以及负载电容CAP的一端连接,负载电容CAP的另一端接地,电阻R3的另一端与电容C1的一端连接,电容C1的另一端与运算放大器AMP的同相端、电阻R1的另一端以及电阻R2的一端连接,电阻R2的另一端接地。
所述运算放大器AMP包括PMOS管MP2以及PMOS管MP3,PMOS管MP2的源极端、PMOS管MP3的源极端与电压VDD连接,PMOS管MP2的栅极端与PMOS管MP2的源极端、NMOS管MN1的漏极端以及PMOS管MP3的栅极端连接,NMOS管MN1的栅极端接收反馈电压Vfb,PMOS管MP3的漏极端与NMOS管MN2的漏极端连接,NMOS管MN2的栅极端接收基准电压Vref;
NMOS管MN1的源极端、NMOS管MN2的源极端源极端与NMOS管MN3的漏极端连接,NMOS管MN3的栅极端接收基准电源输出的电压Vb,NMOS管MN3的源极端与瞬态响应增强模块的输出端以及NMOS管MN4的漏极端连接,NMOS管MN4的栅极端与NMOS管MN5的栅极端以及NMOS管MN5的漏极端连接,NMOS管MN5的源极端以及NMOS管MN4的源极端均接地,NMOS管MN5的漏极端还接收基准电源产生的基准电流Ibias,PMOS管MP3的漏极端以及NMOS管MN2的漏极端相互连接后能形成所述运算放大器AMP的输出端Vopout。
所述辅助电路包括PMOS管MP4、NMOS管MN6以及NMOS管MN7,PMOS管MP4的栅极端与功率管MP1的栅极端以及运算放大器AMP的输出端连接,PMOS管MP4的源极端与电压VDD连接;
PMOS管MP4的漏极端通过电阻R4与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN7的栅极端连接,NMOS管MN6的源极端、NMOS管MN7的源极端均接地,NMOS管MN7的漏极端与NMOS管MN3的源极端以及NMOS管MN4的漏极端连接。
本实用新型的优点:在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,通过辅助电路与运算放大器AMP配合能增大运算放大器AMP加载到功率管MP1栅极端的驱动电流Isr,以降低低压差线性稳压器本体输出电压由负载突变引起的的突变,从而能增强LDO的瞬态响应,负载在很短时间内跳变时,使得LDO的输出会更加稳定,大大的缓解输出随负载变化而引起的上下突变,提高低压差线性稳压器的稳定性。
附图说明
图1为现有低压差线性稳压器本体的电路原理图。
图2为现有低压差线性稳压器本体在负载电流跳变时输出电压的变化示意图。
图3为本实用新型的电路原理图。
图4为本实用新型运算放大器AMP的电路原理图。
具体实施方式
下面结合具体附图和实施例对本实用新型作进一步说明。
如图3所示:为了能增强LDO的瞬态响应,负载在很短时间内跳变时,使得使得LDO的输出会更加稳定,大大的缓解输出随负载变化而引起的上下突变,提高低压差线性稳压器的稳定性,本实用新型包括低压差线性稳压器本体;所述低压差线性稳压器本体包括运算放大器AMP,所述运算放大器AMP的输出端与功率管MP1的栅极端连接;
还包括能跟踪流过功率管MP1电流状态的辅助电路,所述辅助电路的控制端与运算放大器AMP的输出端连接,辅助电路的输出端与运算放大器AMP连接;
在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,辅助电路根据负载电流的变化能向运算放大器AMP内加载相应的下拉电流Ipdown,运算放大器AMP根据所述下拉电流Ipdown能增大加载到功率管MP1栅极端的驱动电流Isr,以降低低压差线性稳压器本体输出电压由负载突变引起的的突变。
具体地,低压差线性稳压器本体可以采用现有常用的电路形式,低压差线性稳压器本体的具体工作原理以及过程均为本技术领域人员所熟知,此处不再赘述。低压差线性稳压器本体内包括运算放大器AMP以及功率管MP1,运算放大器AMP的输出端与功率管MP1的栅极端连接,功率管MP1为PMOS管。
本实用新型实施例中,运算放大器AMP的输出端与辅助电路连接,辅助电路的输出端与运算放大器AMP连接,在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,辅助电路根据负载电流的变化能向运算放大器AMP内加载相对应的下拉电流Ipdown,从而运算放大器AMP根据所述下拉电流Ipdown能增大运算放大器AMP加载到功率管MP1栅极端的驱动电流Isr,由背景技术可知,增大功率管MP1的栅极端的驱动电流Isr后,能增加环路带宽,从而能降低低压差线性稳压器本体输出电压的突变,从而能提高低压差线性稳压器的稳定性。
如图1和图3所示,所述低压差线性稳压器本体还包括基准电源,所述基准电源输出端的基准电压Vref与运算放大器AMP的反相端连接,功率管MP1的源极端、运算放大器AMP的正电源端与电压VDD连接,功率管MP1的漏极端与电阻R1的一端、电阻R3的一端以及负载电容CAP的一端连接,负载电容CAP的另一端接地,电阻R3的另一端与电容C1的一端连接,电容C1的另一端与运算放大器AMP的同相端、电阻R1的另一端以及电阻R2的一端连接,电阻R2的另一端接地。
本实用新型实施例中,基准电源可以采用现有常用的电路形式,基准电源能产生基准电压Vref,运算放大器AMP的反相端与基准电源的一输出端连接,从而能接收基准电源产生的基准电压Vref,电源VDD能提供运算放大器AMP工作所需的电压。基准电压Vref的具体大小根据需要由基准电源产生,具体为本技术领域人员所熟知,此处不再赘述。
具体地,功率管MP1的漏极端与电阻R3、电阻R1以及负载电容CAP相互连接后能形成整个低压差线性稳压器本体的输出端Vout;通过电阻R1、电阻R2、电阻R3以及电容C1配合与运算放大器AMP的同相端连接后,能得到加载到运算放大器放大器AMP同相端的反馈电压Vfb。
如图4所示,所述运算放大器AMP包括PMOS管MP2以及PMOS管MP3,PMOS管MP2的源极端、PMOS管MP3的源极端与电压VDD连接,PMOS管MP2的栅极端与PMOS管MP2的源极端、NMOS管MN1的漏极端以及PMOS管MP3的栅极端连接,NMOS管MN1的栅极端接收反馈电压Vfb,PMOS管MP3的漏极端与NMOS管MN2的漏极端连接,NMOS管MN2的栅极端接收基准电压Vref;
NMOS管MN1的源极端、NMOS管MN2的源极端源极端与NMOS管MN3的漏极端连接,NMOS管MN3的栅极端接收基准电源输出的电压Vb,NMOS管MN3的源极端与瞬态响应增强模块的输出端以及NMOS管MN4的漏极端连接,NMOS管MN4的栅极端与NMOS管MN5的栅极端以及NMOS管MN5的漏极端连接,NMOS管MN5的源极端以及NMOS管MN4的源极端均接地,NMOS管MN5的漏极端还接收基准电源产生的基准电流Ibias,PMOS管MP3的漏极端以及NMOS管MN2的漏极端相互连接后能形成所述运算放大器AMP的输出端Vopout。
本实用新型实施例中,NMOS管MN3工作在饱和区,电压Vb以及基准电流Ibias均由基准电源产生,NMOS管MN4与NMOS管MN5构成镜像电流源,NMOS管MN3的源极端、NMOS管MN4的漏极端均与辅助电路的输出端连接,通过辅助电路能产生一个下拉电流Ipdown,通过下拉电流Ipdown能实现增大加载到功率管MP1栅极端的驱动电流Isr。
如图3所示,所述辅助电路包括PMOS管MP4、NMOS管MN6以及NMOS管MN7,PMOS管MP4的栅极端与功率管MP1的栅极端以及运算放大器AMP的输出端连接,PMOS管MP4的源极端与电压VDD连接;
PMOS管MP4的漏极端通过电阻R4与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN7的栅极端连接,NMOS管MN6的源极端、NMOS管MN7的源极端均接地,NMOS管MN7的漏极端与NMOS管MN3的源极端以及NMOS管MN4的漏极端连接。
本实用新型实施例中,PMOS管MP4的栅极端与运算放大器AMP的输出端连接,PMOS管MP4的栅极端、功率管MP1的栅极端均与运算放大器AMP的输出端连接,即PMOS管MP4的栅极端、功率管MP1的栅极端均与PMOS管MP3的漏极端以及NMOS管MN2的漏极端连接,NMOS管MN6与NMOS管MN7构成电流镜,NMOS管MN7的漏极端与与NMOS管MN3的源极端以及NMOS管MN4的漏极端连接,即实现图3中节点A的连接。
具体实施时,功率管MP1、PMOS管MP4均受运算放大器AMP的控制,流过PMOS管MP4的电流是随着整个低压差线性稳压器本体的负载电流增大而增大。具体地,以功率管MP1、PMOS管MP4处于饱和态为例加以说明,其中,饱和电流的公式如下:
I=(1/2)UnCox(W/L)*(Vgs-Vth)2
式中:Un为电子的迁移速率,Cox为单位面积栅氧化层电容,W/L为氧化层宽长比;Vgs-Vth为过驱动电压。
通过上述饱和电流公式可以知道,随着低压差线性稳压器本体的负载电流增大,对于功率管MP1来说,Vgs电压也逐渐增大,VgS绝对值为VG-VS,从而VgS也逐渐增大。本实用新型实施例中,VS为电压VDD,即当负载电流增大时,VG的绝对值也逐渐增大。
PMOS管MP4的情况与功率管MP1的情况相一致,即随着低压差线性稳压器本体的负载电流增大,PMOS管MP4的的饱和电流也会逐渐增大。通过上述电流饱和公式可知,通过功率管MP1、PMOS管MP4的电流关系为
Figure BDA0002391161320000051
其中,IMP1为流过功率管MP1的饱和电流,IMP4为流过PMOS管MP4的饱和电流,(W/L)MP1为功率管MP1的氧化层宽长比,(W/L)MP4为PMOS管MP4的氧化层宽长比。
综上,当低压差线性稳压器本体的负载电流增大,流过PMOS管MP4的电流也会增加,流过PMOS管MP4的电流经电阻R4到达由NMOS管NM6、NMOS管MN7构成的电流镜,经过电流的作用后,能在运算放大器AMP内加载下拉电流Ipdown,根据运算放大器AMP的结构能增大加载到功率管MP1栅极端的驱动电流Isr,从而能增大低压差线性稳压器的PSRR(电源抑制比)以及低压差线性稳压器的瞬态响应。
当低压差线性稳压器本体的负载电流在短时间内从轻载跳变到重载时,负载的变化会影响到流过功率管MP1的电流大小,从而影响到流过PMOS管MP4的电流大小,进而通过由NMOS管NM6、NMOS管MN7构成的电流镜能向运算放大器AMP加载下拉电流Ipdown。由上述说明可知,当低压差线性稳压器本体的负载电流的变化不同时,影响流过功率管MP1的电流不同,进而影响流过PMOS管MP4的电流不同,从而通过由NMOS管NM6、NMOS管MN7构成的电流镜能向运算放大器AMP加载相应的下拉电流Ipdown,即能得到相应加载到功率管MP1栅极端的驱动电流Isr。当低压差线性稳压器本体的负载电流保持稳定时,则通过辅助电路向运算放大器APM加载的下拉电流Ipdown也保持稳定。

Claims (4)

1.一种能快速响应的低压差线性稳压器,包括低压差线性稳压器本体;所述低压差线性稳压器本体包括运算放大器AMP,所述运算放大器AMP的输出端与功率管MP1的栅极端连接;其特征是:
还包括能跟踪流过功率管MP1电流状态的辅助电路,所述辅助电路的控制端与运算放大器AMP的输出端连接,辅助电路的输出端与运算放大器AMP连接;
在低压差线性稳压器本体的负载电流从轻载跳变到重载或从重载跳变到轻载时,辅助电路根据负载电流的变化能向运算放大器AMP内加载相应的下拉电流Ipdown,运算放大器AMP根据所述下拉电流Ipdown能增大加载到功率管MP1栅极端的驱动电流Isr,以降低低压差线性稳压器本体输出电压由负载突变引起的突变。
2.根据权利要求1所述能快速响应的低压差线性稳压器,其特征是:所述低压差线性稳压器本体还包括基准电源,所述基准电源输出端的基准电压Vref与运算放大器AMP的反相端连接,功率管MP1的源极端、运算放大器AMP的正电源端与电压VDD连接,功率管MP1的漏极端与电阻R1的一端、电阻R3的一端以及负载电容CAP的一端连接,负载电容CAP的另一端接地,电阻R3的另一端与电容C1的一端连接,电容C1的另一端与运算放大器AMP的同相端、电阻R1的另一端以及电阻R2的一端连接,电阻R2的另一端接地。
3.根据权利要求2所述能快速响应的低压差线性稳压器,其特征是:所述运算放大器AMP包括PMOS管MP2以及PMOS管MP3,PMOS管MP2的源极端、PMOS管MP3的源极端与电压VDD连接,PMOS管MP2的栅极端与PMOS管MP2的源极端、NMOS管MN1的漏极端以及PMOS管MP3的栅极端连接,NMOS管MN1的栅极端接收反馈电压Vfb,PMOS管MP3的漏极端与NMOS管MN2的漏极端连接,NMOS管MN2的栅极端接收基准电压Vref;
NMOS管MN1的源极端、NMOS管MN2的源极端源极端与NMOS管MN3的漏极端连接,NMOS管MN3的栅极端接收基准电源输出的电压Vb,NMOS管MN3的源极端与瞬态响应增强模块的输出端以及NMOS管MN4的漏极端连接,NMOS管MN4的栅极端与NMOS管MN5的栅极端以及NMOS管MN5的漏极端连接,NMOS管MN5的源极端以及NMOS管MN4的源极端均接地,NMOS管MN5的漏极端还接收基准电源产生的基准电流Ibias,PMOS管MP3的漏极端以及NMOS管MN2的漏极端相互连接后能形成所述运算放大器AMP的输出端Vopout。
4.根据权利要求3所述能快速响应的低压差线性稳压器,其特征是:所述辅助电路包括PMOS管MP4、NMOS管MN6以及NMOS管MN7,PMOS管MP4的栅极端与功率管MP1的栅极端以及运算放大器AMP的输出端连接,PMOS管MP4的源极端与电压VDD连接;
PMOS管MP4的漏极端通过电阻R4与NMOS管MN6的漏极端、NMOS管MN6的栅极端以及NMOS管MN7的栅极端连接,NMOS管MN6的源极端、NMOS管MN7的源极端均接地,NMOS管MN7的漏极端与NMOS管MN3的源极端以及NMOS管MN4的漏极端连接。
CN202020204796.3U 2020-02-25 2020-02-25 能快速响应的低压差线性稳压器 Active CN211403277U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020204796.3U CN211403277U (zh) 2020-02-25 2020-02-25 能快速响应的低压差线性稳压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020204796.3U CN211403277U (zh) 2020-02-25 2020-02-25 能快速响应的低压差线性稳压器

Publications (1)

Publication Number Publication Date
CN211403277U true CN211403277U (zh) 2020-09-01

Family

ID=72215058

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020204796.3U Active CN211403277U (zh) 2020-02-25 2020-02-25 能快速响应的低压差线性稳压器

Country Status (1)

Country Link
CN (1) CN211403277U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290472A (zh) * 2020-02-25 2020-06-16 江苏润石科技有限公司 能快速响应的低压差线性稳压器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111290472A (zh) * 2020-02-25 2020-06-16 江苏润石科技有限公司 能快速响应的低压差线性稳压器
CN111290472B (zh) * 2020-02-25 2024-05-17 江苏润石科技有限公司 能快速响应的低压差线性稳压器

Similar Documents

Publication Publication Date Title
CN111290472B (zh) 能快速响应的低压差线性稳压器
CN108803761B (zh) 一种含有高阶温度补偿的ldo电路
US9977441B2 (en) Low dropout regulator and related method
CN113721688B (zh) 一种能快速稳定的高psrr、高瞬态响应低压差线性稳压器
CN112860002B (zh) 一种瞬时响应线性稳压器
CN213934662U (zh) 一种无片外电容线性稳压电路
CN112068627B (zh) 一种电压输出调节模块
CN114967811B (zh) 一种提高psr性能的无片外电容ldo
CN114510112A (zh) 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路
CN113467559A (zh) 一种应用于ldo的自适应动态零点补偿电路
CN211403277U (zh) 能快速响应的低压差线性稳压器
CN114756083A (zh) 低压差线性稳压电路及电子设备
CN110825157B (zh) 基于重载补偿的低压差线性稳压器
CN116225134B (zh) 具有瞬态响应增强的低静态功耗ldo电路
CN209946729U (zh) 快速响应型低压差线性稳压器
US11880216B2 (en) Circuit and method for mitigating transient effects in a voltage regulator
CN115268554A (zh) 一种低压差线性稳压器
CN115079762B (zh) 低压差线性稳压器电路
CN114879809A (zh) 一种低压差线性稳压电路
CN112859984A (zh) 一种高电源抑制比快速瞬态的线性稳压器电路
CN113176802A (zh) 一种自反馈型多环路全集成低压差线性稳压器电路
CN214474689U (zh) 一种用于soc的快速瞬态响应全集成ldo电路
CN117826926B (zh) 一种双环路控制的低功耗ldo电路
CN114138048B (zh) 一种用于mcu控制芯片的无片外电容ldo稳压器电路
CN110703850B (zh) 一种低压差线性稳压器

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant