CN113467559A - 一种应用于ldo的自适应动态零点补偿电路 - Google Patents

Abstract

本发明属于模拟电路电源管理技术领域，具体涉及一种应用于LDO的自适应动态零点补偿电路。本发明通过两条有源电流通路在反馈点形成一个与输出极点相关的补偿零点，这两条电流分别是输出电流与输出采样电流。由于输出电流在与输出采样电流叠加时会经过负载阻抗，因此与输出电流有关的电流通路会包含负载阻抗的信息，这两条电流支路相叠加后会形成一个与输出极点有关的补偿零点。该补偿零点不仅包含了输出电阻的信息，同时也包含了输出电容的信息，因此当输出电容变化时，该补偿零点会随着输出极点同时变化，保证了环路的稳定性。同时为了避免在重载条件下电路由于过补偿从而造成响应速度降低的问题。

Description

一种应用于LDO的自适应动态零点补偿电路

技术领域

本发明属于模拟电路电源管理技术领域，具体涉及一种应用于LDO的自适应动态零点补偿电路。

背景技术

低压差线性稳压器(low dropout regulator，LDO)在电源管理电路领域中是非常重要的一个模块，其作用是将外部供电电压转换为一个较低的且更加稳定的电压。当负载变化时，LDO能自动调节功率管的输出电流，使得输出电压保持在一个稳定的值。

LDO根据使用的功率管为NMOS功率管或PMOS功率管的不同可以分为NMOS LDO和PMOS LDO。NMOS LDO为了保证输入输出压差较小时功率管依然有一定的栅源电压，需要额外加入电荷泵电路，来抬高NMOS功率管栅端电压，这会引入额外的功耗。而PMOS LDO是目前较常用的一种结构，因为PMOS功率管的栅源电压可以在输入电压和地电位之间进行调整；而且PMOS LDO不需要额外的辅助电路，其主环路就可以正常工作。另外PMOS LDO功率级有放大作用，因此相对于NMOS LDO，其补偿电路更容易设计。但随着技术的革新，目前市场对于LDO要求是更宽输入范围，更宽的负载电阻/电容范围，因此给LDO的补偿带来了极大的挑战。

在现有的技术中，有很多跟随负载电阻做的动态零点补偿电路，可以让补偿电路的零点位置根据负载电阻的变化而变化，提高LDO环路的稳定性。但是这种补偿电路有一个缺点，那就是当负载电容变化时，环路的稳定性就会发生改变，尤其对于宽负载电容范围的电路来说，电路甚至会出现不稳定的情况。

发明内容

针对传统动态零点补偿电路不能跟随负载电容变化的问题，本发明提出了一种应用于LDO的自适应动态补零点偿电路。其设计思想是通过两条有源电流通路在反馈点形成一个与输出极点相关的补偿零点，这两条电流分别是输出电流与输出采样电流。由于输出电流在与输出采样电流叠加时会经过负载阻抗，因此与输出电流有关的电流通路会包含负载阻抗的信息，这两条电流支路相叠加后会形成一个与输出极点有关的补偿零点。该补偿零点不仅包含了输出电阻的信息，同时也包含了输出电容的信息，因此当输出电容变化时，该补偿零点会随着输出极点同时变化，保证了环路的稳定性。同时为了避免在重载条件下电路由于过补偿从而造成响应速度降低的问题，本发明还提出了一个负载判断电路来调节轻载和重载条件下补偿电容接入的大小。

为实现上述目的，本发明的技术方案为：

一种应用于LDO的自适应动态零点补偿电路，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一功率采样管、第二功率采样管、功率管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、放大器和逻辑判断电路；

第一PMOS管的源极接输入电压，其栅极与漏极互连；第一NMOS管的漏极接第一PMOS管的漏极，第一NMOS管的栅极接放大器的输出端，第一NMOS管的源极接地；放大器的同相输入端接基准电压VREF，放大器的反相输入端接第一电阻和第二电阻的连接点；功率管的源极接输入电压，其栅极接第一PMOS管的漏极，功率管的漏极依次通过第一电阻和第二电阻后接地，功率管与第一电阻的连接点为输出端；

第一功率采样管的源极接输入电压，其栅极接第一PMOS管的漏极；第二PMOS管的源极接第一功率采样管的漏极，第二PMOS管的栅极接第五PMOS管的漏极；第三PMOS管的源极接第一功率采样管的漏极，第三PMOS管的栅极与漏极互连，第三PMOS管的漏极接输出端；第四PMOS管的源极接第一功率采样管的漏极，第四PMOS管的栅极接第五PMOS管的漏极，第四PMOS管的漏极通过第三电阻后接输出端；第二PMOS管源极与第三PMOS管源极的连接点通过第四电阻后接输出端；

第五PMOS管的源极接第一功率采样管的漏极，第五PMOS管的栅极与漏极互连；第二功率采样管的漏极接第五PMOS管的漏极，第二功率采样管的栅极接第一偏置信号，第二功率采样管的源极接地；第二NMOS管的漏极接第五PMOS管的漏极，第二NMOS管的栅极接第二偏置信号，第二NMOS管的源极接地；第三NMOS管的漏极接第二PMOS管的漏极，第三NMOS管的栅极接第二偏置信号，第三NMOS管的源极接地；

逻辑判断电路的输入端接第二PMOS管的漏极，逻辑判断电路的输出端接第四NMOS管的栅极，所述逻辑判断电路用于在第二PMOS管上的电流大于第三NMOS管上的电流时，关断第四NMOS管，或者在第二PMOS管上的电流小于第三NMOS管上的电流时，开启第四NMOS管；第四NMOS管的源极接第一电阻和第二电阻的连接点，第四NMOS管的源极还通过第一电容后接第一功率采样管的漏极，第四NMOS管的漏极通过第二电容后接第一功率采样管的漏极。

本发明的有益效果为：解决了PMOS LDO在宽负载电阻范围，宽负载电容范围条件下难以稳定的问题。本发明电路能够根据负载电阻和负载电容的大小自适应调节补偿零点的位置，避免了电路在大负载电阻和大负载电容条件下输出震荡的问题。在保证环路稳定性的同时，本发利用负载判断电路来决定补偿电容的大小，提高了了重载条件下电路响应速度。

附图说明

图1是本发明提出的一种应用于LDO的自适应动态零点补偿电路的整体框架图；

图2是本发明提出的一种应用于LDO的自适应动态零点补偿电路在实施例中的一种具体电路实现图；

图3是适应动态零点补偿电路的小信号流向图；

图4是低频下动态零点补偿电路的小信号流向图；

图5是高频下动态零点补偿电路的小信号流向图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

如图1所示，本发明提出应用于LDO的自适应动态零点补偿电路，功率管采用PMOS功率管。如图1所示，包括误差放大器(Error Amplifier)、采样电路(Sense Circuit)、PMOS功率管、分压网络(Voltage Divider network)。

误差放大器是传统的五管运放；采样电路用于对功率管电流进行采样，同时利用采样电流与输出电流相叠加形成一个能跟随输出极点变化的动态零点；功率管是一个PMOS功率管，用来为负载提供电流，同时PMOD功率管有小的dropout电压，大负载时的导通损耗小；电阻分压网络用于将所述低压差线性稳压器的输出电压进行分压后获得反馈电压。

误差放大器分为两级，包括运算放大器，第一NMOS管NM1和第一PMOS管PM1。第一级是普通的五管运算放大器，放大器的反相输入端接到第一反馈电阻R₁的下端和第二反馈电阻R₂的上端；放大器的同相输入端接基准电压V_REF。第二级由第零NMOS管NM1和第零PMOS管MP1构成，第零NMOS管MN1的栅端接到误差放大器的输出端；其源端接到地；其漏端接到第零PMOS管的栅端和漏端；第零PMOS管PM1的源端接到输入电压IN；栅端和漏端接到第一采样管MS1的栅端。

如图2所示，采样电路包括了第一采样管MS1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第五PMOS管MP5，第一电容C1，第二电容C2，第三电阻R3，第四电阻R4，第二NMOS管MN2，第三NMOS管MN3，第四NMOS管MN4，第二采样管MS2以及负载判断逻辑电路LOGIC。第一采样管MS1的栅端接到第一PMOS管PM1的栅端和功率管M_Power的栅端；其源端接到输入电压IN；其漏端接到第二、第三、第四、第五PMOS管MP2-MP5的源端、第一、第二电容C1-C2的上端和第四电阻R4的上端。第二PMOS管MP2的栅端接到第四PMOS管MP4的栅端，第五PMOS管MP5的栅端和漏端；其漏端接到第三NMOS管MN3的漏端和负载逻辑判断电路的输入端。第三PMOS管的栅端和漏端短接在一起，接到了第三、第四电阻R3-R4的下端。第四PMOS管MP4的漏端接到了第三电阻R3的上端。第五PMOS管MP5的漏端和栅端短接在一起，接到了第二采样管MS2的漏端和第二NMOS管MN2的漏端。第二NMOS管MN2的栅端接到偏置信号Vbias_n1上；其源端接到地上；其漏端接到第二采样管MS2的漏端。第三NMOS管MN3的栅端接到了偏置信号Vbias_n2上，其漏端接到第二PMOS管MP2的漏端和负载逻辑判断电路的输入端，其源端接地。第二采样管MS2的栅端接到偏置信号V_sense上；其源端接到地。第一电容C1的下端接到第三NMOS管MN3的源端。第二电容C2的下端接到第四NMOS管MN4的漏端。第四NMOS管MN4的栅端接到负载逻辑判断电路的输出端。负载逻辑判断电路的输入端接到第三NMOS管MN3和第二PMOS管MP2的漏端。其输出端接到第四NMOS管MN4的栅端。

功率管是M_Power，其源端接到输入电压IN；其栅端接到第一采样管MS1的栅端；其漏端接到第一反馈电阻R₁的上端。

电阻分压网络包含第一分压电阻R₁和第二分压电阻R₂。第一分压电阻R₁的上段接到功率管M_Power的漏端；其下端接到第二分压电阻R₂的上端。第二分压电阻R₂的上端接到运算放大器的反相输入端；其下端接到地。

其中误差放大器的作用是将反馈电压与基准电压之间的差值放大，通过环路去控制功率管的栅极电压，从而调节功率管电流的大小，最后保证输出电压的稳定。误差放大器分为两级，第一级是普通的放大器，其作用是提供高增益；第二级由第一NMOS管NM1和第一PMOS管MP1构成，它的作用是将EA的输出从低压转化为高压，同时推高功率管栅极的寄生极点，降低功率管栅极极点对环路稳定性的影响。为了保证LDO的输出有较高的精度，需要使误差放大器的增益大于60dB，同时为了保证环路的响应速度，误差放大器需要有较大的上拉和下拉能力，误差放大器的结构可以根据需要自行选择。

采样电路包括第一采样管MS1以及采样网络。第一采样管MS1与功率管Mpower的栅源电压一致，但是管子的宽长比不同，通过调整MS1与M_Power的尺寸比例来调整采样电流的大小，在本发明中，采样电流和功率管电流的比例为α。采样网络的作用是产生一个与负载电流成正相关的动态电阻，同时将采样电流流入反馈节点VFB，与功率管电流相叠加形成一个零点。该零点的大小与负载电阻和负载电容有关，能够较好的跟随输出极点变化，进而保证环路的稳定性。

如图2所示为采样电路、功率管、分压电阻和负载网络的具体电路实现图。采样电路包括了第一采样管MS1，第二PMOS管MP2，第三PMOS管MP3，第四PMOS管MP4，第五PMOS管MP5，第一电容C1，第二电容C2，第三电阻R3，第四电阻R4，第二NMOS管MN2，第三NMOS管MN3，第四NMOS管MN4，第二采样管MS2以及负载判断逻辑电路LOGIC。功率管为M_Power，分压电阻包括了第一分压电阻R₁和第二分压电阻R₂，负载网络包括了负载电阻R_L和负载电容C_L。其中采样电路的部分电路与功率管，分压电阻和负载网络一起组成了本发明中的动态零点产生电路。第五PMOS管MP5以及第二采样管MS2组成了动态偏置电路，为动态零点产生电路提供动态偏置。第二NMOS管MN2为电路提供静态偏置，防止轻载时MP4管进入饱和区；为了方便理解电路，将由第三电阻R3，第四电阻R4，第三PMOS管MP3，第四PMOS管MP4组成的电阻网络等效为动态的第三电阻R5，稍后再对R5做分析；同时将第一电容C1和第二电容C2等效为一个第三电容C3；先忽略负载逻辑判断电路的作用，那么图2电路的小信号等效图就可以表示为图3所示的形式。

在图3所示的电路中从功率管电流到反馈节点FB一共有四条通路。第一条通路Path1的路径为采样电流αI_OUT通过C3直接流入反馈节点FB；第二条通路Path2的路径为采样电流αI_OUT通过R5后再通过R₁流到FB；第三条通路Path3的路径为I_OUT通过负载网络R_L和C_L后再通过R5和C3流到节点FB；第四条通路Path4的路径为I_OUT通过负载网络R_L和C_L后再通过R₁流到节点FB。

在低频条件下，采样电流基本上全从R5流走，而C3上基本没有交流电流，因此在低频条件下采样电流和输出电流基本全流到负载网络上。同时由于采样电流相对于输出电流可以忽略不计，因此在低频条件下第一条通路Path1和第二条通路Path2可以忽略，图3可以化简为图4所示的形式。输出电流I_OUT通过Path3和Path4流向FB，这两条通路可以形成一个零点Z₁。低频小信号下的输出电压可以表示为

Path3上流过的电流为

Path4上流过的电流为

因此两条电流叠加后形成的零点为

随着频率的增高，负载网络的阻抗降低，同时采样电流开始向C₃中流。当频率远大于Z₁零点的频率时，可以看为采样电流全从C₃中流过，即Path2的电流为0。同时由于负载阻抗的降低，输出电压的小信号量开始减小，当频率足够高时，可以认为Path3、Path4中的电流与采样电流大小相当，此时图3所示的小信号电流通路可以等效为图5所示的形式，C₃的交流阻抗相对于R5可以忽略不计。此时Path3上的电流为

Path4上的电流不变，Path1上的电流为αI_OUT，三条电流通路叠加形成零点Z₂。

因此Z₂为

在重载时，如果Z₂的第二项小于第一项，因此Z₂可以完美的跟随输出极点，达到理想的补偿方式，MP2的作用是保证在重载时R5不会太小。但是在轻载时，Z₂的第一项相对较小，因此在轻载时主要由第二项决定Z₂的位置。为了保证Z₂仍然能跟随输出极点变化，需要使R5跟随负载变化，图3中的动态偏置电路以及MP3和R1就实现了这样的功能。由于R5很难大于R1，因此Z₁的位置相对固定。为了保证Z₂远小于Z₁，需要限制R5的大小，要保证R5不能太大，图3中的R4就实现了这样的功能。R1和MP3组成的动态电阻既避免了R5太大的问题，也保证了R5能跟随R_L变化。

由于在重载时，输出极点的频率很高，因此Z₁不需要设置在低频，此时可以通过负载逻辑判断电路将C3减小，将Z1推向高频，此时环路的稳定性仍然很好，而且由于补偿零点向高频推动，环路的小信号响应速度也会加快。MP2与MN3组成了负载判断电路。当电路带重载时，MP2上的电流大于MN3上的电流，因此LAE_3为高，通过负载逻辑判断电路将LAE_2变为低，C2不再接入电路。而当负载为轻载时，MP2上的电流小于MN3上的电流，LAE_3为低，LAE_2为高，C2接入电路。

综上所述，本发明提出了一种应用于LDO的自适应动态零点补偿电路，保证了LDO在宽负载电阻范围，宽负载电容范围内的稳定性。同时为了提高LDO的响应速度，本发明添加了负载逻辑判断电路，保证LDO在重载下的响应速度。

Claims (1)

1.一种应用于LDO的自适应动态零点补偿电路，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一功率采样管、第二功率采样管、功率管、第一电阻、第二电阻、第三电阻、第四电阻、第一电容、第二电容、放大器和逻辑判断电路；

第一PMOS管的源极接输入电压，其栅极与漏极互连；第一NMOS管的漏极接第一PMOS管的漏极，第一NMOS管的栅极接放大器的输出端，第一NMOS管的源极接地；放大器的同相输入端接基准电压V_REF，放大器的反相输入端接第一电阻和第二电阻的连接点；功率管的源极接输入电压，其栅极接第一PMOS管的漏极，功率管的漏极依次通过第一电阻和第二电阻后接地，功率管与第一电阻的连接点为输出端；

第一功率采样管的源极接输入电压，其栅极接第一PMOS管的漏极；第二PMOS管的源极接第一功率采样管的漏极，第二PMOS管的栅极接第五PMOS管的漏极；第三PMOS管的源极接第一功率采样管的漏极，第三PMOS管的栅极与漏极互连，第三PMOS管的漏极接输出端；第四PMOS管的源极接第一功率采样管的漏极，第四PMOS管的栅极接第五PMOS管的漏极，第四PMOS管的漏极通过第三电阻后接输出端；第二PMOS管源极与第三PMOS管源极的连接点通过第四电阻后接输出端；

第五PMOS管的源极接第一功率采样管的漏极，第五PMOS管的栅极与漏极互连；第二功率采样管的漏极接第五PMOS管的漏极，第二功率采样管的栅极接第一偏置信号，第二功率采样管的源极接地；第二NMOS管的漏极接第五PMOS管的漏极，第二NMOS管的栅极接第二偏置信号，第二NMOS管的源极接地；第三NMOS管的漏极接第二PMOS管的漏极，第三NMOS管的栅极接第二偏置信号，第三NMOS管的源极接地；

逻辑判断电路的输入端接第二PMOS管的漏极，逻辑判断电路的输出端接第四NMOS管的栅极，所述逻辑判断电路用于在第二PMOS管上的电流大于第三NMOS管上的电流时，关断第四NMOS管，或者在第二PMOS管上的电流小于第三NMOS管上的电流时，开启第四NMOS管；第四NMOS管的源极接第一电阻和第二电阻的连接点，第四NMOS管的源极还通过第一电容后接第一功率采样管的漏极，第四NMOS管的漏极通过第二电容后接第一功率采样管的漏极。

Images