CN211265447U - 一种封装体 - Google Patents

Abstract

一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上。所述芯片包含复数个焊盘，每一焊盘对应一个所述引线框架的引脚，所述芯片的每一焊盘通过一个导电层与对应的所述引线框架的引脚直接电性连接。本申请彻底目前因导电层过小而无法使用导电层设计的问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

Description

一种封装体

技术领域

本实用新型涉及半导封装领域，特别涉及一种封装体。

背景技术

封装产品通常是将芯片贴装于引线框架上并以塑封料封装。

目前，考虑到成本、效率、电参数、散热、高频参数等方面，有一种以导电片(或成导电层)，尤其是以铜片焊接的工艺代替传统引线键合工艺的封装体。铜片通常是采用额外的制程，采用铜片模具进行成形并切割，随后贴覆到芯片及引线框架上。然而，随着芯片功能的提升，铜片的设计越来越复杂，使得铜片的设计尺寸及各铜片间的间距越变越小。

然而，受到模具的设计制作限制，有些小尺寸铜片或者铜片间距较小的设计因机械结构本身的限制，而难以进行模具的制作，进而导致无法完成铜片的制作。

因此，现有的制程工艺导致了一些封装因实际无法实现铜片的成形而不得不使用大面积的密排焊线来代替铜片，这样不仅降低了作业能效，而且也影响了产品性能。

因此，有必要提供一种新的封装方法以及应用该新的封装方法获得的封装体，以克服上述缺陷。

实用新型内容

本实用新型的目的在于提供一种封装体及封装方法，通过在封装过程中直接形成图案化导电层，以解决小尺寸导电层因模具设计的限制或导电层自身机械结构的限制而无法制作的问题，从而彻底目前因导电层过小而无法使用导电层设计的问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

为了达到上述目的，根据本实用新型的一方面，提供一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，所述芯片的焊盘通过一金属片与所述引线框架的引脚电性连接。

在本实用新型一实施例中，所述金属片通过锡膏与所述芯片的焊盘电性连接。

在本实用新型一实施例中，所述金属片与所述芯片背离所述基岛的表面贴合。

在本实用新型一实施例中，所述金属片的材料为金属铜。

根据本实用新型的另一方面，提供一种封装方法，包括：提供一引线框架，并在所述引线框架上贴装一芯片的步骤；所述芯片进行第一次封装的步骤；形成图案化金属层的步骤；以及，第二次封装的步骤；其中，在所述形成图案化金属层的步骤中，形成一金属片以电性连接所述芯片的焊盘与所述引线框架的引脚。

在本实用新型一实施例中，在所述芯片进行第一次封装的步骤中，以塑封料封装所述芯片及所述引线框架，并至少暴露所述芯片的焊盘以及所述引线框架的引脚。

本领域技术人员可以理解的是，在本实用新型的一实施例中，在所述芯片进行第一次封装的步骤中，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，暴露所述芯片的焊盘及引线框架的引脚；或者，在所述芯片进行第一次封装的步骤中，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，充分暴露所述芯片背离所述基岛的表面(包括焊盘)及引线框架的引脚。

在本实用新型一实施例中，在所述形成图案化金属层的步骤中，首先形成一金属层，使得所述金属层覆盖所述芯片及所述引线框架的引脚区域；然后，在所述金属层上形成一图案化掩蔽层，刻蚀后获得所述图案化金属层。

本领域技术人员可以理解的是，在本实用新型一实施例中，可以通过：在所述金属层上形成一掩蔽层并进行曝光显影，以在所述金属层上形成所述图案化掩蔽层。

可替换地，在本实用新型一实施例中，在所述形成图案化金属层的步骤中，首先形成一图案化掩蔽层，使得所述图案化掩蔽层覆盖所述芯片及所述引线框架的引脚区域；然后，形成一金属层以填充所述图案化掩蔽层，去除图案化掩蔽层后获得所述图案化金属层。本领域技术人员可以理解的是，在本步骤中，所述图案化掩蔽层至少暴露所述芯片的焊盘以及所述引线框架的引脚。

在本实用新型一实施例中，所述图案化掩蔽层的材料为感光干膜或光阻材料。本领域技术人员可以理解的是，所述感光干膜及所述光阻材料均为本领域常规的市售商品。

在本实用新型一实施例中，所述封装方法在所述形成图案化金属层的步骤之前，还包括：形成锡膏的步骤，使得所述锡膏覆盖被暴露的所述芯片的焊盘以及所述引线框架的引脚。

在本实用新型一较佳实施例中，提供一种封装方法，包括以下步骤：

S10：提供一引线框架，并在所述引线框架上贴装一芯片；

S20：第一次封装，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，暴露所述芯片的焊盘及引线框架的引脚；

S30：形成锡膏，以使得所述锡膏覆盖步骤S20中被暴露的所述芯片的焊盘以及所述引线框架的引脚；

S41：形成一金属层，所述金属层覆盖所述芯片及所述引线框架的引脚所在区域，即，所述金属层覆盖并接触所述步骤S20中形成的塑封料的表面，以及所述步骤S30中形成的锡膏的表面；即，在本步骤中，所述金属层覆盖所述引线框架的基岛所在区域以及引脚所在区域；

S42：在步骤S41形成的所述金属层的表面上形成一图案化掩蔽层；

S43：刻蚀，以获得一图案化金属层，所述图案化金属层通过所述锡膏与所述芯的焊盘及所述引线框架的引脚电性连接；

S50：第二次封装，以封装所述引线框架、芯片以及所述图案化金属层，切割成型后获得一封装体。

在本实用新型一较佳实施例中，提供一种封装方法，包括以下步骤：

S10：提供一引线框架，并在所述引线框架上贴装一芯片；

S20：第一次封装，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，暴露所述芯片的焊盘及所述引线框架的引脚；

S31：真空贴感光干膜，使得所述感光干膜覆盖所述芯片及所述引线框架的引脚区域，即，所述感光干膜覆盖并接触所述步骤S20中形成的塑封料的表面，以及所述步骤S20中暴露的所述芯片的焊盘；

S32：曝光显影后获得一图案化掩蔽层，使得所述图案化掩蔽层至少暴露所述芯片的焊盘及所述引线框架的引脚；

S40：形成一金属层，所述金属层填充所述图案化掩蔽层，去除图案化掩蔽层后获得所述图案化金属层，使得，所述图案化金属层与所述芯的焊盘及所述引线框架的引脚电性连接；

S50：第二次封装，以封装所述引线框架、芯片以及所述图案化金属层，切割成型后获得一封装体。

在本实用新型一较佳实施例中，提供一种封装方法，包括以下步骤：

S10：提供一引线框架，并在所述引线框架上贴装一芯片；

S20：第一次封装，利用塑封模具，使得塑封料在封装所述芯片及所述引线框架时，充分暴露所述芯片背离所述基岛的表面(包括焊盘)及引线框架的引脚；

S31：形成一金属层，所述金属层覆盖所述芯片及所述引线框架的引脚区域，即，所述金属层覆盖并接触所述步骤S20中形成的塑封料的表面，以及被暴露的所述芯片背离所述基岛的表面(包括焊盘)及引线框架的引脚；

S32：在步骤S31形成的所述金属层的表面上形成一图案化掩蔽层；

S33：刻蚀，以获得一图案化金属层，所述图案化金属层与所述芯片背离所述基岛的表面贴合，并且，所述图案化金属层与所述引线框架的引脚电性连接；

S40：第二次封装，以封装所述引线框架、芯片以及所述图案化金属层，切割成型后获得一封装体。

在本实用新型中，通过在封装过程中直接形成图案化导电层，以免除了额外的独立导电层的成型步骤，从而避免了小尺寸导电层因模具设计的限制或导电层自身机械结构的限制而无法制作的问题。本实用新型所述的封装体及封装方法可以解决目前因导电层过小而无法使用导电层设计的技术问题，大大简化了因导电层过小而只能使用密排焊线的封装体的作业能效。

附图说明

图1是根据本实用新型一实施例的封装体的封装方法的流程图；图2A至图2H是图1对应的封装体的结构示意图；

图3是根据本实用新型另一实施例的封装体的封装方法的流程图；图4A至图4E是图3对应的封装体的结构示意图；

图5是根据本实用新型另一实施例的封装体的封装方法的流程图；图6A至图6G是图5对应的封装体的结构示意图；

图7A和图7B是根据本实用新型另一实施例的封装体的封装方法的部分步骤结构示意图

具体实施方式

以下，结合具体实施方式，对本实用新型的技术进行详细描述。应当知道的是，以下具体实施方式仅用于帮助本领域技术人员理解本实用新型，而非对本实用新型的限制。

实施例一

在本实施例中，首先提供一种封装体的封装方法以及使用该封装方法获得的封装体。

以下结合图1和图2A至图2H详细描述本实施例中所述封装方法。在本实施例中，所述封装方法包括以下步骤：

步骤S10：如图1和图2A所示，提供一引线框架1，并在所述引线框架1上贴装一芯片2。如图2A所示，所述引线框架1包括基岛11以及引脚12。本领域技术人员可以理解的是，所述引线框架1可以包含复数个由一封装线W界定的框架单元，每一所述框架单元包括所述基岛11及引脚12。在图2A中，仅示意性绘示了一个由所述封装线W界定的框架单元。在本步骤中，如图2A所示，所述芯片2被贴装于所述引线框架1上，尤其是所述引线框架1的所述基岛11上。本领域技术人员可以理解的是，所述芯片2可以以任意本领域已知的方式被贴装于所述引线框架1上，例如但不限于通过焊锡或粘结材料被贴装于所述引线框架1上。如图2A所示，所述芯片2包含复数个焊盘21，所述焊盘21通过后续形成的导电层于所述引线框架1的所述引脚12电性连接。

步骤S20：如图1和图2B所示，进一步进行第一次封装，利用塑封模具，使得塑封料3在封装所述芯片2及所述引线框架1时，暴露所述芯片2的焊盘21及引线框架1的引脚12。本领域技术人员可以理解的是，所述塑封料3可以暴露所述芯片2的所述焊盘21及所述芯片2的部分，以及所述引线框架1的所述引脚12的部分。

步骤S30：如图1和图2C所示，进一步形成锡膏层4，以使得所述锡膏层4覆盖上述步骤S20中被暴露的所述芯片2的焊盘21以及所述引线框架1的引脚12的部分；

步骤S41：如图1和图2D所示，进一步形成一金属层5A，所述金属层5A覆盖所述芯片2及所述引线框架1的引脚12所在的区域，即，所述金属层5A覆盖并接触上述步骤S20中形成的塑封料3的表面，以及上述步骤S30中形成的锡膏层4的表面。即，在本步骤中，所述金属层5A如图2D所示地覆盖所述引线框架1的基岛11所在区域以及引脚12所在区域。本领域技术人员可以理解的是，在本步骤中，所述金属层5A的覆盖区域未有特殊限制，至少涵盖最终形成导电层的区域即可。为了简化制程，在本实施例中，如图2D所示，所述金属层5A基本覆盖所述封装线W界定的框架单元的全部区域。

步骤S42：进一步在上述步骤S41形成的所述金属层5A的表面上形成一图案化掩蔽层6。本领域技术人员可以理解的是，在本步骤中可以如图2E所示，首先在所述金属层5A上形成一掩蔽层6A，所述遮蔽层6A的覆盖范围与所述金属层5A相同，并且，所述掩蔽层6A的材料为感光干膜或光阻材料。然后，以本领域已知曝光显影等步骤图案化所述掩蔽层6A，以在所述金属层5A上形成如图2F所示的图案化掩蔽层6。

步骤S43：进一步进行刻蚀并使得所述图案化掩蔽层6去除后，以对图2D中所示的金属层5A进行图案化，以最终获得一图案化金属层(即为导电层5)，如图2G所示。因此，如图2A和图2G所示，本步骤获得了通过所述锡膏层4分别与所述芯2的焊盘(图2A中焊盘21)及所述引线框架1的引脚12电性连接的所述导电层5，并且每一焊盘21通过一个导电层5与对应的所述引线框架1的引脚12直接电性连接。形成的所述导电层5即为本领域相同的传统封装体中使用的替代打线并具有散热性的clip铜片。由此可见，在本实施例的所述封装方法中，不需要预先制成如图2G中所示外形结构的clip铜片并贴装于封装体内，而是通过蚀刻工艺直接在封装体的封装步骤中成形clip铜片。这样可以以需要的形状及尺寸形成合适的所述导电层5，而不必再受到clip铜片成形工艺的机械限制及尺寸限制。本领域技术人员可以理解的是，在本步骤中可以以本领域已知的蚀刻方法进行刻蚀。

步骤S50：最终进行第二次封装，以封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体。如图2H所示，在本步骤中，将塑封料3封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体100。

如图2H所示，根据本实施例所述封装方法制成的封装体100具有引线框架1和芯片2，所述引线框架1包括基岛11和引脚12，所述芯片2设置于所述引线框架1的所述基岛11上。所述芯片2具有如图2A中所示的复数个焊盘21，每一焊盘21对应一个所述引线框架1的引脚12，所述芯片2的每一焊盘21通过如图2H所示的一个导电层5与对应的所述引线框架1的引脚12通过所述锡膏层4电性连接。即，如图2H所示的，所述导电层5与对应的图2A中所示的焊盘21之间设置一锡膏层4，从而实现电性连接。

实施例二

在本实施例中，也提供一种封装体的封装方法以及使用该封装方法获得的封装体。与实施例一不同的是，在本实施例的所述封装方法中，没有实施例一中记载的形成锡膏层的步骤。

以下结合图3和图4A至图4E详细描述本实施例中所述封装方法。在本实施例中，所述封装方法包括以下步骤：

步骤S10：如图3和图2A所示，与实施例一相同，提供一引线框架1，并在所述引线框架1上贴装一芯片2。如图2A所示，所述引线框架1包括基岛11以及引脚12。本领域技术人员可以理解的是，所述引线框架1可以包含复数个由一封装线W界定的框架单元，每一所述框架单元包括所述基岛11及引脚12。在图2A中，仅示意性绘示了一个由所述封装线W界定的框架单元。在本步骤中，如图2A所示，所述芯片2被贴装于所述引线框架1上，尤其是所述引线框架1的所述基岛11上。本领域技术人员可以理解的是，所述芯片2可以以任意本领域已知的方式被贴装于所述引线框架1上，例如但不限于通过焊锡或粘结材料被贴装于所述引线框架1上。如图2A所示，所述芯片2包含复数个焊盘21，所述焊盘21通过后续形成的导电层于所述引线框架1的所述引脚12电性连接。

步骤S20：如图3和图2B所示，与实施例一相同，进一步进行第一次封装，利用塑封模具，使得塑封料3在封装所述芯片2及所述引线框架1时，暴露所述芯片2的焊盘21及引线框架1的引脚12。本领域技术人员可以理解的是，所述塑封料3可以暴露所述芯片2的所述焊盘21及所述芯片2的部分，以及所述引线框架1的所述引脚12的部分。

步骤S41：如图3和图4A所示，进一步形成一金属层5A，所述金属层5A覆盖所述芯片2及所述引线框架1的引脚12所在的区域，并且接触了步骤S20中暴露的所述芯片2的焊盘21及引线框架1的引脚12。即，所述金属层5A覆盖并接触上述步骤S20中形成的塑封料3的表面，以及上述步骤S20中所有暴露出来的部分。即，在本步骤中，所述金属层5A如图2D所示地覆盖所述引线框架1的基岛11所在区域以及引脚12所在区域。本领域技术人员可以理解的是，在本步骤中，所述金属层5A的覆盖区域未有特殊限制，至少涵盖最终形成导电层的区域即可。为了简化制程，在本实施例中，如图4A所示，所述金属层5A基本覆盖所述封装线W界定的框架单元的全部区域。

步骤S42：与实施例一相同，进一步在上述步骤S41形成的所述金属层5A的表面上形成一图案化掩蔽层6。本领域技术人员可以理解的是，在本步骤中可以如图4B所示，首先在所述金属层5A上形成一掩蔽层6A，所述遮蔽层6A的覆盖范围与所述金属层5A相同，并且，所述掩蔽层6A的材料为感光干膜或光阻材料。然后，以本领域已知曝光显影等步骤图案化所述掩蔽层6A，以在所述金属层5A上形成如图4C所示的图案化掩蔽层6。

步骤S43：与实施例一相同，进一步进行刻蚀并使得所述图案化掩蔽层6去除后，以对图4C中所示的金属层5A进行图案化，以最终获得一图案化金属层(即为导电层5)，如图4D所示。因此，如图2A和图4D所示，本步骤获得了分别直接与所述芯2的焊盘(图2A中焊盘21)及所述引线框架1的引脚12电性连接的所述导电层5，并且每一焊盘21通过一个导电层5与对应的所述引线框架1的引脚12直接电性连接。

步骤S50：最终进行第二次封装，以封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体。如图4E所示，在本步骤中，将塑封料3封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体200。

如图4E所示，根据本实施例所述封装方法制成的封装体200具有引线框架1和芯片2，所述引线框架1包括基岛11和引脚12，所述芯片2设置于所述引线框架1的所述基岛11上。所述芯片2具有如图2A中所示的复数个焊盘21，每一焊盘21对应一个所述引线框架1的引脚12。与实施例一不同的是，在本实施例中的所述封装体200中，所述芯片2的每一焊盘21通过所述导电层5与对应的所述引线框架1的引脚12直接接触。即，如图4E所示的，每一导电层5面朝对应的图2A中所示焊盘21的表面与所述焊盘21直接接触；并且，每一导电层5面朝对应的所述引脚12的表面与所述引脚12直接接触。

实施例三

在本实施例中，也提供一种封装体的封装方法以及使用该封装方法获得的封装体。与实施例一或实施例二不同的是，在本实施例的所述封装方法中，获得所述导电层的方式不同。

此外，如图6A至图6F所示，在本实施例中，所述引线框架1的所述引脚12用于接触所述导电层5的表面(即图6A至图6F中所述引脚12的上表面)高于所述基岛11用于接触所述芯片2的表面(即图6A至图6F中所述基岛11的上表面)。

以下结合图5和图6A至图6F详细描述本实施例中所述封装方法。在本实施例中，所述封装方法包括以下步骤：

步骤S10：如图5和图6A所示，提供一引线框架1，并在所述引线框架1上贴装一芯片2。如图6A所示，所述引线框架1包括基岛11以及引脚12。本领域技术人员可以理解的是，所述引线框架1可以包含复数个由一封装线W界定的框架单元，每一所述框架单元包括所述基岛11及引脚12。在图6A中，仅示意性绘示了一个由所述封装线W界定的框架单元。在本步骤中，如图6A所示，所述芯片2被贴装于所述引线框架1上，尤其是所述引线框架1的所述基岛11上。本领域技术人员可以理解的是，所述芯片2可以以任意本领域已知的方式被贴装于所述引线框架1上，例如但不限于通过焊锡或粘结材料被贴装于所述引线框架1上。如图6A所示，所述芯片2包含复数个焊盘21，所述焊盘21通过后续形成的导电层于所述引线框架1的所述引脚12电性连接。

步骤S20：如图5和图6B所示，进一步进行第一次封装，利用塑封模具，使得塑封料3在封装所述芯片2及所述引线框架1时，暴露所述芯片2的焊盘21及引线框架1的引脚12。本领域技术人员可以理解的是，所述塑封料3可以暴露所述芯片2的所述焊盘21及所述芯片2的部分，以及所述引线框架1的所述引脚12的部分。或者，如图6B所示，所述塑封料3暴露所述芯片2。

步骤S31：如图5和图6C所示，进一步进行真空贴感光干膜6A，使得所述感光干膜6A覆盖所述芯片2及所述引线框架1的引脚12所在区域，即，所述感光干膜6A覆盖并接触所述步骤S20中形成的塑封料3的表面，以及所述步骤S20中被暴露出的所述芯片2及所述引线矿建1的所述引脚12所在区域。为了简化制程，在本实施例中，如图6C，所述感光干膜6A基本覆盖所述封装线W界定的框架单元的全部区域。

步骤S32：如图5和图6D所示，曝光显影后获得一图案化掩蔽层6，使得所述图案化掩蔽层6至少暴露所述芯片2的焊盘21及所述引线框架1的引脚12。本领域技术人员可以理解的是，如图6D所示，所述图案化掩蔽层6的暴露部分即为最终形成导电层5的部分。

步骤S40：如图5和图6E所示，进一步形成一金属层5A，所述金属层5A填充所述图案化掩蔽层6。在以本领域常规方法去除所述图案化掩蔽层6后，即可获得如图6F所示的图案化金属层，即为所述导电层5。因此，如图6A和图6F所示，本步骤获得了分别直接与所述芯2的焊盘(图6A中焊盘21)及所述引线框架1的引脚12电性连接的所述导电层5，并且每一焊盘21通过一个导电层5与对应的所述引线框架1的引脚12直接接触。形成的所述导电层5即为本领域相同的传统封装体中使用的替代打线并具有散热性的clip铜片。由此可见，在本实施例的所述封装方法中，不需要预先制成如图6F中所示外形结构的clip铜片并贴装于封装体内，而是通过蚀刻工艺直接在封装体的封装步骤中成形clip铜片。这样可以以需要的形状及尺寸形成合适的所述导电层5，而不必再受到clip铜片成形工艺的机械限制及尺寸限制。

步骤S50：如图5和图6G所示，进一步进行第二次封装，以封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体300。如图6G所示，在本步骤中，将塑封料3封装所述引线框架1、芯片2以及所述导电层5，切割成型后获得一封装体300。

如图6G所示，根据本实施例所述封装方法制成的封装体300具有引线框架1和芯片2，所述引线框架1包括基岛11和引脚12，所述芯片2设置于所述引线框架1的所述基岛11上。所述芯片2具有如图6A中所示的复数个焊盘21，每一焊盘21对应一个所述引线框架1的引脚12。所述芯片2的每一焊盘21通过所述导电层5与对应的所述引线框架1的引脚12直接接触。即，如图6F所示的，每一导电层5面朝对应的图6A中所示焊盘21的表面与所述焊盘21直接接触；并且，每一导电层5面朝对应的所述引脚12的表面与所述引脚12直接接触。

实施例四

在本实施例中，也提供一种封装体的封装方法以及使用该封装方法获得的封装体。与实施例三不同的是，在本实施例的所述封装方法中，在形成一图案化掩蔽层6的步骤S32中，如图7A所示的，所述图案化掩蔽层6仅暴露所述芯片2的所述焊盘21及所述引线框架1的引脚12。以使得在最终形成导电层5时，如图7B所示的，所述导电层5面朝对应的图7A中所示的焊盘21的表面上形成一凸起51，使得所述凸起51与所述焊盘21直接接触。

在本实施例中，所述封装方法除了上述步骤S32外，其余步骤与实施例三的步骤相同。

本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (9)

1.一种封装体，包括引线框架和芯片，其中，所述引线框架包括基岛和引脚，所述芯片设置于所述引线框架的所述基岛上，其特征在于，所述芯片包含复数个焊盘，每一焊盘对应一个所述引线框架的引脚，所述芯片的每一焊盘通过一个导电层与对应的所述引线框架的引脚直接电性连接。

2.如权利要求1所述的封装体，其特征在于，每一导电层面朝对应的所述焊盘的表面与所述焊盘直接接触；并且，每一导电层面朝对应的所述引脚的表面与所述引脚直接接触。

3.如权利要求1所述的封装体，其特征在于，每一导电层面朝对应的所述焊盘的表面上设置至少一个凸起，使得所述凸起与所述焊盘直接接触。

4.如权利要求1所述的封装体，其特征在于，所述导电层与对应的所述焊盘之间设置一锡膏层。

5.如权利要求1所述的封装体，其特征在于，所述引脚接触所述导电层的表面高于所述所述基岛接触所述芯片的表面。

6.如权利要求1所述的封装体，其特征在于，在所述封装体的封装步骤中通过一图案化金属层的步骤直接获得所述导电层。

7.如权利要求6所述的封装体，其特征在于，在所述图案化金属层的步骤中，首先形成一金属层，使得所述金属层覆盖所述芯片及所述引线框架的引脚所在区域；然后，在所述金属层上形成一图案化掩蔽层，刻蚀后获得所述导电层。

8.如权利要求6所述的封装体，其特征在于，在所述图案化金属层的步骤中，首先形成一图案化掩蔽层，使得所述图案化掩蔽层覆盖所述芯片及所述引线框架的引脚所在区域；然后，形成一金属层以填充所述图案化掩蔽层，去除图案化掩蔽层后获得所述导电层。

9.如权利要求7或8所述的封装体，其特征在于，所述图案化掩蔽层的材料为感光干膜或光阻材料。

Images