CN211182199U - 一种滤波器封装结构 - Google Patents
一种滤波器封装结构 Download PDFInfo
- Publication number
- CN211182199U CN211182199U CN201922413574.2U CN201922413574U CN211182199U CN 211182199 U CN211182199 U CN 211182199U CN 201922413574 U CN201922413574 U CN 201922413574U CN 211182199 U CN211182199 U CN 211182199U
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- capacitor
- silicon substrate
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Filters And Equalizers (AREA)
Abstract
本实用新型公开了一种滤波器封装结构,包括:硅基板;贯穿硅基板的硅通孔电容及硅通孔电感,硅通孔电容包括:内层电容轴心导电柱、外层电容空心导电柱及电容硅氧化层;第一连接层及第二连接层位于硅基板第一表面,第三连接层位于硅基板第二表面,分别用于连通硅通孔电容与硅通孔电感、连通各个硅通孔电容,用于连通硅通孔电感各个导电柱。本实用新型将硅通孔电容及硅通孔电感内嵌于硅基板中,利用三层连接层互连电容与电感,减小了整个封装结构体积;利用同轴心线的内层电容轴心导电柱与外层电容空心导电柱构成侧壁电容结构,在垂直方向上利用多个导电柱,在水平方向上利用连接层构成三维硅通孔电感,充分利用了垂直方向空间,减小了平面面积。
Description
技术领域
本实用新型涉及滤波器封装技术领域,具体涉及一种滤波器封装结构。
背景技术
随着电子产品多功能化和小型化的潮流,高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展,尤其是智能手机、掌上电脑、超级本等产品的发展,芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。在无源器件领域,集成无源器件技术可以在不同的基片上进行加工,允许有源电路中消耗面积的无源器件堆叠,并且可以省去某些匹配电路而使得元件数量减少,所以集成无源器件技术能节省基板空间、减小***面积及体积,但目前的集成无源器件技术没有充分利用垂直方向的空间,因此仍然具有进一步减小面积的可能。
实用新型内容
因此,本实用新型要解决的技术问题在于克服现有技术中的集成无源器件技术未充分利用垂直方向的空间的缺陷,从而提供一种滤波器封装结构。
为达到上述目的,本实用新型提供如下技术方案:
本实用新型实施例提供一种滤波器封装结构,包括:硅基板;贯穿硅基板的第一预设数量的硅通孔电容及第二预设数量的硅通孔电感,硅通孔电容包括:内层电容轴心导电柱、外层电容空心导电柱及电容硅氧化层;位于硅基板第一表面的第一连接层、第二连接层,及位于硅基板第二表面的第三连接层,其中:第一连接层用于连通内层电容轴心导电柱与硅通孔电感导电柱;第二连接层用于连通各个硅通孔电容的外层电容空心导电柱;第三连接层用于连通硅通孔电感的各个导电柱。
在一实施例中,第一连接层、第二连接层及第三连接层均包括重布线层及硅氧化层,重布线层嵌于硅氧化层内。
在一实施例中,内层电容轴心导电柱与外层电容空心导电柱的中心轴线重合。
在一实施例中,第二连接层位于第一连接层与硅基板之间。
在一实施例中,硅通孔电感通过第一连接层、硅通孔电感导电柱与第三连接层形成三维立体结构。
本实用新型技术方案,具有如下优点:
本实用新型提供的滤波器封装结构,通过将硅通孔电容及硅通孔电感内嵌于硅基板中,利用三层连接层实现电容与电感之间的互连,减小了整个封装结构的体积及成本;利用同轴心线的内层电容轴心导电柱与外层电容空心导电柱构成侧壁电容结构,在垂直方向上缠绕电感线圈构成三维硅通孔电感,实现了对垂直方向空间的充分利用,减小了平面面积,并增加了绕线的灵活性。
附图说明
为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的滤波器封装结构的一个具体示例的示意图;
图2为本实用新型实施例提供的硅通孔电容的一个具体示例的示意图;
图3为本实用新型实施例提供的滤波器封装结构的另一个具体示例的示意图;
图4为本实用新型实施例提供的硅通孔电感的一个具体示例的示意图;
图5为本实用新型实施例提供的仿真电路图的一个具体示例的示意图;
图6为本实用新型实施例提供的三维模型仿真示意图;
图7为本实用新型实施例提供的仿真结果图。
具体实施方式
下面将结合附图对本实用新型的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,还可以是两个元件内部的连通,可以是无线连接,也可以是有线连接。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
此外,下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例
本实用新型实施例提供一种滤波器封装结构,应用于半导体电子器件领域,如图1所示,包括:
硅基板1,本实用新型实施例将硅基板1作为衬底,将无源器件集成到衬底硅基板1上,再通过硅基板1第一表面及第二表面上的连接层的互连结构将无源器件互连,可以有效地实现高集成度的三维叠层封装。
贯穿硅基板1的第一预设数量的硅通孔电容2及第二预设数量的硅通孔电感3,硅通孔电容2包括:内层电容轴心导电柱21、外层电容空心导电柱22及电容硅氧化层23。
本实用新型实施例中的硅通孔电容2的电容值及硅通孔电感3的电感值是设定不变的,根据实际情况的需求,可以选择多个硅通孔电容2及多个硅通孔电感3进行任意组合,组成的LC滤波器,以达到不同的滤波效果。
本实用新型实施例在硅基板1上打通孔,通孔内集成第一预设数量的硅通孔电容2及第二预设数量的硅通孔电感3。如图2所示,置于硅基板1通孔中的硅通孔电容2由内层电容轴心导电柱21、外层电容空心导电柱22及电容硅氧化层23构成,电容硅氧化层23填充在内层电容轴心导电柱21和外层电容空心导电柱22之间,及外层电容空心导电柱22与硅基板1之间,内层电容轴心导电柱21和外层电容空心导电柱22形成侧壁电容结构,在整个滤波器中作为电容,内层电容轴心导电柱21与外层电容空心导电柱22的直径可以根据实际情况的需求设置。
在本实用新型实施例中,位于硅基板第一表面设置有第一连接层4、第二连接层5,位于硅基板第二表面设置有第三连接层6,其中:
第一连接层4用于连通内层电容轴心导电柱21与硅通孔电感导电柱;第二连接层5用于连通各个硅通孔电容2的外层电容空心导电柱22;第三连接层6用于连通硅通孔电感的各个导电柱。
由于本实用新型实施例中的硅通孔电容2包括内层电容轴心导电柱21、外层电容空心导电柱22,硅通孔电感由多个导电柱及连接层构成。因此在实现电容、电感及地之间互连时,需要在硅基板1的表面设置三层连接层,其中连接层均包括硅氧化层及重布线层(RDL),即第一重布线层41、第一硅氧化层42、第二重布线层51、第二硅氧化层52、第三重布线层61及第三硅氧化层62,硅氧化层主要作为重布线层之间的绝缘材料,防止布线层之间导电互连。如图3所示,第一连接层4与第二连接层5位于硅基板1的同一表面上,第三连接层6位于硅基板1的另一表面上。第一连接层4中的RDL用于连通内层电容轴心导电柱21与硅通孔电感的多个导电柱,第二连接层5的RDL用于连通各个硅通孔电容2的外层电容空心导电柱22,第一连接层4的硅氧化层及第二连接层5的硅氧化层用于防止内层电容轴心导电柱21与外层电容空心导电柱22短接,第三连接层6的RDL用于连通硅通孔电感的各个导电柱。内层电容轴心导电柱21、外层电容空心导电柱22及硅通孔电感导电柱通过光刻、刻蚀、绝缘层沉积、电镀、化学机械抛光形成在硅基板1中。
本实用新型提供的滤波器封装结构,通过将硅通孔电容及硅通孔电感内嵌于硅基板中,利用三层连接层实现电容与电感之间的互连,减小了整个封装结构的体积及成本;利用同轴心线的内层电容轴心导电柱与外层电容空心导电柱构成侧壁电容结构,在垂直方向上利用多个导电柱,在水平方向上利用连接层构成三维硅通孔电感,实现了对垂直方向空间的充分利用,减小了平面面积,并增加了绕线的灵活性。
本实用新型实施例中三层连接层中的硅氧化层主要作为重布线层之间的绝缘材料, RDL通过光刻、电镀、湿法刻蚀、化学机械抛光等工艺在硅基板1的上下面形成,实现电容、电感及地之间互连。
在一具体实施例中,内层电容轴心导电柱21与外层电容空心导电柱22的中心轴线重合。本实用新型实施例中硅通孔电容2的内层电容轴心导电柱21与外层电容空心导电柱22形成侧壁电容,因此为了防止硅通孔电容2的电容值不同,将内层电容轴心导电柱21与外层电容空心导电柱22的中心轴线重合,从而构成同轴硅通孔电容。
在一具体实施例中,第二连接层5位于第一连接层4与硅基板1之间。本实用新型实施例中第二连接层5位用于连接第二连接层5用于连通各个硅通孔电容2的外层电容空心导电柱22。
在一具体实施例中,硅通孔电感3通过第一连接层4、导电柱与第三连接层6形成如图4所示的三维立体结构。
本实用新型实施例中硅通孔电感包括多个导电柱,每个导电柱均包括内层电感轴心铜柱31及外层电感硅氧化层32。目前大部分的片上电感都是在平面螺旋结构,而本实用新型实施例是在垂直方向上利用多个导电柱,在水平方向上利用连接层构成三维硅通孔电感结构,通过垂直方向的延展来减小平面面积。图4中垂直方向上是硅通孔电感导电柱,水平方向的第一表面为第一连接层4,第二表面为第二连接层5。
本实施例基于上述滤波器封装结构搭建了一种基于集成无源器件技术的低通滤波器,低通滤波器为使用同轴硅通孔电容及三维硅通孔电感搭接制成,其包括四个电容和两个电感,电路原理图如图5及图6所示。其中的两个电容值较大的电容C1、C3分别由四个和三个同轴硅通孔电容并联实现,电容C2、C4分别为同轴硅通孔电容,一个低通滤波器的输入、输出端之间为一个电容C1和电感L1、L2构成的并联结构,并且在输入端、两个电感之间、输出端这三处分别通过电容C2、C3、C4连接到地。
为验证该低通滤波器的有效性,在仿真软件中建立了仿真模型。仿真验证过程是对该低通滤波器进行的频域特性(S参数)的仿真,仿真结果如图7所示,虚线是回波损耗(S11),实线是***损耗(S21),由图7可知,在0-1.1GHz频率范围内S11小于-15dB,S21大于-0.5dB,因此该低通滤波器满足一个低通滤波器的性能要求。
本实用新型提供的滤波器封装结构,通过将硅通孔电容及硅通孔电感内嵌于硅基板中,利用三层连接层实现电容与电感之间的互连,减小了整个封装结构的体积及成本;利用同轴心线的内层电容轴心导电柱与外层电容空心导电柱构成侧壁电容结构,在垂直方向上利用多个导电柱,在水平方向上利用连接层构成三维硅通孔电感,实现了对垂直方向空间的充分利用,减小了平面面积,并增加了绕线的灵活性。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。
Claims (5)
1.一种滤波器封装结构,其特征在于,包括:
硅基板;
贯穿所述硅基板的第一预设数量的硅通孔电容及第二预设数量的硅通孔电感,所述硅通孔电容包括:内层电容轴心导电柱、外层电容空心导电柱及电容硅氧化层;
位于所述硅基板第一表面的第一连接层、第二连接层,及位于所述硅基板第二表面的第三连接层,其中:
所述第一连接层用于连通所述内层电容轴心导电柱与硅通孔电感导电柱;
所述第二连接层用于连通各个硅通孔电容的外层电容空心导电柱;
所述第三连接层用于连通硅通孔电感的各个导电柱。
2.根据权利要求1所述的滤波器封装结构,其特征在于,所述第一连接层、第二连接层及第三连接层均包括重布线层及硅氧化层,所述重布线层嵌于所述硅氧化层内。
3.根据权利要求1所述的滤波器封装结构,其特征在于,所述内层电容轴心导电柱与外层电容空心导电柱的中心轴线重合。
4.根据权利要求1所述的滤波器封装结构,其特征在于,所述第二连接层位于所述第一连接层与所述硅基板之间。
5.根据权利要求4所述的滤波器封装结构,其特征在于,所述硅通孔电感通过第一连接层、硅通孔电感导电柱与第三连接层形成三维立体结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922413574.2U CN211182199U (zh) | 2019-12-27 | 2019-12-27 | 一种滤波器封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922413574.2U CN211182199U (zh) | 2019-12-27 | 2019-12-27 | 一种滤波器封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211182199U true CN211182199U (zh) | 2020-08-04 |
Family
ID=71802748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922413574.2U Active CN211182199U (zh) | 2019-12-27 | 2019-12-27 | 一种滤波器封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211182199U (zh) |
-
2019
- 2019-12-27 CN CN201922413574.2U patent/CN211182199U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218729B1 (en) | Apparatus and method for an integrated circuit having high Q reactive components | |
KR100550480B1 (ko) | 다중 계층 어레이 커패시터 및 그 제작 방법 | |
US10115661B2 (en) | Substrate-less discrete coupled inductor structure | |
KR101465968B1 (ko) | 칩 장치, 그 제조 방법 및 컴퓨터 시스템 | |
CN103904053A (zh) | 芯片堆叠结构 | |
JP2019062217A (ja) | 基板内結合インダクタ構造 | |
JP6280244B2 (ja) | 構成可能/制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ | |
CN105514093A (zh) | 基于硅通孔技术的半导体电容器及其制造方法、封装结构 | |
JP6377178B2 (ja) | 埋込型パッケージ基板コンデンサ | |
US20180168043A1 (en) | Microelectronic device having an air core inductor | |
CN102832210B (zh) | 低阻衬底上的多表面集成器件 | |
CN108352244A (zh) | 用于封装上电压调节器的磁性小占用面积电感器阵列模块 | |
WO2009118694A1 (en) | Integrated 3d high density and high quality inductive element | |
CN211182199U (zh) | 一种滤波器封装结构 | |
CN216250720U (zh) | 具有电容结构的扇出型面板级封装结构、具有电感结构的扇出型面板级封装结构、封装体 | |
CN109981067B (zh) | 一种基于同轴硅通孔的三维集成无源滤波器 | |
CN104022015A (zh) | Mim双电容器结构及其制造方法 | |
CN108878406B (zh) | 电感组合及其线路结构 | |
TW202038266A (zh) | 具有離散的能量儲存構件之半導體組件 | |
CN203386743U (zh) | 一种带有螺旋电感的封装基板 | |
EP0963607B1 (en) | An integrated circuit having a planar inductor | |
WO2024060358A1 (zh) | 半导体封装结构 | |
KR101037321B1 (ko) | 반도체 소자의 캐패시터 구조 | |
WO2023036515A1 (en) | Integrated passive devices | |
CN117766492A (zh) | 一种集成无源器件的硅桥模块及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |