CN211125638U - 芯片模块封装结构 - Google Patents

芯片模块封装结构 Download PDF

Info

Publication number
CN211125638U
CN211125638U CN201921680927.9U CN201921680927U CN211125638U CN 211125638 U CN211125638 U CN 211125638U CN 201921680927 U CN201921680927 U CN 201921680927U CN 211125638 U CN211125638 U CN 211125638U
Authority
CN
China
Prior art keywords
chip
circuit layer
carrier
circuit
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921680927.9U
Other languages
English (en)
Inventor
宋大仑
朱贵武
闾邱祁刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingwang Semiconductor (Xiamen) Co.,Ltd.
Original Assignee
Xiamen Mssb Technology Co ltd
Aflash Tech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Mssb Technology Co ltd, Aflash Tech Co Ltd filed Critical Xiamen Mssb Technology Co ltd
Priority to CN201921680927.9U priority Critical patent/CN211125638U/zh
Application granted granted Critical
Publication of CN211125638U publication Critical patent/CN211125638U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Abstract

一种芯片模块封装结构，其包含有一芯片、多个芯片电极凸块、一载板、多个第一电路层、多个第二电路层及多个导通孔柱，该封装结构的特点在于：其中各芯片电极凸块由封装键合工艺的一键合植球和印锡工艺的一印刷锡球所组成，各芯片电极凸块与该芯片的各金属电极和该载板的各第一电路层连接可靠性好，生产工艺简单；其中各第一电路层及各第二电路层由印锡工艺形成的各导通孔柱进行互联，各导通孔柱加工简单，连接可靠性高；其中该芯片与该载板之间填充了一固化胶体，提高了整个结构的机械强度，达到了相应的使用要求。

Description

芯片模块封装结构
技术领域
本实用新型有关一种封装结构，尤指一种芯片模块封装结构。
背景技术
参考图7，现有芯片模块2的封装结构包含：芯片载带201、键合联机202、芯片203、及包封胶207，其中芯片载带201一侧附有金属电路层205，芯片203正面附有芯片电极204；其中现有芯片模块2的封装方法：首先将芯片用胶水206正贴在芯片载带201上，再用键合工艺将键合联机202键合在芯片电极204和金属电路层205上，实现芯片电极204及金属电路层205的互联，最后用包封胶207将键合联机202与芯片203包裹住，以达到需要的使用强度。
然而，现有芯片模块的封装结构存在下列缺点和问题：
现有芯片模块的键合联机通常使用金线或银线，材料成本较高，设备投入成本也较高。此外，现有芯片模块生产过程中，由于键合联机材质较软，芯片电极和模块载板电路键合点机械强度较弱，需要用包封胶水将整个区域包裹住，并需要增加UV光照处理或热处理过程进行包封胶固化，以达到相应的机械强度，且相关工艺流程较复杂，过程质量控制难度大。因此，现有的封装结构确实有改良的需要。
实用新型内容
本实用新型的主要目的在于提供一种芯片模块封装结构，其中当一芯片与一载板连接在一起时，该芯片能藉多个金属电极上的多个键合植球以电性链接至多个第一电路层上的多个印刷锡球，并由多个导通孔柱与多个第二电路层电性链接，生产工艺简单，有效地降低成本；其中该芯片与该载板之间填充一固化胶体，提高了整个结构的机械强度，达到了相应的使用要求。
为达成上述目的，本实用新型提供一种芯片模块封装结构，其包有一芯片及一载板，其中该芯片具有多个金属电极分别设于该芯片的一面上；其中该载板的一表面上设有多个第一电路层，并在相对于该表面的另一表面上设有多个第二电路层，其中各第一电路层的一处上设有一导通孔由各第一电路层向内贯通该载板而分别对应连接在各第二电路层上，其中各第一电路层的另一处上及各导通孔进一步同时藉印锡工艺而各设有一印刷锡球及一导通孔柱；其中当该芯片要覆盖封装在该载板上时，各金属电极上设有一藉封装键合工艺所连接的键合植球；其中当该芯片覆盖在该载板上时，各金属电极上的各键合植球与各第一电路层上的各印刷锡球连接并藉由回焊或烘烤形成一芯片电极凸块，使该芯片与该载板连接在一起；其中当该芯片与该载板连接在一起时，该芯片能藉各金属电极上的各键合植球以电性链接至各第一电路层上的各印刷锡球，并由各导通孔柱与各第二电路层电性链接，其中该芯片与该载板之间填充一固化胶体。
在本实用新型一较佳实施例中，各第一电路层上进一步有两端；其中该印刷锡球及该导通孔柱进一步分别设在各第一电路层的两端上。
附图说明
图1为本实用新型的一实施例的示意图。
图2为本实用新型另一实施例中的芯片模块接触面的示意图。
图3为本实用新型另一实施例中的电路层的示意图。
图4为本实用新型另一实施例中的印刷用锡膏的示意图。
图5为本实用新型另一实施例中的芯片的示意图。
图6为本实用新型另一实施例中的芯片模块接触电极牢固互联的示意图。
图7为现有芯片模块的实施例的示意图。
附图标记说明：1-封装结构；101-芯片；102-金属电极；103-键合植球；104-印锡植球；105-第一电路层；106-导通孔柱；107-载板；108-第二电路层；109-固化胶体；110-芯片电极凸块；111-导通孔；2-现有芯片模块；201-芯片载带；202-键合联机；203-芯片；204-芯片电极；205-金属电路层；206-芯片用胶水；207-包封胶；3-芯片模块接触面；301-接触面电极；4-电路层；401-导通孔；402-电路图形；5-印刷用锡膏；501-第一锡膏；502-第二锡膏；6-芯片；601-电极凸块。
具体实施方式
配合图标，将本为实用新型的结构及其技术特征详述如后，其中各图示只用以说明本实用新型的结构关系及相关功能，因此各图标中各组件的尺寸并非依实际比例画制且非用以限制本实用新型。
参考图1，本实用新型是提供一种芯片模块封装结构1，其包含有一芯片101及一载板107。
该芯片101具有多个金属电极102分别设于该芯片101的一面上。
该载板107的一表面上设有多个第一电路层105，并在相对于该表面的另一表面上设有多个第二电路层108；其中各第一电路层105的一处上设有一导通孔111由各第一电路层105向内贯通该载板107而分别对应连接在各第二电路层108上；其中各第一电路层105的另一处上及各导通孔111进一步同时藉印锡工艺而各设有一印刷锡球104及一导通孔柱106。
当该芯片101要覆盖封装在该载板107上时，各金属电极102上设有一藉封装键合工艺所连接的键合植球103。
当该芯片101覆盖在该载板107上时，各金属电极102上的各键合植球103与各第一电路层105上的各印刷锡球104连接并藉由回焊或烘烤形成一芯片电极凸块110，使该芯片101与该载板107连接在一起。
当该芯片101与该载板107连接在一起时，该芯片101能藉各金属电极102上的各键合植球103以电性链接至各第一电路层105上的各印刷锡球104，并由各导通孔柱106与各第二电路层108电性链接；其中该芯片101与该载板107之间填充一固化胶体109。
参考图1，各第一电路层105上进一步有两端但不限制；其中该印刷锡球104及该导通孔柱106进一步分别设在各第一电路层105的两端上但不限制。
本实用新型的封装结构1与本领域的先前技术比较，具有以下优点：
该封装结构1的各芯片电极凸块110由各键合植球103和各印刷锡球104组成，其取代了昂贵的金线和银线，封装材料成本极大降低；此外，各芯片电极凸块110形成主要采用印锡工艺，制程简单，生产效率高，而且，各芯片电极凸块110的锡的硬度高，加的该固化胶体109的填充，极大增强了连接可靠性和结构的稳定性。
为清楚地说明本实用新型，将以本实用新型的封装结构1在通信卡芯片模块上的应用为实例，详细阐述本实用新型的封装结构1的结构及技术特征但不限制。
参考图2至6，以通信卡芯片模块为例的实施例中，其芯片载板(等同于该载板107如图1所示)为一矩形大面积印刷电路板(PCB)，其上排列25排10列共250颗通信卡芯片模块标准单元(未图标)，每颗标准单元由一层载板(等同于该载板107如图1所示)和两层电路层4(等同于各第一电路层105及各第二电路层108如图1所示)组成，其一侧为芯片模块接触面3(如图2所示)，对应6块独立的接触电极301(如图2所示)。如图3所示，另一侧电路层4中有5条电路图形402(等同于各第一电路层105如图1所示)，每条电路图形402(等同于各第一电路层105如图1所示)一端打开一导通孔401(等同于各导通孔111如图1所示)，与对应接触面电极301相通如图2所示。
该通信卡芯片模块封装的过程如以下所述：
对芯片载板(等同于该载板107如图1所示)的各导通孔401(等同于各导通孔111如图1所示)一侧进行一印刷用锡膏5的印刷，通过印刷网板的控制，各导通孔401(等同于各导通孔111如图1所示)内被一第一锡膏501(等同于各导通孔柱106如图1所示)填满如图4所示，各电路图形402(等同于各第一电路层105如图1所示)与芯片电极对应的位置也被印刷上一第二锡膏502(等同于各印刷锡球104如图1所示)如图3及4所示。
再对芯片6(等同于该芯片101如图1所示)的电极(等同于各金属电极102如图1所示)进行键合植球(等同于各键合植球103如图1所示)，并通过印刷网板在该位置印锡，经回流焊后得到电极凸块602(等同于各芯片电极凸块110如图1所示)如图5及6所示。
将带有电极凸块602(等同于各芯片电极凸块110如图1所示)的芯片6(等同于该芯片101如图1所示)贴在芯片载板(等同于该载板107如图1所示)的导通孔401(等同于各导通孔111如图1所示)一侧，使电极凸块602(等同于各第一芯片电极凸块110如图1所示)与对应各电路图形402(等同于各第一电路层105如图1所示)的各第二锡膏502(等同于各印刷锡球104如图1所示)相连。经回流焊后，芯片电极经各电极凸块602(等同于各芯片电极凸块110如图1所示)及各电路图形402(等同于各第一电路层105如图1所示)，最终与芯片模块接触电极牢固互联如图6所示。此外，在该芯片6与该芯片载板(等同于该载板107如图1所示)之间还将填充固化胶体(等同于该固化胶体109如图1所示)，以进一步增强该芯片6(等同于该芯片101如图1所示)与该芯片载板(等同于该载板107如图1所示)之间的固化强度。
在上述实施案例中，芯片模块的封装是在一个矩形大面积印刷电路板(PCB)上进行的，后裁切或冲制成单一芯片模块。矩形大面积印刷电路板(PCB)的选用，大大降低了材料和制造成本。以外，封装过程主要利用了表面贴装(SMT，surface-mount technology)部分技术，以利批量生产。
以上所述仅为本实用新型的优选实施例，对本实用新型而言仅是说明性的，而非限制性的；本领域普通技术人员理解，在本实用新型权利要求所限定的精神和范围内可对其进行许多改变，修改，甚至等效变更，但都将落入本实用新型的保护范围内。

Claims (2)

1.一种芯片模块封装结构(1)，其特征在于，包含：
一芯片(101)，其具有多个金属电极(102)分别设于该芯片(101)的一面上；及
一载板(107)，其一表面上设有多个第一电路层(105)，并在相对于该表面的另一表面上设有多个第二电路层(108)；其中各第一电路层(105)的一处上设有一导通孔(111)由各第一电路层(105)向内贯通该载板(107)而分别对应连接在各第二电路层(108)上；其中各第一电路层(105)的另一处上及各导通孔(111)进一步同时藉印锡工艺而各设有一印刷锡球(104)及一导通孔柱(106)；
其中当该芯片(101)要覆盖封装在该载板(107)上时，各金属电极(102)上设有一藉封装键合工艺所连接的键合植球(103)；
其中当该芯片(101)覆盖在该载板(107)上时，各金属电极(102)上的各键合植球(103)与各第一电路层(105)上的各印刷锡球(104)连接并藉由回焊或烘烤形成一芯片电极凸块(110)，使该芯片(101)与该载板(107)连接在一起；
其中当该芯片(101)与该载板(107)连接在一起时，该芯片(101)能藉各金属电极(102)上的各键合植球(103)以电性链接至各第一电路层(105)上的各印刷锡球(104)，并由各导通孔柱(106)与各第二电路层(108)电性链接；其中该芯片(101)与该载板(107)之间填充一固化胶体(109)。
2.如权利要求1所述的封装结构，其特征在于，各第一电路层(105)上进一步有两端；其中该印刷锡球(104)及该导通孔柱(106)进一步分别设在各第一电路层(105)的两端上。
CN201921680927.9U 2019-10-09 2019-10-09 芯片模块封装结构 Active CN211125638U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921680927.9U CN211125638U (zh) 2019-10-09 2019-10-09 芯片模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921680927.9U CN211125638U (zh) 2019-10-09 2019-10-09 芯片模块封装结构

Publications (1)

Publication Number Publication Date
CN211125638U true CN211125638U (zh) 2020-07-28

Family

ID=71698227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921680927.9U Active CN211125638U (zh) 2019-10-09 2019-10-09 芯片模块封装结构

Country Status (1)

Country Link
CN (1) CN211125638U (zh)

Similar Documents

Publication Publication Date Title
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
JP5601751B2 (ja) 半導体装置
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
KR20010064907A (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CA1214537A (en) Integrated circuit module and method of making same
CN101740539B (zh) 四方平面无导脚封装单元及其制法和其导线架
CN211125638U (zh) 芯片模块封装结构
CN107644867A (zh) 一种PoP封装件及其制作方法
CN101894809A (zh) 具有嵌入式连接基板的可堆栈式封装结构及其制造方法
TW201017855A (en) Chip package with connecting extension of TSV
CN111261532A (zh) 一种低rdson三维堆叠集成封装结构及其制备方法
CN106158796A (zh) 芯片封装结构及其制作方法
CN209947868U (zh) 一种贴片式发光二极管的封装结构
CN209675269U (zh) 一种封装芯片、芯片模组及终端
CN219476684U (zh) 一种含控制元件的smd led
JPH1126648A (ja) 半導体装置およびそのリードフレーム
CN104485292A (zh) 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
CN212113625U (zh) 一种低rdson三维堆叠集成封装结构
CN211125640U (zh) 一种封装结构、封装模块及计算机设备
CN100499097C (zh) 增进嵌埋凸块接合性的高频集成电路封装构造及制造方法
CN212257384U (zh) 一种引线框架及fc-qfn封装体
KR100394775B1 (ko) 와이어본딩 방법 및 이를 이용한 반도체패키지
CN209766418U (zh) 一种高性能弹性计算的封装芯片
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210723

Address after: E502b, Taiwan Science and technology enterprise cultivation center, No. 88, Xiangxing Road, Xiamen Torch (Xiang'an) Industrial Zone, Xiamen, Fujian

Patentee after: XIAMEN MSSB TECHNOLOGY Co.,Ltd.

Address before: E502b, Taiwan Science and technology enterprise cultivation center, No. 88, Xiangxing Road, Xiamen Torch (Xiang'an) Industrial Zone, Xiamen, Fujian

Patentee before: XIAMEN MSSB TECHNOLOGY Co.,Ltd.

Patentee before: Aflash Technology, Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: E502B, Taiwan Science and Technology Enterprise Development Center, No. 88 Xiangxing Road, Xiamen Torch (Xiang'an) Industrial Zone, Xiamen, Fujian Province, 361101

Patentee after: Jingwang Semiconductor (Xiamen) Co.,Ltd.

Address before: E502B, Taiwan Science and Technology Enterprise Development Center, No. 88 Xiangxing Road, Xiamen Torch (Xiang'an) Industrial Zone, Xiamen, Fujian Province, 361101

Patentee before: XIAMEN MSSB TECHNOLOGY CO.,LTD.

CP01 Change in the name or title of a patent holder