CN210864698U - 一种基于vpx结构的信号处理板卡 - Google Patents
一种基于vpx结构的信号处理板卡 Download PDFInfo
- Publication number
- CN210864698U CN210864698U CN202020069071.8U CN202020069071U CN210864698U CN 210864698 U CN210864698 U CN 210864698U CN 202020069071 U CN202020069071 U CN 202020069071U CN 210864698 U CN210864698 U CN 210864698U
- Authority
- CN
- China
- Prior art keywords
- fpga processor
- module
- fpga
- processor
- vpx
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型涉及一种基于VPX结构的信号处理板卡,包括VPX插接件、电源模块、AD模块、PHY模块、存储模块、GPS模块、CPLD控制器、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器,其中电源模块、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器分别与VPX插接件互连,CPLD控制器、DSP处理器、第一FPGA处理器互连,第二FPGA处理器和第三FPGA处理器分别通过LVDS总线或GPIO总线与第一FPGA处理器互连,第一FPGA处理器、第二FPGA处理器、第三FPGA处理器分别与AD模块互连;本实用新型的CPLD控制器、DSP处理器和第一/第二/第三FPGA处理器作为主控芯片,采用了CPLD+DSP+FPGA的架构,可以将三者的优点结合起来,兼顾速度和灵活性,既满足底层信号处理要求,又满足高层信号处理要求。
Description
技术领域
本实用新型属于数字信号处理技术领域,具体涉及一种基于VPX结构的信号处理板卡。
背景技术
传统的雷达信号处理***一般是根据特定的任务需求选择合适的硬件架构,定制化设计出专用的信号处理板以完成雷达信号处理工作。由于信号处理的任务不同,因此设计出的雷达信号处理***差异较大且不能相互兼容。VPX是由VITA组织制定的用以满足恶劣环境下高可靠,高带宽要求的下一代高级计算平台标准,具有超强的数据处理能力和高速数据传输能力,VPX信号处理板广泛用于雷达,电子站,高性能实时图像处理领域,常用于信号的接收、解析,处理等功能,分析信号所含的相应信息,但现有的VPX信号处理板一般功耗比较大,处理能力不强,功能相应简单,难以扩展到其它信号处理领域。
实用新型内容
本实用新型的目的是克服现有技术的不足而提供一种信号处理能力强,功能强大,各种信号通用的基于VPX结构的信号处理板卡。
本实用新型的技术方案如下:
一种基于VPX结构的信号处理板卡,包括VPX插接件、电源模块、AD模块、PHY模块、存储模块、GPS模块、CPLD控制器、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器,其中电源模块、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器分别与VPX插接件互连,CPLD控制器、DSP处理器、第一FPGA处理器互连,第二FPGA处理器和第三FPGA处理器分别通过LVDS总线或GPIO总线与第一FPGA处理器互连,第一FPGA处理器、第二FPGA处理器、第三FPGA处理器分别与AD模块互连,所述AD模块通过匹配电路与SMA接口互连,所述第一FPGA处理器通过PHY模块与标准千兆网接口RJ45互连,所述DSP处理器通过PHY模块与VPX插接件互连,所述GPS模块连接在第三FPGA处理器上。
进一步的,所述VPX插接件连接有J30J接口和SMA接口,J30J接口作为调试及LED接口、连接有LED和电压电平转换器,所述SMA接口用于连接天线等附件,所述LED用于指示设备的电源、数据通讯等状态。
进一步的,所述VPX插接件分为P0端口、P1端口、P4端口和P5端口,所述P0端口连接电源模块,所述P1端口通过GTX总线与第一FPGA处理器互连,所述DSP处理器通过PHY模块与P4端口互连,所述P5端口通过LVDS总线与第一FPGA处理器互连、通过GPIO总线与第三FPGA处理器互连、通过RS232模块与第三FPGA处理器互连。
进一步的,所述CPLD控制器、第二FPGA处理器和第三FPGA处理器连接有温度传感器。
进一步的,所述VPX插接件连接有时钟模拟模块,所述时钟模拟模块通过SMA接口接收外部输入的时钟信号。
进一步的,所述存储模块包括EEPROM、DDR3和FLASH,CPLD控制器连接有EEPROM,所述DSP处理器连接有DDR3、FLASH和EEPROM,所述第一FPGA处理器连接有DDR3、EEPROM和FLASH,所述第二FPGA处理器连接有FLASH,所述第三FPGA处理器连接有FLASH。
进一步的,所述CPLD控制器采用XC2C384型号的芯片,所述DSP处理器采用TMS320C型号的芯片,所述第一FPGA处理器采用XC7K型号的芯片,所述第二FPGA处理器和第三FPGA处理器采用EP4SE型号的芯片。
需要说明的是,本实用新型中的英文简称为通讯领域通用的英文缩写简称。
与现有技术相比,本实用新型的有益效果是:
本实用新型的CPLD控制器、DSP处理器和第一/第二/第三FPGA处理器作为主控芯片,采用了CPLD+DSP+FPGA的架构,可以将三者的优点结合起来,兼顾速度和灵活性,既满足底层信号处理要求,又满足高层信号处理要求,三种类型的主控芯片相互配合使用,控制整个设备的运行,处理输入的各种数据,输出处理后的数据;第一/第二/第三FPGA处理器对高度数据进行预处理,降低数据的速率,然后将数据送给DSP处理器,去实现复杂的算法,CPLD控制器主要用来做温度、通讯状态、电源状态等状态指示控制;
本实用新型具有J30J接口、RJ45接口、SMA接口、LVDS接口、GTX接口、MDI接口、GPIO接口等多种类型的接口,极大的丰富了信号处理板卡的对外接口能力;
本实用新型设置有温度传感器,能够检测信号处理板卡接周围环境温度,调节各个主控芯片的运算方案,保证主控芯片温度稳定的工作性能。
附图说明
图1为本实用新型实施例的方框示意图。
图2为本实用新型实施例的PHY模块的电路原理图。
图3为本实用新型实施例的RJ45接口的电路原理图。
图4为本实用新型实施例的与CPLD控制器连接的温度传感器的电路原理图。
图5为本实用新型一个实施例的电源模块的电路原理图。
图6为本实用新型另一个实施例的电源模块的电路原理图。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
如图1所示,一种基于VPX结构的信号处理板卡,包括VPX插接件、电源模块、AD模块、PHY模块、存储模块、GPS模块、CPLD控制器、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器,其中电源模块、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器分别与VPX插接件互连,CPLD控制器、DSP处理器、第一FPGA处理器互连,第二FPGA处理器和第三FPGA处理器分别通过LVDS总线或GPIO总线与第一FPGA处理器互连,第一FPGA处理器、第二FPGA处理器、第三FPGA处理器分别与AD模块互连,所述AD模块通过匹配电路与SMA接口互连,所述第一FPGA处理器通过PHY模块与标准千兆网接口RJ45互连,所述DSP处理器通过PHY模块与VPX插接件互连,所述GPS模块连接在第三FPGA处理器上,所述GPS模块用于接收GPS/BD信号,提供定位及授时功能。
具体的,所述CPLD控制器采用XC2C384型号的芯片,所述DSP处理器采用TMS320C型号的芯片,所述第一FPGA处理器采用XC7K型号的芯片,所述第二FPGA处理器和第三FPGA处理器采用EP4SE型号的芯片;CPLD控制器通过GPIO/UART/EMIF总线与DSP处理器互连,CPLD控制器通过GPIO总线与FPGA处理器互连,DSP处理器通过GPIO/UART/EMIF/SRIO总线与第一FPGA处理器互连。
PHY模块为网络通讯模块,采用88E1111型号的千兆以太网芯片,用于向外界发送数据及接收数据和指令,图2为本实用新型实施例的与RJ25接口连接的PHY模块的电路原理图,图3为RJ45接口的电路原理图。
如图1所示,AD模块包括通过SPI总线和JESD204B总线连接于第一FPGA处理器的型号为AD9371芯片、通过LVCMOS总线与第二FPGA处理器连接的型号为AD9235的芯片、通过LVCMOS总线与第三FPGA处理器连接的型号为AD9235的芯片和通过SPI总线和LVDS总线与第三FPGA处理器互连的ADS42LB49芯片;所述AD模块用来将外部输入的高频射频信号转换为数字信号,发送给FP6A处理。
如图1所示,所述VPX插接件连接有J30J接口和SMA接口,J30J接口作为调试及LED接口、连接有LED和电压电平转换器,所述SMA接口用于连接天线等附件,所述LED用于指示设备的电源、数据通讯等状态。
所述VPX插接件用于与外界VPX背板连接以进行交互、输入输出电源及各种数据,如图1所示,所述VPX插接件分为P0端口、P1端口、P4端口和P5端口,所述P0端口连接电源模块,所述P1端口通过GTX总线与第一FPGA处理器互连,所述DSP处理器通过PHY模块与P4端口互连,所述P5端口通过LVDS总线与第一FPGA处理器互连、通过GPIO总线与第三FPGA处理器互连、通过RS232模块与第三FPGA处理器互连。
如图1所示,所述CPLD控制器、第二FPGA处理器和第三FPGA处理器连接有温度传感器,所述温度传感器配合CPLD和FPGA使用,用于感应环境温度,调节主控芯片的运算方案,调整运算速率,使主控芯片的温度控制在合适的范围,如图4所示为一个实施例的与CPLD控制器连接的温度传感器的电路原理图。
所述VPX插接件连接有时钟模拟模块,所述时钟模拟模块通过SMA接口接收外部输入的时钟信号;所述信号处理板上还设置有复位模块和数字时钟模块,所述复位模块通过按键或指令,发送给不同模块的不同时序的上电指令,保证整个信号处理板设备正常启动,所述数字时钟模块用于为本实用新型提供基础的时钟信息。
如图1所示,所述存储模块包括EEPROM、DDR3和FLASH,CPLD控制器连接有EEPROM,所述DSP处理器连接有DDR3、FLASH和EEPROM,所述第一FPGA处理器连接有DDR3、EEPROM和FLASH,所述第二FPGA处理器连接有FLASH,所述第三FPGA处理器连接有FLASH;所述EEPROM为数据存储芯片,掉电后数据不丢失,采用AT24C16型号的芯片;所述DDR3为内存芯片,双倍数据率同步动态随机存取存储器,采用MT41K256M16型号的芯片;所述FLASH为数据存储芯片,掉电后数据不丢失,采用S29GL01GS型号的芯片和MT25QL256型号的芯片。
所述电源模块用于为整个设备的供电,所述供电模块输入12V,输出5V/3.3V/2.5V/1.7V/1.25V等不同电压;如图5所示,所述电源模块采用LTM4644型号的芯片,输出电压为1.8V和2.5V;如图6所示,所述电源模块采用LTM4622型号的芯片,输出电压为2.5V和3.7V。
尽管参照前述实施例对本实用新型进行了详细的说明,对于本领域的技术人员来说,其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种基于VPX结构的信号处理板卡,其特征在于:包括VPX插接件、电源模块、AD模块、PHY模块、存储模块、GPS模块、CPLD控制器、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器,其中电源模块、DSP处理器、第一FPGA处理器、第二FPGA处理器和第三FPGA处理器分别与VPX插接件互连,CPLD控制器、DSP处理器、第一FPGA处理器互连,第二FPGA处理器和第三FPGA处理器分别通过LVDS总线或GPIO总线与第一FPGA处理器互连,第一FPGA处理器、第二FPGA处理器、第三FPGA处理器分别与AD模块互连,所述AD模块通过匹配电路与SMA接口互连,所述第一FPGA处理器通过PHY模块与标准千兆网接口RJ45互连,所述DSP处理器通过PHY模块与VPX插接件互连,所述GPS模块连接在第三FPGA处理器上。
2.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述VPX插接件连接有J30J接口和SMA接口,J30J接口作为调试及LED接口、连接有LED和电压电平转换器,所述SMA接口用于连接天线,所述LED用于指示设备的电源、数据通讯状态。
3.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述VPX插接件分为P0端口、P1端口、P4端口和P5端口,所述P0端口连接电源模块,所述P1端口通过GTX总线与第一FPGA处理器互连,所述DSP处理器通过PHY模块与P4端口互连,所述P5端口通过LVDS总线与第一FPGA处理器互连、通过GPIO总线与第三FPGA处理器互连、通过RS232模块与第三FPGA处理器互连。
4.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述CPLD控制器、第二FPGA处理器和第三FPGA处理器连接有温度传感器。
5.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述VPX插接件连接有时钟模拟模块,所述时钟模拟模块通过SMA接口接收外部输入的时钟信号。
6.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述存储模块包括EEPROM、DDR3和FLASH,CPLD控制器连接有EEPROM,所述DSP处理器连接有DDR3、FLASH和EEPROM,所述第一FPGA处理器连接有DDR3、EEPROM和FLASH,所述第二FPGA处理器连接有FLASH,所述第三FPGA处理器连接有FLASH。
7.根据权利要求1所述的基于VPX结构的信号处理板卡,其特征在于:所述CPLD控制器采用XC2C384型号的芯片,所述DSP处理器采用TMS320C型号的芯片,所述第一FPGA处理器采用XC7K型号的芯片,所述第二FPGA处理器和第三FPGA处理器采用EP4SE型号的芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020069071.8U CN210864698U (zh) | 2020-01-10 | 2020-01-10 | 一种基于vpx结构的信号处理板卡 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202020069071.8U CN210864698U (zh) | 2020-01-10 | 2020-01-10 | 一种基于vpx结构的信号处理板卡 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210864698U true CN210864698U (zh) | 2020-06-26 |
Family
ID=71285612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202020069071.8U Active CN210864698U (zh) | 2020-01-10 | 2020-01-10 | 一种基于vpx结构的信号处理板卡 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210864698U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111857012A (zh) * | 2020-08-04 | 2020-10-30 | 重庆航天工业有限公司 | 一种基于OpenVpx标准的多路高性能通信*** |
-
2020
- 2020-01-10 CN CN202020069071.8U patent/CN210864698U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111857012A (zh) * | 2020-08-04 | 2020-10-30 | 重庆航天工业有限公司 | 一种基于OpenVpx标准的多路高性能通信*** |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103616935A (zh) | 一种嵌入式计算机主板 | |
CN111951150B (zh) | 星载数据处理*** | |
CN210864698U (zh) | 一种基于vpx结构的信号处理板卡 | |
CN113885686B (zh) | 电源管理设备、边缘计算设备和边缘计算*** | |
CN108595354A (zh) | 一种无芯笔记本电脑及笔记本电脑 | |
CN101894055A (zh) | 一种具有冗余功能的刀片主板接口的实现方法 | |
CN212112481U (zh) | 一种原型验证平台的电路结构 | |
CN211149445U (zh) | 一种高速数据处理平台 | |
CN210015439U (zh) | 用于显控设备的国产高集成度核心板 | |
CN211124042U (zh) | 一种具有强大数据处理能力的amc信号处理板卡 | |
CN218273390U (zh) | 一种基于fpga的soc原型验证装置 | |
CN210222733U (zh) | 一种高速数字中频采集板 | |
CN203658990U (zh) | 一种中央处理器调试装置 | |
CN213958044U (zh) | 一种高可靠复杂SoC全功能验证板 | |
CN209895300U (zh) | 一种应用于服务器供电的电源转接板 | |
CN212515401U (zh) | 一种箭载全冗余综合电子*** | |
CN104915313B (zh) | 一种采用fpga实现电平转换的fmc板卡 | |
CN210572737U (zh) | 一种二次雷达信号处理装置 | |
CN113158612A (zh) | 一种原型验证平台的电路结构 | |
CN212064034U (zh) | 航空总线测试仪 | |
CN203573311U (zh) | 数字射频存储模块 | |
CN113268445A (zh) | 一种基于vpx架构的国产双控混合存储控制模块实现方法 | |
CN207689871U (zh) | 一种基于Vxworks和Linux的混合显示控制器 | |
CN207689841U (zh) | 用于电网***时间同步的客户终端设备 | |
CN218332569U (zh) | 一种多载体数据资源转换装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |