CN210805766U - 芯片模组和电子设备 - Google Patents
芯片模组和电子设备 Download PDFInfo
- Publication number
- CN210805766U CN210805766U CN201922495952.6U CN201922495952U CN210805766U CN 210805766 U CN210805766 U CN 210805766U CN 201922495952 U CN201922495952 U CN 201922495952U CN 210805766 U CN210805766 U CN 210805766U
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- chip module
- antenna body
- antenna
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Details Of Aerials (AREA)
Abstract
本实用新型公开一种芯片模组以及电子设备。其中,该芯片模组包括:基板;芯片,所述芯片设置于所述基板的一表面,并与所述基板电性连接;以及天线结构,所述天线结构与所述芯片位于基板的同一侧,所述天线结构与所述基板、所述芯片电性连接。本实用新型旨在降低天线的接地点的电感,提高天线的信号传输质量。
Description
技术领域
本实用新型涉及芯片技术领域,特别涉及一种芯片模组和电子设备。
背景技术
在智能化、轻便化、高速化、待机时间长的社会需求驱动下,现代消费类电子产品往高集成度、小型化、无线缆化、低功耗方向发展。芯片在集成天线结构时,常常会通过将天线结构与芯片分别与外部电路连接而实现他们各自的功能。但是天线的GND(接地点)与外部电路连接时,电路的电感较大。由于较大的电感会对天线信号传输产生损耗,降低了天线的信号传输质量。
上述内容仅用于辅助理解本申请的技术方案,并不代表承认上述内容是现有技术。
实用新型内容
本实用新型的主要目的是提出一种芯片模组,旨在降低天线的接地点的电感,提高天线的信号传输质量。
为实现上述目的,本实用新型提出的芯片模组包括:
基板;
芯片,所述芯片设置于所述基板的一表面,并与所述基板电性连接;以及
天线结构,所述天线结构与所述芯片位于基板的同一侧,所述天线结构与所述基板、所述芯片电性连接。
在本实用新型的一实施例中,所述天线结构包括:
天线本体,所述天线本体设于所述芯片背离所述基板的表面;
第一焊线,所述第一焊线将所述天线本体和所述基板电性连接;以及
第二焊线,所述第二焊线用于接地,并将所述天线本体和所述芯片电性连接。
在本实用新型的一实施例中,所述天线本体设有第一馈电部和第二馈电部,所述第一馈电部和所述第二馈电部均与所述天线本体的内部电路连通,所述基板设有第一焊盘,所述第一焊线的一端与所述第一馈电部固定连接,另一端与所述第一焊盘连接;
所述第二焊线的一端与所述第二馈电部连接,另一端与所述芯片固定连接。
在本实用新型的一实施例中,所述天线本体形成有让位空间,所述芯片具有连接端,所述连接端显露于所述让位空间,至少部分所述第一焊线伸入所述让位空间,并将所述第二馈电部与所述连接端电性连接。
在本实用新型的一实施例中,定义所述芯片模组包括宽度方向,所述第一馈电部与所述第二馈电部位于所述宽度方向的同一侧。
在本实用新型的一实施例中,所述芯片模组还包括封装层,所述封装层设于所述基板的表面,并将所述天线本体、所述第一焊线和所述第二焊线覆盖。
在本实用新型的一实施例中,所述芯片模组还包括胶合层,所述胶合层设于所述天线结构和所述芯片之间,并将所述天线本体与所述芯片固定连接。
在本实用新型的一实施例中,所述天线本体还包括匹配电路线,所述封装层显露至少部分所述匹配电路线,所述芯片模组还包括电子元器件,所述电子元器件与所述匹配电路线电性连接。
在本实用新型的一实施例中,所述封装层的材质包括绝缘材料;
且/或,所述第一焊线和所述第二焊线的材质包括导电材料。
本实用新型还提出一种电子设备,包括芯片模组,所述芯片模组包括基板;芯片,所述芯片设置于所述基板的一表面,并与所述基板电性连接;以及天线结构,所述天线结构与所述芯片位于基板的同一侧,所述天线结构与所述基板、所述芯片电性连接。
本实用新型技术方案通过在基板设置与基板电性连接的芯片,并设置天线结构,再将天线结构分别与基板和芯片电性连接,晶片/芯片(chip)在电子学中是一种把电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并时常制造在半导体晶圆表面上。其中包括两种类型,一种是将电路制造在半导体芯片表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)集成电路(hybrid integrated circuit)是由独立半导体设备和被动组件,集成到衬底或线路板所构成的小型化电路。该薄膜集成电路和小型化电路一般都具有良好的接地设计,具有接地电感小的优势。因此,在天线结构与芯片电性连接后,可以降低天线结构的接地电感,提高天线的信号传输质量。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本实用新型芯片模组一实施例的结构示意图。
附图标号说明:
本实用新型目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型的一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
需要说明,若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……),则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,若本实用新型实施例中有涉及“第一”、“第二”等的描述,则该“第一”、“第二”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外,全文中出现的“和/或”的含义为,包括三个并列的方案,以“A和/或B为例”,包括A方案,或B方案,或A和B同时满足的方案。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本实用新型要求的保护范围之内。
本申请提出一种芯片模组100,旨在使芯片模组100可以降低天线结构30的接地电感,提高天线的信号传输质量。该芯片模组100可应用在电子设备之中,可以理解地,该电子设备可以是但并不限于手机、平板电脑、个人数字助理(Personal Digital Assistant,PDA)、电子书阅读器、MP3(动态影像专家压缩标准音频层面3,Moving Picture ExpertsGroup Audio Layer III)播放器、MP4(动态影像专家压缩标准音频层面4,Moving PictureExperts Group Audio Layer IV)播放器、笔记本电脑、车载电脑、机顶盒、智能电视机、可穿戴设备、导航仪、掌上游戏机等。
下面以芯片模组100用于与外部电路板连接的部分安置在水平面的方式对本申请芯片模组100的具体结构进行介绍:
参照图1,本发明芯片模组100一些实施例中,所述芯片模组100包括:
基板10;
芯片20,所述芯片20设置于所述基板10的一表面,并与所述基板10电性连接;以及
天线结构30,所述天线结构30与所述芯片20位于基板10的同一侧,所述天线结构30与所述基板10、所述芯片20电性连接。
在一实施例中,基板10可以为印制电路板,其材质可以为FR4环氧树脂板。或者该基板10为印制电路板与柔性电路板的结合,其电路层数可以为单层、双层或多层。
在一实施例中,芯片20可以采用QFN封装方式,QFN(Quad Flat No-leadPackage,方形扁平无引脚封装),表面贴装型封装之一。它是一种无引脚封装,呈正方形或矩形,封装底部中央位置有一个大面积裸露焊盘用来导热,围绕大焊盘的封装***四周有实现电气连结的导电焊盘。由于QFN封装不像奇特封装形式那样具有鸥翼状引线,其内部引脚与焊盘之间的导电路径短,自感系数以及封装体内布线电阻很低,所以它能提供卓越的电性能。从而保证与芯片20电性连接的天线结构30,具有更低的接地电感,提高天线结构30的信号传输质量。
在一实施例中,所述天线结构30为重布线层。重布线层即为RDL层(Redistribution layer,再分布层、再分配层),设置RDL层可以在承载高电流时兼具接地作用,而承载低电流的一侧亦同时发挥接地作用,提高对杂讯干扰的防护,改善器件的性能,一实施例中在重布线层上设置电子元器件50或者其他功能装置(例如无线信号收发装置),使得重布线层具有相应的功能,保证天线结构30正常工作,继而保证芯片模组100工作的稳定性。
本实用新型技术方案通过在基板10设置与基板10电性连接的芯片20,并设置天线结构30,再将天线结构30分别与基板10和芯片20电性连接,晶片/芯片20(chip)在电子学中是一种把电路(主要包括半导体设备,也包括被动组件等)小型化的方式,并时常制造在半导体晶圆表面上。其中包括两种类型,一种是将电路制造在半导体芯片20表面上的集成电路又称薄膜(thin-film)集成电路。另有一种厚膜(thick-film)集成电路(hybridintegrated circuit)是由独立半导体设备和被动组件,集成到衬底或线路板所构成的小型化电路。该薄膜集成电路和小型化电路一般都具有良好的接地设计,具有接地电感小的优势。因此,在天线结构30与芯片20电性连接后,可以降低天线结构30的接地电感,提高天线的信号传输质量。
参照图1,在本申请的一些实施例中,所述天线结构30包括:
天线本体31,所述天线本体31设于所述芯片20背离所述基板10的表面;
第一焊线32,所述第一焊线32将所述天线本体31和所述基板10电性连接;以及
第二焊线33,所述第二焊线33用于接地,并将所述天线本体31和所述芯片20电性连接。焊线连接的方式制作的工艺较简单,并且设置成本低,并且可以使天线本体31与基板10、芯片20较好地电性连接,保证芯片模组100在集成多个电子元器件50的同时正常工作。可以理解的是,该第一焊线32和第二焊线33的材质可以采用导电材质,具体的可以采用金、银、铜或者合金类材料或者其他金属材料,只要能较好地保证各部件之间的电性连接即可。并且将天线本体31设置在芯片20背离基板10的表面,一方面可以降低芯片模组100在水平方向的水平方向的占用体积,从而可以使得芯片模组100在水平方向设置更多的电子元器件50;另一方面,由于天线结构30是堆叠在芯片20上的,天线结构30与芯片20通过第二焊线33电性连接时,缩短了第二焊线33的连接长度,从而缩短了信号的流动路径,提高了信号传输的质量。
参照图1,在本是实用新型的一些实施例中,所述天线本体31设有第一馈电部311和第二馈电部312,所述第一馈电部311和所述第二馈电部312均与所述天线本体31的内部电路连通,所述基板10设有第一焊盘11,所述第一焊线32的一端与所述第一馈电部311固定连接,另一端与所述第一焊盘11连接;
所述第二焊线33的一端与所述第二馈电部312连接,另一端与所述芯片20固定连接。本实施例中,通过设置第一馈电部311和第二馈电部312与第一焊盘11电,提高了第一焊线32和第二焊线33两端的连接面积,从而提高焊线连接的稳定性,保证天线结构30的信号传输质量。
在本是实用新型的一些实施例中,所述天线本体31形成有让位空间313,所述芯片20具有连接端21,所述连接端21显露于所述让位空间313,至少部分所述第一焊线32伸入所述让位空间313,并将所述第二馈电部312与所述连接端21电性连接。本实施例中通过设置让位空间313,以使连接端21显露,从而可以设置第二焊线33对连接端21与基板10电性连接,焊线连接的方式制作的工艺较简单,并且设置成本低,并且可以使第二焊线33的连接长度缩短,提高信号传输的距离。
在本实用新型的一实施例中,定义所述芯片模组100包括宽度方向,所述第一馈电部311与所述第二馈电部312位于所述宽度方向的同一侧。如此设置使得第一馈电部311和第二馈电部312设置位置较近,便于制作时,工位的调整,提高天线本体31的制作效率。在一实施例中,为了防止第一馈电部311和第二馈电部312在制作过程中形成连锡,可以设置横隔于第一馈电部311和第二馈电部312之间的挡墙,从而防止连锡。
在本实用新型的一实施例中,所述芯片模组100还包括封装层40,所述封装层40设于所述基板10的表面,并将所述天线本体31、所述第一焊线32和所述第二焊线33覆盖。通过设置封装层40使得芯片模组100的各个部件可以相互固定,并且保证芯片模组100的工作稳定性,防止外部干扰。由于焊线是悬空的,设置封装层40可以进一步提高焊线固定的稳定性,提高芯片模组100的内部电路的稳定性。可以理解的是,该封装层40采用绝缘材料制作,如此,可以使得内部电路相互绝缘,保证芯片模组100的正常工作。
所述芯片模组100还包括胶合层,所述胶合层设于所述天线结构30和所述芯片20之间,并将所述天线本体31与所述芯片20固定连接。本实施例中,可以通过胶合件将芯片模组100的芯片20和天线结构30固定连接,从而使得芯片模组100的结构稳固,保证天线结构30的信号传输稳定。
在本实用新型的一实施例中,所述天线本体31还包括匹配电路线,所述封装层40显露至少部分所述匹配电路线,所述芯片模组100还包括电子元器件50,所述电子元器件50与所述匹配电路线电性连接。设置匹配信号线使得部分的电子元器件50可以与天线本体31电性连接,进一步提高天线结构30的功能性。
参照图1,在本实用新型的一些实施例中,所述基板10背离所述芯片20的表面还设有多个第二焊盘12,多个所述第二焊盘12沿所述基板10的外边缘间隔排布。设置第二焊盘12可以增加基板10与外部电路的连接面积,从而便于爬锡或者其他加工工艺,提高芯片模组100与外部电路连接的稳定性。
本实用新型还提出一种电子设备,该电子设备包括芯片模组100,该芯片模组100的具体结构参照上述实施例,由于本电子设备采用了上述所有实施例的全部技术方案,因此至少具有上述实施例的技术方案所带来的所有有益效果,在此不再一一赘述。
以上所述仅为本实用新型的可选实施例,并非因此限制本实用新型的专利范围,凡是在本实用新型的创造构思下,利用本实用新型说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。
Claims (10)
1.一种芯片模组,其特征在于,包括:
基板;
芯片,所述芯片设置于所述基板的一表面,并与所述基板电性连接;以及
天线结构,所述天线结构与所述芯片位于基板的同一侧,所述天线结构与所述基板、所述芯片电性连接。
2.如权利要求1所述的芯片模组,其特征在于,所述天线结构包括:
天线本体,所述天线本体设于所述芯片背离所述基板的表面;
第一焊线,所述第一焊线将所述天线本体和所述基板电性连接;以及
第二焊线,所述第二焊线用于接地,并将所述天线本体和所述芯片电性连接。
3.如权利要求2所述的芯片模组,其特征在于,所述天线本体设有第一馈电部和第二馈电部,所述第一馈电部和所述第二馈电部均与所述天线本体的内部电路连通,所述基板设有第一焊盘,所述第一焊线的一端与所述第一馈电部固定连接,另一端与所述第一焊盘连接;
所述第二焊线的一端与所述第二馈电部连接,另一端与所述芯片固定连接。
4.如权利要求3所述的芯片模组,其特征在于,所述天线本体形成有让位空间,所述芯片具有连接端,所述连接端显露于所述让位空间,至少部分所述第一焊线伸入所述让位空间,并将所述第二馈电部与所述连接端电性连接。
5.如权利要求3所述的芯片模组,其特征在于,定义所述芯片模组包括宽度方向,所述第一馈电部与所述第二馈电部位于所述宽度方向的同一侧。
6.如权利要求2至5中任一项所述的芯片模组,其特征在于,所述芯片模组还包括封装层,所述封装层设于所述基板的表面,并将所述天线本体、所述第一焊线和所述第二焊线覆盖。
7.如权利要求2至5中任一项所述的芯片模组,其特征在于,所述芯片模组还包括胶合层,所述胶合层设于所述天线结构和所述芯片之间,并将所述天线本体与所述芯片固定连接。
8.如权利要求6所述的芯片模组,其特征在于,所述天线本体还包括匹配电路线,所述封装层显露至少部分所述匹配电路线,所述芯片模组还包括电子元器件,所述电子元器件与所述匹配电路线电性连接。
9.如权利要求6所述的芯片模组,其特征在于,所述封装层的材质包括绝缘材料;
且/或,所述第一焊线和所述第二焊线的材质包括导电材料。
10.一种电子设备,其特征在于,包括如权利要求1至9中任意一项所述的芯片模组。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922495952.6U CN210805766U (zh) | 2019-12-31 | 2019-12-31 | 芯片模组和电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922495952.6U CN210805766U (zh) | 2019-12-31 | 2019-12-31 | 芯片模组和电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210805766U true CN210805766U (zh) | 2020-06-19 |
Family
ID=71226902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922495952.6U Active CN210805766U (zh) | 2019-12-31 | 2019-12-31 | 芯片模组和电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210805766U (zh) |
-
2019
- 2019-12-31 CN CN201922495952.6U patent/CN210805766U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8766429B2 (en) | Semiconductor packages | |
US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
US7391105B2 (en) | Unit semiconductor chip and multi chip package with center bonding pads and methods for manufacturing the same | |
US8643163B2 (en) | Integrated circuit package-on-package stacking system and method of manufacture thereof | |
EP1911092B1 (en) | Integrated circuit packaging | |
CN211879388U (zh) | 感光模块 | |
US7202554B1 (en) | Semiconductor package and its manufacturing method | |
US10582617B2 (en) | Method of fabricating a circuit module | |
US20090302483A1 (en) | Stacked die package | |
US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
US20070023905A1 (en) | Semiconducting device with folded interposer | |
US20140374901A1 (en) | Semiconductor package and method of fabricating the same | |
US8283757B2 (en) | Quad flat package with exposed common electrode bars | |
US8981549B2 (en) | Multi chip package | |
CN210805766U (zh) | 芯片模组和电子设备 | |
CN111613598A (zh) | 具有集成emi屏蔽的半导体装置 | |
KR20020043395A (ko) | 반도체 패키지 | |
CN214043658U (zh) | 封装结构 | |
CN211062704U (zh) | 芯片模组和电子设备 | |
CN108735677B (zh) | 电子封装件及其制法 | |
KR20020085102A (ko) | 칩 적층형 반도체 패키지 | |
CN114073171A (zh) | 线路嵌入式基板、芯片封装结构及基板制备方法 | |
CN212062430U (zh) | 芯片模组和电子设备 | |
US20090039493A1 (en) | Packaging substrate and application thereof | |
CN211529945U (zh) | 集成多个芯片及元件的***级封装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |