CN210605504U - 一种SoC大电流驱动线性限制电路 - Google Patents

Abstract

本实用新型公开了一种SoC大电流驱动线性限制电路，属于芯片技术领域。针对现有技术中存在的SoC电路中开关直接控制电路，遇到大电容和大电感，电流瞬时增大或减小导致***异常的问题，本实用新型提供一种SoC大电流驱动线性限制电路，由电压偏置模块、电流产生模块和输出控制模块组成，电路的输入信号IN连接电流产生模块的IN端口，电路的输入信号SEL连接输出控制模块的SEL端口，电路的输出端口OUT连接输出控制模块的OUT端口；电压偏置模块产生偏置电压VBP和VBN，接入电流产生模块对应的VBP和VBN端口，电流产生模块的输出端IB与输出控制模块的IB端口连接。电路的输入信号IN为电流开关控制信号，电路的输入信号SEL为电流方向控制信号。

Description

一种SoC大电流驱动线性限制电路

技术领域

本发明涉及芯片技术领域，更具体地说，涉及一种SoC大电流驱动线性限制电路。

背景技术

SoC，System on Chip的缩写，称为芯片级***，也称片上***，是将***关键部件集成在一块芯片上，在单个芯片上集成了更多配套的电路，节省了集成电路的面积，节省了成本。目前SoC更多的是对处理器、存储器、各种接口控制模块、各种互联总线的集成。SoC在性能、成本、功耗、可靠性，以及生命周期与适用范围都有明显的优势。目前在性能和功耗敏感的芯片领域，SoC已占据主导地位；而其应用正在扩展到更广的领域。

大电流是指用电器比正常耗电流大，其范围超出标准电流，是一种电子故障现象，在生活中有开机大电流、待机大电流和大电流不开机等多种大电流现象。在SoC电路设计中，一般通过开关直接控制通断，在需要驱动大电容器件时，由于电容等效电阻很小，在开关通断瞬间会导致电源的瞬间下拉，下拉的幅度由电源的电容和负载的电容之比决定；瞬变过大会导致***异常；同样开关通断驱动大电感器件时，当关闭电流时，会引起反向电压剧增。

针对电路中，因使用大电容导致电流瞬间过大的情况，一般通过增大电源的电容，或增加限流电阻来解决，这样会导致一些其它问题，比如会增加***的跳变，增加干扰，针对大电感电路，电压剧增导致的大电流通常解决办法是加电阻电容吸收回路缓冲大电流。

发明内容

1.要解决的技术问题

针对现有技术中存在的SoC电路中开关直接控制电路，遇到大电容和大电感，电流瞬时增大或减小导致***异常的问题，本发明提供一种SoC大电流驱动线性限制电路用于平滑大电流驱动的开启和关闭，避免开启和关闭造成的电源波动。

2.技术方案

本实用新型的目的通过以下技术方案实现。

一种SoC大电流驱动线性限制电路，包括端口IN、端口SEL和端口OUT，端口IN为输入电流开关控制端，控制电路开启或关闭电流；端口SEL为输入电流方向控制端，控制端口OUT流入或流出电流；还包括电压偏置模块、电流产生模块和输出控制模块，端口IN设置在电流产生模块，端口SEL设置在输出控制模块，端口OUT设置在输出控制模块；电压偏移模块的偏置电压信号VBP和VBN与电流产生模块对应的VBP和VBN端口连接，电流产生模块的输出端IB连接输出控制模块的对应端口IB。

更进一步的，电流产生模块电路中电流是线性变化电流。

更进一步的，电压偏置模块包括P型晶体管P2、N型晶体管N0和电阻R1，P型晶体管P2和N型晶体管N0的漏极和栅极均短接，P型晶体管P2的源极连接电源，P型晶体管P2的漏极连接电阻R1的一端，P型晶体管P2的栅极连接输出偏置电压信号VBP，电阻R1的另一端连接N型晶体管N0的漏极，N型晶体管N0的源极接地，N型晶体管N0的栅极连接输出偏置电压信号VBN。

更进一步的，电流产生模块包括P型晶体管P1、P3、P4、P5，N型晶体管N1、N2，电容C1和电阻R2组成；电路的输入端口连接P型晶体管P1的栅极和N型晶体管N2的栅极，P型晶体管P1的源极连接电源，P型晶体管P1的漏极连接P型晶体管P3的源极，P型晶体管P3的栅极连接电压偏置模块的输出信号VBP，P型晶体管P3的源极连接P型晶体管P4的源极和电容C1的一端，电容C1的另一端连接电源，P型晶体管P4的漏极N型晶体管N1的漏极，N型晶体管N1的源极连接N型晶体管N2的漏极，N型晶体管N1的栅极连接电压偏置模块的输出信号VBN，N型晶体管N2的源极接地，P型晶体管P4的栅极连接P型晶体管P5的栅极，P型晶体管P5的源极连接电阻R2的一端，电阻R2的另一端连接电源，P型晶体管P5的漏极连接电流产生模块的输出端IB，P型晶体管P4的漏极和栅极短接，P型晶体管P4和P5组成镜像电流电路。

更进一步的，输出控制模块包括P型晶体管P6、P7、P8和N型晶体管N3、N4、N5、N6；N型晶体管N3的漏极连接电流产生模块的输出端IB，N型晶体管N3的栅极连接N型晶体管N4的栅极，N型晶体管N4的漏极与N型晶体管N5的栅极和P型晶体管P6的漏极均连接，P型晶体管P6的栅极和P型晶体管P7的栅极连接，P型晶体管P7的漏极连接P型晶体管P8的源极，P型晶体管P8的栅极和N型晶体管N6的栅极均连接电路的输入端SEL，P型晶体管P8的漏极与N型晶体管N6的漏极均连接电路的输出端OUT，N型晶体管N6的源极连接N型晶体管N5的漏极，N型晶体管N3、N4、N5的源极均接地，P型晶体管P6、P7的源极均连接电源，N型晶体管N3、N4和P型晶体管P6的漏极和栅极均短接，N型晶体管N4和N5，P型晶体管P6和P7均组成镜像电流电路。

更进一步的，所述镜像电流电路对称连接的两个晶体管的栅极连接，两个晶体管中的电流相同。

更进一步的，所述晶体管是MOS管。

电压偏置模块中，电源接通后，当电源为正向电压时，N0导通，产生偏置电压VBN，当电源为负向电压时，P2导通，产生偏置电压VBP，偏置电压VBN和VBP输出给电流产生模块。电流产生模块中，先产生线性电压：由电路的输入信号IN控制P1和N2的开关，当电路的输入信号IN为0时，P1导通，N2断开，C1充电；电路的输入信号IN为1时，N2导通，P1断开，C1放电；充电电流由P3和VBP控制，放电电流由N1和VBN信号控制。C1上产生的线性电压，通过P4和P5构成的镜像电路，由P4的源极传输给P5的源极，这时R2两端产生与C1相同的线性电压，电压通过电阻转换为线性电流。C1上的电压由于受恒流源充放电，其上的电压会线性变换，在C1充电时线性上升，C1放电时线性下降；从而使R2得到与之相同线性变化的电流信号IB。输出控制模块，由N3、N4和N5组成镜像拉电流电路，P6和P7组成镜像灌电流电路；当电路的输入信号SEL信号为1时，N6导通，P8断开，N5的镜像拉电流通过N6输出到电路的输出信号端OUT；电路的输入信号SEL信号为0时，N6断开，P8导通，P7的镜像灌电流通过P8输出到电路的输出信号端OUT。

3.有益效果

相比于现有技术，本发明的优点在于：

本实用新型电路减少大电流驱动***的跳变，减少干扰，同时可省掉不少器件；通过对驱动电流的线性控制，实现驱动的平稳过度，减少了干扰信号的产生，有利于精简***方案，并使***获得更好的性能。

本实用新型使用SoC电路设计，节省了集成电路的面积，节省成本；将MOS管使用二极管接法连入电路，由于功率管的内阻很小，可以做到毫欧级，相较于直接用二极管，减小了通过大电流时的压降和大功耗；镜像电路的设计当输入电流确定后输出电流也随之确定，且输出端电流只与输入电压和输入电流成线性关系，与负载无关，调整R2的阻值即可控制电流。

附图说明

图1是本实用新型电路的顶层电路端口图；

图2是本实用新型电路模块总图；

图3是本实用新型中电压偏置模块内部电路图；

图4是本实用新型中电流产生模块内部电路图；

图5是本实用新型中输出控制模块内部电路图。

具体实施方式

下面结合说明书附图和具体的实施例，对本发明作详细描述。

实施例1

如图2所示，一种SoC大电流驱动线性限制电路，电路的输入信号IN为电流开关控制信号，当电路的输入信号IN为1时，电路线性开启电流；为电路的输入信号IN为0时，电路线性关闭电流。电路的输入信号SEL为电流方向控制信号，当电路的输入信号SEL输入为0时，电路的输出端OUT输出电流；当电路的输入信号SEL端输入为1时，电路的输出端OUT流入电流。

如图1所示，本实用新型电路包括三个电路模块，分别是电压偏置模块、电流产生模块和输出控制模块。电压偏置模块的偏置电压VBP和VBN接入电流产生模块的对应端口；电流产生模块的输出信号IB接入输出控制模块的对应流入端口IB；电路的输入信号SEL控制电路的输出端OUT是输出或流入电流。

电压偏置模块如图3所示，包括P型MOS管P2、电阻R1和N型MOS管N0，MOS管P2和N0均使用二极管接法，也就是漏极和栅极短接；P2的漏极和栅极连接输出偏置电压VBP，N0的漏极和栅极连接输出偏置电压VBN，R1的两端分别连接P2和N0的漏极，P2的源极连接电源，N0的源极接地。电压偏置模块产生电压偏置信号VBP和VBN，可通过调整R1的阻值，实现偏置电流的变化，控制最终线性电流输出的斜率。

电流产生模块如图4所示，包括P型MOS管P1、P3、P4、P5，N型MOS管N1、N2，电容C1和电阻R2；电路的输入信号IN端口连接P1的栅极和N2的栅极，偏置电压VBP连接P3的栅极，偏置电压VBN连接N1的栅极，P1的漏极连接P3的源极，C1的一端与P3的漏极和P4的源极均连接，P4采用二极管接法，即P4的漏极和栅极与P5的栅极和N1的漏极均连接，N1的源极连接N2的漏极，电阻R2的一端与P5的源极连接，P1的源极、C1的另一端和R2的另一端都连接电源，N2的源极接地；P5的漏极连接电流产生模块的信号IB端口。P4与P5组成镜像单元，调整C1的电容可改变线性电流变化的斜率，调整R2的阻值可改变电流值。

输出控制模块如图5所示，包括P型MOS管P6、P7、P8和N型MOS管N3、N4、N5、N6；输出控制模块的IB端口连接N3的漏极，电路的输入信号SEL连接P型MOS管P8的栅极和N型MOS管N6的栅极；N3使用二极管接法，即N3的栅极和漏极短接后连接N4的栅极，N4的栅极和漏极都连接N5的栅极和P6的漏极，P6的栅极和漏极短接，连接P7的栅极，P7的栅极连接P8的源极，N5的漏极连接N6的源极，P8的漏极和N6的漏极都连接电路的输出信号端OUT；P6的源极和P7的源极都连接电源，N3的源极、N4的源极和N5的源极都接地。N3、N4和P6使用二极管接法，N4和N5，P6和P7组成镜像电流电路。

一种SoC大电流驱动线性限制方法，电路通过电压偏置模块产生VBP、VBN两个电压偏置信号，输出给电流产生模块，电流产生模块根据电路的输入信号IN的流入和偏置电压的流入，产生线性电流输出信号IB；输出控制模块则根据SEL信号的流入，控制电路的输出端OUT输出或输入电流。

电压偏置模块中，电源接通后，当电源为正向电压时，N0导通，产生偏置电压VBN，当电源为负向电压时，P2导通，产生偏置电压VBP，偏置电压VBN和VBP输出给电流产生模块。

电流产生模块中，先产生线性电压：由电路的输入信号IN控制P1和N2的开关，当电路的输入信号IN为0时，P1导通，N2断开，C1充电；电路的输入信号IN为1时，N2导通，P1断开，C1放电；充电电流由P3和VBP控制，放电电流由N1和VBN信号控制。C1上产生的线性电压，通过P4和P5构成的镜像电路，由P4的源极传输给P5的源极，这时R2两端产生与C1相同的线性电压，电压通过电阻转换为线性电流。C1上的电压，在C1充电时线性上升，C1放电时线性下降；从而得到与之相同变化的电流信号IB。

输出控制模块，由N3、N4和N5组成镜像拉电流电路，P6和P7组成镜像灌电流电路；当电路的输入信号SEL为1时，N6导通，P8断开，N5的镜像拉电流通过N6输出到电路的输出端OUT端口；电路的输入信号SEL为0时，N6断开，P8导通，P7的镜像灌电流通过P8输出到电路的输出端OUT端口。

以上示意性地对本发明创造及其实施方式进行了描述，该描述没有限制性，在不背离本发明的精神或者基本特征的情况下，能够以其他的具体形式实现本发明。附图中所示的也只是本发明创造的实施方式之一，实际的结构并不局限于此，权利要求中的任何附图标记不应限制所涉及的权利要求。所以，如果本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。此外，“包括”一词不排除其他元件或步骤，在元件前的“一个”一词不排除包括“多个”该元件。产品权利要求中陈述的多个元件也可以由一个元件通过软件或者硬件来实现。第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

Claims (7)

1.一种SoC大电流驱动线性限制电路，其特征在于，包括端口IN、端口SEL和端口OUT，端口IN为输入电流开关控制端，控制电路开启或关闭电流；端口SEL为输入电流方向控制端，控制端口OUT流入或流出电流；还包括电压偏置模块、电流产生模块和输出控制模块，端口IN设置在电流产生模块，端口SEL设置在输出控制模块，端口OUT设置在输出控制模块；电压偏移模块的偏置电压信号VBP和VBN与电流产生模块对应的VBP和VBN端口连接，电流产生模块的输出端IB连接输出控制模块的对应端口IB。

2.根据权利要求1所述的一种SoC大电流驱动线性限制电路，其特征在于，电流产生模块电路中电流是线性变化电流。

3.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，电压偏置模块包括P型晶体管P2、N型晶体管N0和电阻R1，P型晶体管P2和N型晶体管N0的漏极和栅极均短接，P型晶体管P2的源极连接电源，P型晶体管P2的漏极连接电阻R1的一端，P型晶体管P2的栅极连接输出偏置电压信号VBP，电阻R1的另一端连接N型晶体管N0的漏极，N型晶体管N0的源极接地，N型晶体管N0的栅极连接输出偏置电压信号VBN。

4.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，电流产生模块包括P型晶体管P1、P3、P4、P5，N型晶体管N1、N2，电容C1和电阻R2组成；电路的输入端口连接P型晶体管P1的栅极和N型晶体管N2的栅极，P型晶体管P1的源极连接电源，P型晶体管P1的漏极连接P型晶体管P3的源极，P型晶体管P3的栅极连接电压偏置模块的输出信号VBP，P型晶体管P3的源极连接P型晶体管P4的源极和电容C1的一端，电容C1的另一端连接电源，P型晶体管P4的漏极N型晶体管N1的漏极，N型晶体管N1的源极连接N型晶体管N2的漏极，N型晶体管N1的栅极连接电压偏置模块的输出信号VBN，N型晶体管N2的源极接地，P型晶体管P4的栅极连接P型晶体管P5的栅极，P型晶体管P5的源极连接电阻R2的一端，电阻R2的另一端连接电源，P型晶体管P5的漏极连接电流产生模块的输出端IB，P型晶体管P4的漏极和栅极短接，P型晶体管P4和P5组成镜像电流电路。

5.根据权利要求2所述的一种SoC大电流驱动线性限制电路，其特征在于，输出控制模块包括P型晶体管P6、P7、P8和N型晶体管N3、N4、N5、N6；N型晶体管N3的漏极连接电流产生模块的输出端IB，N型晶体管N3的栅极连接N型晶体管N4的栅极，N型晶体管N4的漏极与N型晶体管N5的栅极和P型晶体管P6的漏极均连接，P型晶体管P6的栅极和P型晶体管P7的栅极连接，P型晶体管P7的漏极连接P型晶体管P8的源极，P型晶体管P8的栅极和N型晶体管N6的栅极均连接电路的输入端SEL，P型晶体管P8的漏极与N型晶体管N6的漏极均连接电路的输出端OUT，N型晶体管N6的源极连接N型晶体管N5的漏极，N型晶体管N3、N4、N5的源极均接地，P型晶体管P6、P7的源极均连接电源，N型晶体管N3、N4和P型晶体管P6的漏极和栅极均短接，N型晶体管N4和N5，P型晶体管P6和P7均组成镜像电流电路。

6.根据权利要求5所述的一种SoC大电流驱动线性限制电路，其特征在于，所述镜像电流电路对称连接的两个晶体管的栅极连接，两个晶体管中的电流相同。

7.根据权利要求6所述的一种SoC大电流驱动线性限制电路，其特征在于，所述晶体管是MOS管。

Images