CN210351102U - 一种麦克风可编程增益放大器集成电路 - Google Patents

一种麦克风可编程增益放大器集成电路 Download PDF

Info

Publication number
CN210351102U
CN210351102U CN201921699164.2U CN201921699164U CN210351102U CN 210351102 U CN210351102 U CN 210351102U CN 201921699164 U CN201921699164 U CN 201921699164U CN 210351102 U CN210351102 U CN 210351102U
Authority
CN
China
Prior art keywords
tube
pmos
capacitor
circuit
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921699164.2U
Other languages
English (en)
Inventor
阮剑剑
陈铖颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen University of Technology
Original Assignee
Xiamen University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen University of Technology filed Critical Xiamen University of Technology
Priority to CN201921699164.2U priority Critical patent/CN210351102U/zh
Application granted granted Critical
Publication of CN210351102U publication Critical patent/CN210351102U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

本实用新型公开了一种麦克风可编程增益放大器集成电路,涉及语音集成电路领域，包括运算放大器、两组第一电容、第二电容、第三电容和开关电容阵列，在运算放大器的差分输入端均串接有去耦用的小容量的第一电容，两个第二电容分别跨接在运算放大器的差分输入端和差分输出端之间；开关电容阵列包括多组串联的第一开关和第四电容，所述第四电容由第一开关选通控制与第二电容或第一电容并联连接，并形成可编程增益；所述第三电容串联有第二开关，所述第二开关以时钟频率进行切换连接，在时钟频率的第一半周期，所述第三电容由第二开关选通，两端分别和输入共模电压、输出共模电压连接；在时钟频率的第二半周期，所述第三电容与第二电容并联。

Description

一种麦克风可编程增益放大器集成电路
技术领域
本实用新型涉及语音集成电路领域，尤其涉及一种麦克风可编程增益放大器集成电路。
背景技术
在移动通信电子设备中，电路规模和芯片面积是设计中需要重要考虑的因素。在手机***中，降低主板上各芯片的有效面积，不但意味着所需成本的降低，也意味在同样面积的印刷电路板中可以添加更多的芯片，丰富***功能。在传统的手机主板中，以电阻、电容和电感为代表的无源表贴器件以直接焊接的形式，占据了大量的***面积。近年来，归功于SIP(System In a Package)***级封装技术，工程师可以将这些无源器件与芯片封装在一个管壳内。然而在麦克风至模拟前端放大器的通路中，往往需要较大的去耦合电容，而这些大容值的电容由于面积过大，很难实现SIP封装。一个典型的麦克风至可编程放大器需要利用片外去耦合电容消除麦克风中的直流分量,去耦合电容的容值范围一般在几百纳法至几个微法之间，无法集成在片内。
实用新型内容
有鉴于现有技术的上述缺陷，本实用新型的目的是提供一种能将去耦合电容集成于片内的麦克风可编程增益放大器集成电路，以提高麦克风可编程增益放大器电路的集成度。
为实现上述目的，本实用新型提供了以下技术方案：
一种麦克风可编程增益放大器集成电路，包括运算放大器、两组第一电容C1、第二电容C2A、第三电容C2B和开关电容阵列，
所述运算放大器包括差分输入端和差分输出端，所述运算放大器的差分输入端均通过第一电容C1和麦克风可编程增益放大器电路的差分信号输入端电连接，所述运算放大器的差分输出端为所述麦克风可编程增益放大器电路的差分信号输出端；
两个所述第二电容C2A分别跨接在运算放大器的差分输入端的正极和差分输出端的正极之间，及运算放大器的差分输入端的负极和差分输出端的负极之间；
所述开关电容阵列包括多组串联的第一开关SWn和第四电容CXn，所述第四电容CXn由第一开关SWn选通控制与第二电容C2A或第一电容C1并联连接；
所述第三电容C2B串联有第二开关，所述第二开关以时钟频率fclk进行切换连接，在时钟频率fclk的第一半周期，所述第三电容C2B由第二开关选通，两端分别和输入共模电压、输出共模电压连接；在时钟频率fclk的第二半周期，所述第三电容C2B与第二电容C2A并联；
所述第一电容的电容值在20～100pF。
进一步的，所述可编程增益放大器的放大器增益由电容比决定，所述电容比为：
Figure BDA0002229901740000021
其中，C1为第一电容C1的电容值，C2A为第二电容C2A的电容值，
Figure BDA0002229901740000022
为开关电容阵列中所有选通的第四电容CXi的电容值之和，Kxi＝1表示CXi被选通；Kxi＝0表示CXi未被选通。
进一步的，所述可编程增益放大器表现为高通滤波器，所述高通滤波器的截止频率fHP为：
Figure BDA0002229901740000023
其中，fHP为高通滤波器的截止频率，fclk为第二开关的切换的时钟频率，C2B为第三电容的容值，C2A为第二电容的容值。
进一步的，所述截止频率满足小于等于20Hz。
进一步的，所述运算放大器为两级密勒补偿的AB类跨导放大器。
进一步的，所述两级密勒补偿的AB类跨导放大器包括偏置电路、第一级的输入放大电路和第二级的输出放大电路；
所述偏置电路提供第一偏置电压和第二偏置电压；
所述输入放大电路包括第零PMOS管、PMOS差分输入对管、第一负载晶体管对和第二负载晶体管对，PMOS差分输入对管的栅极为所述AB类跨导放大器的差分输入端，所述第一负载晶体管对被偏置在第二偏置电压Vbias；所述第二负载晶体管对被偏置在共模反馈电压；
所述PMOS差分输入对管包括第一PMOS管、第二PMOS管；
所述第一负载晶体管对包括第一NMOS管NM1a、第二NMOS管NM2a；
所述第二负载晶体管对包括第十一NMOS管NM1b、第十二NMOS管NM2b；
所述输入放大电路的第一输出端和第一PMOS管的源极、第一NMOS管NM1a、第二NMOS管NM2a的漏级连接；
所述输入放大电路的第二输出端和第二PMOS管的源极、第十一NMOS管NM1b、第十二NMOS管NM2b的漏级连接；
所述第零PMOS的漏级连接至电源的第一电平，所述第零PMOS的源极和所述第一PMOS管的漏级、所述第二PMOS管的漏级连接，所述第零PMOS管的栅极被偏置在第一偏置电压；
所述第一NMOS管NM1a、第二NMOS管NM2a、第十一NMOS管NM1b、第十二NMOS管NM2b的源极连接至电源的第二电平；
第二级的输出放大电路包括第一输出放大电路和第二输出放大电路；
所述第一输出放大电路包括第三PMOS管、第五MOS管、第三NMOS管、第五NMOS管；
所述输入放大电路的第一输出端和第三NMOS管的栅极连接；
所述输入放大电路的第二输出端和第五NMOS管的栅极连接；
所述第三NMOS管NM3的漏级和第三PMOS管的源极、第三PMOS管的栅极、第五PMOS管的栅极连接；
所述第三PMOS管和第五PMOS管的漏极连接至电源的第一电平；
所述第三NMOS管和第五NMOS管的源极连接至电源的第二电平；
所述第五NMOS管的漏极和第五PMOS管的源极连接于第一输出放大电路的第一差分输出端；
在第五NMOS管NM5的栅极和漏极之间跨接有密勒补偿电路；
所述第二输出放大电路包括第四PMOS管、第六MOS管、第四NMOS管、第六NMOS管；
所述输入放大电路的第一输出端和第四NMOS管的栅极连接；
所述输入放大电路的第二输出端和第六NMOS管的栅极连接；
所述第六NMOS管的漏级和第四PMOS管的源极、第四PMOS管的栅极、第六PMOS管的栅极连接；
所述第四PMOS管和第六PMOS管的漏极连接至第一电平；
所述第四NMOS管和第六NMOS管的源极连接至第二电平；
所述第六NMOS管的漏极和第六PMOS管的源极连接于第一输出放大电路的第二差分输出端；
在第六NMOS管的栅极和漏极之间跨接有密勒补偿电路。
进一步的，所述密勒补偿电路包括一串联的电阻和电容。
进一步的，可编程增益放大器还包括带隙基准源和低压差线性稳压器；
所述带隙基准源为低压差线性稳压器提供参考电压，也为所述两级密勒补偿的AB类跨导放大器提供电流偏置以及共模反馈电压；
所述低压差线性稳压器由片外电源供电，为跨导放大器提供电源电压。
进一步的，所述片外电源的电压是1.4V，所述跨导放大器的电源电压为1.0V。
进一步的，所述带隙基准源输出的所述电流偏置为2μA。
进一步的，所述共模反馈电压为0.5V。
本实用新型实现了如下技术效果：
本实用新型通过开关电容阵列，采用高通滤波器设计思路，可采用较小的去耦电容,从而实现将去耦电容集成于片内的全集成麦克风可编程增益放大器电路，利于实现***级封装。
本实用新型实施例中的放大器为两级密勒补偿的AB类跨导放大器，通过差分放大和AB类的推挽输出放大结构，从而实现低电压供电下的较大的输出摆幅，及减小低频1/f噪声。
附图说明
图1是本实用新型实施例的可编程增益放大器电路框图；
图2是本实用新型实施例的低压两级密勒补偿的AB类跨导放大器的电路原理图；
图3是本实用新型实施例的带隙基准源电路原理图；
图4是可编程增益放大器的增益频率仿真曲线图；
图5是跨导放大器增益相位曲线；
图6是跨导放大器的输出信号的频谱仿真曲线；
图7是跨导放大器的噪声曲线图。
具体实施方式
为进一步说明各实施例，本实用新型提供有附图。这些附图为本实用新型揭露内容的一部分，其主要用以说明实施例，并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容，本领域普通技术人员应能理解其他可能的实施方式以及本实用新型的优点。图中的组件并未按比例绘制，而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本实用新型进一步说明。
典型的麦克风信号模拟处理芯片包括可编程增益放大器、抗混叠滤波器、开关电容Sigma Delta调制器以及数字滤波器。作为麦克风信号处理的第一级，可编程增益放大器一般需要提供0-20dB的增益可调，更多的增益则可以在后续的数字信号处理电路中完成。为了满足麦克风高品质输出的应用需求，可编程增益放大器的输出信号应该具有60dB以上的动态范围(DR)和总谐波失真(THD)性能。
本实用新型公开了一种可编程增益放大器电路的实施例，其电路图如图1和图2所示。
该可编程增益放大器由跨导运算放大器OTA、电容C1、电容C2A、电容C2B、开关电容阵列CX1～CXN、带隙基准源Bandgap和低压差线性稳压器LDO组成。如图1中所示，由开关SW1，SW2，…，SWN控制的电容CX1，CX2，…，CXN与电容C2A平行连接，通过选通实现1.5dB的增益可调。电容C1为去耦电容，放大器增益由电容比决定，所述电容比为
Figure BDA0002229901740000061
其中，C1为第一电容的电容值，C2A为第二电容的电容值，
Figure BDA0002229901740000071
为开关电容阵列中所有选通的第四电容CXi的电容值之和，Kxi＝1表示CXi被选通；Kxi＝0表示CXi未被选通。
通过关断电容阵列中不同数量的第四电容CXi以调节电容阵列输出的电容值之和，实现从0dB至20dB，步长为1.5dB的可编程放大器增益。
在本实施例中，在0dB时，CX1，CX2，…，CXN全导通与电容C2A并联；关断CX1，实现1.5dB的增益；同时关断CX1，CX2，实现3dB的增益；同时关断CX1、CX2、CX3实现4.5dB的增益；直至同时关断CX1，CX2，…，CXN实现20dB的增益。表1给出了可编程放大器增益的电容值一具体示例，给出C1＝30pF，C2A＝3pF，通过逐一关断电容以实现增益的递增，通过表1可以方便的计算出CX1＝4.79pF，CX2＝3.96pF，等等。
表1：
Figure BDA0002229901740000072
电容C2B一方面用于平衡输入和输出共模电压，将二者都稳定在电源电压的一半。另一方面电容C2B与电容C2A共同形成高通滤波特性，其截至频率fHP为：
Figure BDA0002229901740000081
为实现***级封装，片上电容均选择较小的容值，其中电容C1的电容值选择20～100pF。本实施例中，在0dB增益时，电容C1的电容值设为30pF。由于人耳接收声音的最低频率范围在20Hz以上，因此可以通过选择时钟频率clk和C2B的多种组合进行配置，这里取时钟频率fclk＝140kHz，C2B＝20pF，使得高通截止频率约为15Hz，留出一定的频带裕度，如图4所示。带隙基准源Bandgap由片外提供1.4V电源，在为低压差线性稳压器LDO提供0.4V的参考电压Vref的同时，也为跨导放大器提供两路2μA的电流偏置I2u1和I2u2，以及0.5V的共模反馈电压Vcmfb_in；低压差线性稳压器LDO由片外提供1.4V电源，并输入带隙基准源Bandgap的参考电压Vref，为缓冲器、跨导放大器提供稳定的1.0V的电源电压VDDA。
本实用新型通过开关电容阵列，通过采用高通滤波器设计思路，完成了一款将去耦合电容集成于片内的全集成麦克风可编程增益放大器电路，利于实现***级封装。
为了满足麦克风高品质输出的应用需求，可编程增益放大器的输出信号应该具有60dB以上的动态范围(DR)和总谐波失真(THD)性能。为了驱动后级的Sigma Delta调制器，并实现较大的输出摆幅，本实施例的运算放大器OTA设计为一款低压的具有两级放大的密勒补偿的AB类跨导放大器，其电路如图2所示。
两级密勒补偿的AB类跨导放大器包括第一级的PMOS晶体管对差分输入放大电路、第二级的密勒补偿AB类差分放大电路和偏置电路；
其中第一级的差分PMOS晶体管对差分放大电路由PMOS晶体管对PM1/PM2，两组负载晶体管对NM1a、NM2a和NM1b、NM2b和恒流偏置晶体管PM0构成。负载晶体管对NM1a、NM2a被偏置在一个固定的偏置电压Vbias，该偏置电压Vbias由偏置电路提供；而负载晶体管对NM1b、NM2b由共模反馈电压Vcmfb进行驱动，共模反馈电压Vcmfb连接到图1的共模反馈电压Vcmfb_in。这种方式的最大优势在于有效降低了第一级放大电路的输出负载电容，有利于提高跨导放大器的相位裕度，稳定频率特性。
第二级的密勒补偿AB类差分放大电路包括PM3/NM3、PM5/NM5和PM4/NM4、PM6/NM6组成的AB类输出级，输出差分信号Voutp和Voutn。R1/C1和R2/C2跨接在第二级的输入和输出之间，构成RC密勒补偿。PM3/NM3、PM5/NM5和PM4/NM4、PM6/NM6组成的AB类输出级优化了输出静态电流，同时实现了较大摆幅的输出电压。
偏置电路包括PMOS晶体管对PM8/PM9和NMOS管NM7、NM8、NM9组成，提供偏置电压Vbias及恒流偏置晶体管PM0的偏置电压。
为了优化跨导放大器的噪声性能，选择PMOS晶体管对PM1和PM2作为跨导放大器的输入级,输入差分信号Vin、Vip。根据噪声理论，跨导放大器的等效输入噪声为：
Figure BDA0002229901740000091
其中W1、L1和gm1分别为PMOS晶体管沟道宽度、沟道长度和跨导；W2、L2和gm2分别为NMOS晶体管沟道宽度、沟道长度和跨导。μp为PMOS晶体管迁移率。CoX为单位面积的氧化层电容。KFN和KFP分别为PMOS和NMOS晶体管的闪烁噪声系数。式中加号的左右项部分分别代表热噪声和闪烁噪声。从热噪声项可以看出增加输入晶体管跨导，可以有效降低热噪声，具体方法为使得输入晶体管的宽长比远大于负载晶体管。同时输入晶体管的宽长比较大，也意味着闪烁噪声项中的W1L1乘积较大，也有利于减小低频1/f噪声。
图5是跨导放大器增益相位曲线；图6是跨导放大器的输出信号的频谱仿真曲线；图7是跨导放大器的噪声曲线；图5、图6、图7给出最终设计的跨导放大器的仿真数据，直流增益86dB，相位裕度61度。如图7所示，在101Hz时等效输入噪声仅为708nV/sort Hz，噪声性能良好。
带隙基准源电路如图3所示，包括偏置电路、启动电路和带隙基准源主电路三部分。
偏置电路输出一路偏置电压Vb，为跨导放大器OTA进行电压偏置；中间的带隙基准源主电路中三极管PNP1、PNP2、电阻R1/R2/R3和跨导放大器OTA、PMOS晶体管PM1/PM2共同形成零温度系数电压输出，偏置电流源晶体管PM3/PM4/PM5/PM6。其中PM3/R4构成零温度系数电压输出电路，输出参考电压Vref。PM4/R5构成零温度系数电压输出电路，输出参考电压Vcmfb_in。PM5/PM6作为电流源晶体管，输出两路电流源I2u1和I2u2；右侧启动电路的工作原理为：当电源电压为零时，PMOS管PM9的栅极为零电平，PM9导通；当电源电压逐渐升高时，形成从电源到跨导放大器输入端的通路，跨导放大器具有输入共模直流电压，开始工作。同时该通路对NMOS晶体管NM1形成的MOS电容进行充电；当电源电压继续升高，PMOS晶体管PM8导通，形成PM8经过电阻R5的电流通路，PM9的栅极电压逐渐升高，当PM9的过驱动电压绝对值大于漏源电压绝对值时，PM9截止。同时MOS电容充电完成，MOS电容上的电压维持跨导放大器的输入共模电压，带隙基准源进入正常工作状态。
带隙基准源电路也可以采用其它现有的带隙基准源电路，以实现与温度无关的电压基准和电流基准。
图3和图2为独立电路图，图中的元件编号和网络编号均为独立，仅用于说明各自电路图的工作原理。图3中的VDDA1对应图1中1.4V。
本实施例的LDO电路采用传统的两级误差放大器电路结构，同时加入密勒补偿电容稳定电路频率特性。LDO输出晶体管的宽长比设计为600μm/300nm的大尺寸，增强了输出级的电流驱动能力。
尽管结合优选实施方案具体展示和介绍了本实用新型，但所属领域的技术人员应该明白，在不脱离所附权利要求书所限定的本实用新型的精神和范围内，在形式上和细节上可以对本实用新型做出各种变化，均为本实用新型的保护范围。

Claims (10)

1.一种麦克风可编程增益放大器集成电路，其特征在于：包括运算放大器、两组第一电容C1、第二电容C2A、第三电容C2B和开关电容阵列，
所述运算放大器包括差分输入端和差分输出端，所述第一电容C1连接于所述运算放大器的差分输入端和麦克风可编程增益放大器电路的差分信号输入端之间；所述运算放大器的差分输出端为所述麦克风可编程增益放大器电路的差分信号输出端；
两个所述第二电容C2A分别跨接在运算放大器的差分输入端的正极和差分输出端的正极之间，及运算放大器的差分输入端的负极和差分输出端的负极之间；
所述开关电容阵列包括多组串联的第一开关SWn和第四电容CXn，所述第四电容CXn由第一开关SWn选通控制与第二电容C2A或第一电容C1并联连接；
所述第三电容C2B串联有第二开关，所述第二开关以时钟频率fclk进行切换连接，在时钟频率fclk的第一半周期，所述第三电容C2B由第二开关选通，两端分别和输入共模电压、输出共模电压连接；在时钟频率fclk的第二半周期，所述第三电容C2B与第二电容C2A并联。
2.如权利要求1所述的麦克风可编程增益放大器集成电路，其特征在于：所述可编程增益放大器的放大器增益由电容比决定，所述电容比为：
Figure FDA0002229901730000011
其中，
Figure FDA0002229901730000012
为开关电容阵列中所有选通的第四电容CXi的电容值之和，Kxi＝1表示第四电容CXi被选通；Kxi＝0表示第四电容CXi未被选通。
3.如权利要求1所述的麦克风可编程增益放大器集成电路，其特征在于：所述第一电容的电容值为20～100pF。
4.如权利要求1所述的麦克风可编程增益放大器集成电路，其特征在于：所述可编程增益放大器表现为高通滤波器，所述高通滤波器的截止频率fHP为：
Figure FDA0002229901730000021
其中，fHP为高通滤波器的截止频率。
5.如权利要求4所述的麦克风可编程增益放大器集成电路，其特征在于：所述截止频率小于等于20Hz。
6.如权利要求1所述的麦克风可编程增益放大器集成电路，其特征在于：所述运算放大器为两级密勒补偿的AB类跨导放大器。
7.如权利要求6所述的麦克风可编程增益放大器集成电路，其特征在于：所述两级密勒补偿的AB类跨导放大器包括偏置电路、第一级的输入放大电路和第二级的输出放大电路；
所述偏置电路提供第一偏置电压和第二偏置电压；
所述输入放大电路包括第零PMOS管、PMOS差分输入对管、第一负载晶体管对和第二负载晶体管对，PMOS差分输入对管的栅极为所述AB类跨导放大器的差分输入端，所述第一负载晶体管对被偏置在第二偏置电压Vbias；所述第二负载晶体管对被偏置在共模反馈电压；
所述PMOS差分输入对管包括第一PMOS管、第二PMOS管；
所述第一负载晶体管对包括第一NMOS管NM1a、第二NMOS管NM2a；
所述第二负载晶体管对包括第十一NMOS管NM1b、第十二NMOS管NM2b；
所述输入放大电路的第一输出端和第一PMOS管的源极、第一NMOS管NM1a、第二NMOS管NM2a的漏级连接；
所述输入放大电路的第二输出端和第二PMOS管的源极、第十一NMOS管NM1b、第十二NMOS管NM2b的漏级连接；
所述第零PMOS的漏级连接至第一电平，所述第零PMOS的源极和所述第一PMOS管的漏级、所述第二PMOS管的漏级连接，所述第零PMOS管的栅极被偏置在第一偏置电压；
所述第一NMOS管NM1a、第二NMOS管NM2a、第十一NMOS管NM1b、第十二NMOS管NM2b的源极连接至第二电平；
第二级的输出放大电路包括第一输出放大电路和第二输出放大电路；
所述第一输出放大电路包括第三PMOS管、第五MOS管、第三NMOS管、第五NMOS管；
所述输入放大电路的第一输出端和第三NMOS管的栅极连接；
所述输入放大电路的第二输出端和第五NMOS管的栅极连接；
所述第三NMOS管的漏级和第三PMOS管的源极、第三PMOS管的栅极、第五PMOS管的栅极连接；
所述第三PMOS管和第五PMOS管的漏极连接至第一电平；
所述第三NMOS管和第五NMOS管的源极连接至第二电平；
所述第五NMOS管的漏极和第五PMOS管的源极连接于第一输出放大电路的第一差分输出端；
在第五NMOS管的栅极和漏极之间跨接有密勒补偿电路；
所述第二输出放大电路包括第四PMOS管、第六MOS管、第四NMOS管、第六NMOS管；
所述输入放大电路的第一输出端和第四NMOS管的栅极连接；
所述输入放大电路的第二输出端和第六NMOS管的栅极连接；
所述第六NMOS管的漏级和第四PMOS管的源极、第四PMOS管的栅极、第六PMOS管的栅极连接；
所述第四PMOS管和第六PMOS管的漏极连接至第一电平；
所述第四NMOS管和第六NMOS管的源极连接至第二电平；
所述第六NMOS管的漏极和第六PMOS管的源极连接于第一输出放大电路的第二差分输出端；
在第六NMOS管的栅极和漏极之间跨接有密勒补偿电路。
8.如权利要求7所述的麦克风可编程增益放大器集成电路，其特征在于：还包括带隙基准源和低压差线性稳压器；
所述带隙基准源为低压差线性稳压器提供参考电压，为所述两级密勒补偿的AB类跨导放大器提供电流偏置以及共模反馈电压；
所述低压差线性稳压器由片外电源供电，为跨导放大器提供电源电压。
9.如权利要求8所述的麦克风可编程增益放大器集成电路，其特征在于：所述片外电源的电压是1.4V，所述跨导放大器的电源电压为1.0V。
10.如权利要求8所述的麦克风可编程增益放大器集成电路，其特征在于：所述共模反馈电压为0.5V。
CN201921699164.2U 2019-10-11 2019-10-11 一种麦克风可编程增益放大器集成电路 Active CN210351102U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921699164.2U CN210351102U (zh) 2019-10-11 2019-10-11 一种麦克风可编程增益放大器集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921699164.2U CN210351102U (zh) 2019-10-11 2019-10-11 一种麦克风可编程增益放大器集成电路

Publications (1)

Publication Number Publication Date
CN210351102U true CN210351102U (zh) 2020-04-17

Family

ID=70178420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921699164.2U Active CN210351102U (zh) 2019-10-11 2019-10-11 一种麦克风可编程增益放大器集成电路

Country Status (1)

Country Link
CN (1) CN210351102U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110601670A (zh) * 2019-10-11 2019-12-20 厦门理工学院 一种麦克风可编程增益放大器集成电路
CN115412041A (zh) * 2022-10-31 2022-11-29 成都市安比科技有限公司 一种包含共模反馈电路的低噪声全差分放大器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110601670A (zh) * 2019-10-11 2019-12-20 厦门理工学院 一种麦克风可编程增益放大器集成电路
CN115412041A (zh) * 2022-10-31 2022-11-29 成都市安比科技有限公司 一种包含共模反馈电路的低噪声全差分放大器
CN115412041B (zh) * 2022-10-31 2023-02-28 成都市安比科技有限公司 一种包含共模反馈电路的低噪声全差分放大器

Similar Documents

Publication Publication Date Title
JP3318725B2 (ja) アナログフィルタ回路
KR100377064B1 (ko) 적응바이어서회로및공통모드궤환회로를갖는완전차동폴디드캐스코드씨모오스(ｃｍｏｓ)오피앰프(ｏｐａｍｐ)회로
CN101615049B (zh) 参考缓冲电路
US7271651B2 (en) High performance differential amplifiers with thick oxide devices for high impedance nodes
US7154334B2 (en) Common mode feedback circuit for fully differential two-stage operational amplifiers
US7123082B2 (en) Variable time constant circuit and filter circuit using the same
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
EP1863171A1 (en) Operational amplifier of class AB
US6018268A (en) High speed and high gain operational amplifier
JPS60116212A (ja) 共通モ−ド帰還を有する差動演算増幅器
US6150884A (en) Multistage amplifier circuit with improved nested transconductance capacitance compensation
CN210351102U (zh) 一种麦克风可编程增益放大器集成电路
US5321370A (en) Operational amplifier with common-mode feedback amplifier circuit
US6833760B1 (en) Low power differential amplifier powered by multiple unequal power supply voltages
KR100662517B1 (ko) 전류싱크를 이용한 연산 트랜스컨덕턴스 증폭기
US7358813B2 (en) Differential operational amplifier
CN110601670A (zh) 一种麦克风可编程增益放大器集成电路
KR20180071988A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
JP4273562B2 (ja) 増幅回路
US7417483B2 (en) Wide-band wide-swing CMOS gain enhancement technique and method therefor
KR101915979B1 (ko) 평형 출력 레일-투-레일 2세대 전류 컨베이어
KR20180071989A (ko) 완전 평형 차동 레일-투-레일 2세대 전류 컨베이어
Dalena et al. A low-power adaptive biasing cmos operational amplifier with enhanced dc-gain
Ferri et al. A low-voltage reduced-power constant-g/sub m/rail-to-rail fully differential CMOS op-amp
Meaamar et al. A 0.18 μm, 1.8-V CMOS High Gain Fully Differential Opamp Utilized in Pipelined ADC

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant