CN210297544U - 一种应用于能量收集***的多能量融合升压电路 - Google Patents

Abstract

本实用新型公开一种应用于能量收集***的多能量融合升压电路，包括2个多能量升压单元；每个多能量升压单元各由1个高电压钳位电路、1个低电压钳位支路和1个输出电路构成。2个高电压钳位电路各包括1个电容和1个NMOS管。2个低电压钳位电路各包括1个电容和1个NMOS管。2个输出电路各包括1个PMOS管和1个NMOS管。本实用新型通过对两种形式的能量进行整合，解决现有技术对单一能量要求严苛问题，降低最低启动电压。本实用新型使用范围广，可广泛应用在能量收集***中，降低自启动所需求的电压值。

Description

一种应用于能量收集***的多能量融合升压电路

技术领域

本实用新型涉及集成电路技术领域，具体涉及一种应用于能量收集***的多能量融合升压电路。

背景技术

随着无线充电技术飞快发展，人们要求设备在工作时具备较低的启动电压。能量收集***核心技术之一是低压自启动电路设计。在较低的输入下通过低压自启动电路使***控制电路工作，从而启动整个能量收集***的工作。低压自启动技术决定了***启动工作的最低值，由于给能量收集***供能的微能量较低，想要进一步降低最低启动电压十分困难。目前，现有技术一般采用单一能量实现自启动的方式，比如采用射频能量实现***的自启动，或采用温差能量等进行升压。如果将两种能量相结合共同对自启动电路供能，达到一个互补的效果，将会改善升压效果，降低最低启动电压的电压值。

实用新型内容

本实用新型所要解决的是现有的能量收集***中低压自启动电路的最低启动电压值较高的问题，提供一种应用于能量收集***的多能量融合升压电路。

为解决上述问题，本实用新型是通过以下技术方案实现的：

一种应用于能量收集***的多能量融合升压电路，包括2个多能量升压单元；每个多能量升压单元各由1个高电压钳位电路、1个低电压钳位支路和1个输出电路构成；

第一高电压钳位电路包括电容C₁和NMOS管CMN₁；NMOS管CMN₁的衬底接其漏极；差分射频输入信号RF-连接电容C₁的上级板；电容C₁的下级板连接NMOS管CMN₁的源极，并形成第一高电压钳位电路的输出端；NMOS管CMN₁的漏极和栅极同时连接直流信号DC+；

第一低电压钳位电路包括电容C₂和NMOS管CMN₂；NMOS管CMN₂的衬底接其漏极；差分射频输入信号RF-连接电容C₂的上级板；电容C₂的下级板连接NMOS管CMN₂漏极和栅极，并形成第一低电压钳位电路的输出端；NMOS管CMN₂源极连接直流信号DC-；

第一输出电路包括NMOS管MN₁和PMOS管MP₁；NMOS管MN₁的衬底接其源极；PMOS管MP₁的衬底接其源极；PMOS管MP₁的源极接第一高电压钳位电路的输出端；NMOS管MN₁的源极接第一低电压钳位电路的输出端；差分射频输入信号RF+同时连接NMOS管MN₁和PMOS管MP₁的栅极；NMOS管MN₁和PMOS管MP₁的漏极相连，并输出差分输出信号Out-；

第二高电压钳位电路包括电容C₃和NMOS管CMN₃；NMOS管CMN₃的衬底接其漏极；差分射频输入信号RF+连接电容C₃的上级板；电容C₃的下级板连接NMOS管CMN₃的源极，并形成第二高电压钳位电路的输出端；NMOS管CMN₃的漏极和栅极同时连接直流信号DC+；

第二低电压钳位电路包括电容C₄和NMOS管CMN₄；NMOS管CMN₄的衬底接其漏极；差分射频输入信号RF+连接电容C₄的上级板；电容C₄的下级板连接NMOS管CMN₄漏极和栅极，并形成第二低电压钳位电路的输出端；NMOS管CMN₄源极连接直流信号DC-；

第二输出电路包括NMOS管MN₂和PMOS管MP₂；NMOS管MN₂的衬底接其源极；PMOS管MP₂的衬底接其源极；PMOS管MP₂的源极接第二高电压钳位电路的输出端；NMOS管MN₂的源极接第二低电压钳位电路的输出端；差分射频输入信号RF+同时连接NMOS管MN₂和PMOS管MP₂的栅极；NMOS管MN₂和PMOS管MP₂的漏极相连，并输出差分输出信号Out+。

上述方案中，电容C₁～C₄的参数相同。

上述方案中，NMOS管CMN₁～CMN₄的参数相同。

上述方案中，PMOS管MP₁宽长比是NMOS管MN₁宽长比的3倍。

上述方案中，PMOS管MP₂宽长比是NMOS管MN₂宽长比的3倍。

与现有技术相比，本实用新型具有如下特点：

1、把交流能量(射频能量)和直流能量(温差能量等)结合起来，两者协同工作，可以降低最低启动电压的需求。

2、交流能量和直流能量相协调，减小传统收集单一能量时对单一能量的较高需求。在直流能量较高时对射频能量需求较低；射频能量足够高时，直流能量可低至0。

3、具有很强的实用性，可广泛应用于能量收集***中。在V_DC＝100mV，RF功率为-11dBm时输出峰值比输入幅值高约30％；在RF功率为-9.5dBm时，V_DC需求可低至0V，使得输出范围超过输入幅值约15％。

4、电路输出范围可调，在其输出端连接相应的整流稳压电路即可得到需要的直流电压值。

附图说明

图1为一种应用于能量收集***的多能量融合升压电路的电路图。

图2为输入差分波形C：(V_RF+和V_RF-)与输出差分波B：(Out+和Out-)形对比图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实例，并参照附图，对本实用新型进一步详细说明。

参见图1，一种应用于能量收集***的多能量融合升压电路，利用2个多能量升压单元，构成差分输入和差分输出结构，实现对多能量升压功能。第一多能量升压单元连接差分射频输入信号RF-作为交流能量来源，连接直流信号DC+和DC-作为直流能量来源，连接差分射频输入信号RF+作为控制信号。第二多能量升压单元连接差分射频输入信号RF+作为交流能量来源，连接直流信号DC+和DC-作为直流能量来源，连接差分射频输入信号RF-作为控制信号。

第一多能量升压单元和第二多能量升压单元各由1个高电压钳位电路、1个低电压钳位电路和1个输出电路构成。

2个高电压钳位电路各包括1个电容和1个NMOS管。NMOS管作用是作为一个受输入信号控制的开关，以提高电容下极板电位，从而得到一个高电位输出。

第一高电压钳位电路包括电容C₁和NMOS管CMN₁，其中电容C₁容值为5p，CMN₁尺寸为55u/0.18um。NMOS管CMN₁的衬底接其漏极。差分射频输入信号RF-连接电容C₁的上级板。电容C₁的下级板连接NMOS管CMN₁的源极，并形成第一高电压钳位电路的输出端。NMOS管CMN₁的漏极和栅极同时连接直流信号DC+。

在第一高电压钳位电路中，当RF-为低时，电容C₁上极板为低，电容C₁下极板也为低，CMN₁栅极电压高于CMN₁的源极电压，CMN₁导通，DC+电荷流向电容C₁，使得C₁的下极板电压等于V_DC，此时C₁两端电压差为V_DC+V_RF，A点电位为V_DC。当RF-为高时，电容C₁上极板为高，电容C₁下极板也为高，CMN₁栅极电压低于CMN₁源极电压，CMN₁截止，电容C₁上的电压差保持不变，C₁下极板电压为V_DC+2V_RF，此时A点电位为V_DC+2V_RF因此，通过差分射频输入信号RF-的输入控制，得到A点电位范围(V_DC，V_DC+2V_RF)。

第二高电压钳位电路包括电容C₃和NMOS管CMN₃，其中电容C₃容值为5p，CMN₃尺寸为55um/0.18um。NMOS管CMN₃的衬底接其漏极。差分射频输入信号RF+连接电容C₃的上级板。电容C₃的下级板连接NMOS管CMN₃的源极，并形成第二高电压钳位电路的输出端。NMOS管CMN₃的漏极和栅极同时连接直流信号DC+。

在第二高电压钳位电路中，当RF+为低时，电容C₃上极板为低，电容C₃下极板也为低，CMN₃栅极电压高于CMN₃的源极电压，CMN₃导通，DC+电荷流向电容C₃，使得C₃的下极板电压等于V_DC，此时C₃两端电压差为V_DC+V_RF，C点电位为V_DC。当RF+为高时，电容C₃上极板为高，电容C₃下极板也为高，CMN₃栅极电压低于CMN₃源极电压，CMN₃截止，电容C₃上的电压差保持不变，C₃下极板电压为V_DC+2V_RF，此时C点电位为V_DC+2V_RF因此，通过差分射频输入信号RF+的输入控制，得到C点电位范围(V_DC，V_DC+2V_RF)。

2个低电压钳位电路各包括1个电容和1个NMOS管。NMOS管作用是作为一个受输入信号控制的开关，以降低电容下极板电位，从而得到一个低电位输出。

第一低电压钳位电路包括电容C₂和NMOS管CMN₂，其中电容C₂容值为5p，CMN₂尺寸为55u/0.18um。NMOS管CMN₂的衬底接其漏极。差分射频输入信号RF-连接电容C₂的上级板。电容C₂的下级板连接NMOS管CMN₂漏极和栅极，并形成第一低电压钳位电路的输出端。NMOS管CMN₂源极连接直流信号DC-。

在第一低电压钳位电路中，当RF-为低时，电容C₂上极板为低，电容C₂下极板也为低，CMN₂栅极电压低于CMN₂源极电压，CMN₂截止，电容C₂上的电压差保持不变，由接下来的分析可知，C₂上电压差为V_DC+V_RF，因此，此时B电电位为-(V_DC+2V_RF)。当RF-为高时，电容C₂上极板为高，下极板也为高，CMN₂栅极电压高于CMN₂源极电压，CMN₂导通，电容C₂上电荷流向DC-，使得C₂的下极板电压逐渐降低并等于-V_DC，此时C₂两端电压差为V_DC+V_RF，此时C₂下极板电位为-V_DC，即B点电位为-V_DC。因此B点电位范围(-V_DC，-(V_DC+2V_RF))。

第二低电压钳位电路包括电容C₄和NMOS管CMN₄，其中电容C₄容值为5p，CMN₄尺寸为55u/0.18um。差分射频输入信号RF+连接电容C₄的上级板。电容C₄的下级板连接NMOS管CMN₄漏极和栅极，并形成第二低电压钳位电路的输出端。NMOS管CMN₄源极连接直流信号DC-。

在第二低电压钳位电路中，当RF+为低时，电容C₄上极板为低，电容C₄下极板也为低，CMN₄栅极电压低于CMN₄源极电压，CMN₄截止，电容C₄上的电压差保持不变，由接下来的分析可知，C₄上电压差为V_DC+V_RF，因此，此时D电电位为-(V_DC+2V_RF)。当RF+为高时，电容C₄上极板为高，下极板也为高，CMN₄栅极电压高于CMN₄源极电压，CMN₄导通，电容C₄上电荷流向DC-，使得C₄的下极板电压逐渐降低并等于-V_DC，此时C₄两端电压差为V_DC+V_RF，此时C₄下极板电位为-V_DC，即D点电位为-V_DC。因此D点电位范围(-V_DC，-(V_DC+2V_RF))。

2个输出电路各包括1个PMOS管和1个NMOS管。2个MOS管的作用是通过输入信号的控制，选择四个电压钳位电路中高电位和低电位进行输出，得到具有更大输出范围的差分差分输出信号Out-和Out+。

第一输出电路包括NMOS管MN₁和PMOS管MP₁，其中MN₁尺寸为3um/0.18um，MP₁尺寸为9um/0.18um。NMOS管MN₁的衬底接其源极。PMOS管MP₁的衬底接其源极。PMOS管MP₁的源极接第一高电压钳位电路的输出端。NMOS管MN₁的源极接第一低电压钳位电路的输出端。差分射频输入信号RF+同时连接NMOS管MN₁和PMOS管MP₁的栅极。NMOS管MN₁和PMOS管MP₁的漏极相连，并输出差分输出信号Out-。

在第一输出电路中，控制差分射频输入信号RF+为高时，MN₁导通，MP₁截止，输出电压V_Out-等于B点电压，即V_Out-＝-(V_DC+2V_RF)。控制差分射频输入信号RF+为低时，MN₁截止，MP₁导通，输出电压V_Out-等于A点电压，即V_Out-＝V_DC+2V_RF。即输出范围为(-(V_DC+2V_RF)，V_DC+2V_RF)。

第二输出电路包括NMOS管MN₂和PMOS管MP₂，其中MN₂尺寸为3um/0.18um，MP₂尺寸为9um/0.18um。NMOS管MN₂的衬底接其源极。PMOS管MP₂的衬底接其源极。PMOS管MP₂的源极接第二高电压钳位电路的输出端。NMOS管MN₂的源极接第二低电压钳位电路的输出端。差分射频输入信号RF+同时连接NMOS管MN₂和PMOS管MP₂的栅极。NMOS管MN₂和PMOS管MP₂的漏极相连，并输出差分输出信号Out+。

在第二输出电路中，控制差分射频输入信号RF-为高时，MN₂导通，MP₂截止，输出电压V_Out+等于D点电压，即V_Out+＝-(V_DC+2V_RF)。控制差分射频输入信号RF-为低时，MN₂截止，MP₂导通，输出电压V_Out+等于C点电压，即V_Out+＝V_DC+2V_RF。即输出范围为(-(V_DC+2V_RF)，V_DC+2V_RF)。

图2为输入差分波形C：(V_RF+和V_RF-)与输出差分波B：(Out+和Out-)形对比图。根据不同的输入差分射频输入信号RF+，RF-得到的A、B、C和D点电位信息和输出信号V_Out-、V_Out+电位关系如表1所示：

表1

RF+

RF-

A

B

C

D

Out-

Out+

Out+-Out-

L

H

V<sub>DC</sub>+2V<sub>RF</sub>

-V<sub>DC</sub>

V<sub>DC</sub>

-V<sub>DC</sub>-2V<sub>RF</sub>

V<sub>DC</sub>+2V<sub>RF</sub>

-V<sub>DC</sub>-2V<sub>RF</sub>

-2V<sub>DC</sub>-4V<sub>RF</sub>

H

L

V<sub>DC</sub>

-V<sub>DC</sub>-2V<sub>RF</sub>

V<sub>DC</sub>+2V<sub>RF</sub>

-V<sub>DC</sub>

-V<sub>DC</sub>-2V<sub>RF</sub>

V<sub>DC</sub>+2V<sub>RF</sub>

2V<sub>DC</sub>+4V<sub>RF</sub>

表中：H表示控制电压高电平；L表示控制信号低电平。如A列第三行表示在RF+为H，RF-为L时，A点电位为V_DC，以此类推；根据实际情况得到的电压关系为V_RF>V_DC>0>-V_DC>-V_RF。

本实用新型通过对两种形式的能量进行整合，解决现有技术对单一能量要求严苛问题，降低最低启动电压。本实用新型使用范围广，可广泛应用在能量收集***中，降低自启动所需求的电压值。

需要说明的是，尽管以上本实用新型所述的实施例是说明性的，但这并非是对本实用新型的限制，因此本实用新型并不局限于上述具体实施方式中。在不脱离本实用新型原理的情况下，凡是本领域技术人员在本实用新型的启示下获得的其它实施方式，均视为在本实用新型的保护之内。

Claims (5)

1.一种应用于能量收集***的多能量融合升压电路，其特征是，包括2个多能量升压单元；每个多能量升压单元各由1个高电压钳位电路、1个低电压钳位支路和1个输出电路构成；

第一高电压钳位电路包括电容C₁和NMOS管CMN₁；NMOS管CMN₁的衬底接其漏极；差分射频输入信号RF-连接电容C₁的上级板；电容C₁的下级板连接NMOS管CMN₁的源极，并形成第一高电压钳位电路的输出端；NMOS管CMN₁的漏极和栅极同时连接直流信号DC+；

第一低电压钳位电路包括电容C₂和NMOS管CMN₂；NMOS管CMN₂的衬底接其漏极；差分射频输入信号RF-连接电容C₂的上级板；电容C₂的下级板连接NMOS管CMN₂漏极和栅极，并形成第一低电压钳位电路的输出端；NMOS管CMN₂源极连接直流信号DC-；

第一输出电路包括NMOS管MN₁和PMOS管MP₁；NMOS管MN₁的衬底接其源极；PMOS管MP₁的衬底接其源极；PMOS管MP₁的源极接第一高电压钳位电路的输出端；NMOS管MN₁的源极接第一低电压钳位电路的输出端；差分射频输入信号RF+同时连接NMOS管MN₁和PMOS管MP₁的栅极；NMOS管MN₁和PMOS管MP₁的漏极相连，并输出差分输出信号Out-；

第二高电压钳位电路包括电容C₃和NMOS管CMN₃；NMOS管CMN₃的衬底接其漏极；差分射频输入信号RF+连接电容C₃的上级板；电容C₃的下级板连接NMOS管CMN₃的源极，并形成第二高电压钳位电路的输出端；NMOS管CMN₃的漏极和栅极同时连接直流信号DC+；

第二低电压钳位电路包括电容C₄和NMOS管CMN₄；NMOS管CMN₄的衬底接其漏极；差分射频输入信号RF+连接电容C₄的上级板；电容C₄的下级板连接NMOS管CMN₄漏极和栅极，并形成第二低电压钳位电路的输出端；NMOS管CMN₄源极连接直流信号DC-；

第二输出电路包括NMOS管MN₂和PMOS管MP₂；NMOS管MN₂的衬底接其源极；PMOS管MP₂的衬底接其源极；PMOS管MP₂的源极接第二高电压钳位电路的输出端；NMOS管MN₂的源极接第二低电压钳位电路的输出端；差分射频输入信号RF+同时连接NMOS管MN₂和PMOS管MP₂的栅极；NMOS管MN₂和PMOS管MP₂的漏极相连，并输出差分输出信号Out+。

2.根据权利要求1所述的一种应用于能量收集***的多能量融合升压电路，其特征是，电容C₁～C₄的参数相同。

3.根据权利要求1所述的一种应用于能量收集***的多能量融合升压电路，其特征是，NMOS管CMN₁～CMN₄的参数相同。

4.根据权利要求1所述的一种应用于能量收集***的多能量融合升压电路，其特征是，PMOS管MP₁宽长比是NMOS管MN₁宽长比的3倍。

5.根据权利要求1所述的一种应用于能量收集***的多能量融合升压电路，其特征是，PMOS管MP₂宽长比是NMOS管MN₂宽长比的3倍。

Images