CN208797042U - 一种倒装led芯片封装支架 - Google Patents

一种倒装led芯片封装支架 Download PDF

Info

Publication number
CN208797042U
CN208797042U CN201821619737.1U CN201821619737U CN208797042U CN 208797042 U CN208797042 U CN 208797042U CN 201821619737 U CN201821619737 U CN 201821619737U CN 208797042 U CN208797042 U CN 208797042U
Authority
CN
China
Prior art keywords
groove
metal plate
led chips
corner area
flip led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201821619737.1U
Other languages
English (en)
Inventor
李若尧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201821619737.1U priority Critical patent/CN208797042U/zh
Application granted granted Critical
Publication of CN208797042U publication Critical patent/CN208797042U/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Device Packages (AREA)

Abstract

本实用新型涉及一种倒装LED芯片封装支架,包括作为电极的第一金属板和第二金属板以及绝缘的塑封体,所述第一金属板和第二金属板并排间隔设置并被塑封体包覆固定成一体,所述塑封体上具有与倒装LED芯片正、负电极相对应的第一凹槽和第二凹槽,所述第一凹槽位于第一金属板上并将第一金属板的对应区域裸露,所述第二凹槽位于第二金属板上并将第二金属板的对应区域裸露,所述第一凹槽和第二凹槽上都具有一溢流口,以解决现有的倒装LED芯片通过锡膏焊接时存在虚焊或者短路的问题。

Description

一种倒装LED芯片封装支架
技术领域
本实用新型涉及LED封装领域,具体是涉及一种倒装LED芯片晶元级封装支架。
背景技术
倒装芯片与正装芯片相比,它具有较好的散热功能,具有低电压、高亮度、高可靠性、高饱和电流密度等优点,因此倒装芯片在大功率LED器件上有着广泛的应用。
现有的倒装芯片一般是通过共晶焊或者锡焊的方式固定在封装支架上,但由于共晶焊需要采用专用的共晶焊支架和共晶焊设备,导致了共晶焊的成本远高于锡焊。而锡焊通常是在支架固晶区点锡膏,然后将倒装芯片贴放在锡膏上,芯片电极与锡膏对应,经过回流焊,实现固晶。但由于锡膏的不易控制,当锡膏量少时,锡膏无法均匀的分布在芯片电极和金属支架之间,使得芯片电极和金属支架之间会存在空洞,甚至存在没有焊接在一起存在虚焊的问题;当锡膏量多时,由于支架的两个电极之间的绝缘层间距比较小,而且倒装芯片的两个电极的之间的间隙也比较小,会存在点在支架两个电极上的锡膏跨过绝缘层连接在一起,造成短路。
实用新型内容
本实用新型旨在提供一种倒装LED芯片封装支架,以解决现有的倒装LED芯片通过锡膏焊接时存在虚焊或者短路的问题。
具体方案如下:
一种倒装LED芯片封装支架,包括作为电极的第一金属板和第二金属板以及绝缘的塑封体,所述第一金属板和第二金属板并排间隔设置并被塑封体包覆固定成一体,所述塑封体上具有与倒装LED芯片正、负电极相对应的第一凹槽和第二凹槽,所述第一凹槽位于第一金属板上并将第一金属板的对应区域裸露,所述第二凹槽位于第二金属板上并将第二金属板的对应区域裸露,所述第一凹槽和第二凹槽上都具有一溢流口。
进一步的,所述塑封体上还具有第一切角区域和第二切角区域,所述第一切角区域和第二切角区域的底面分别与第一凹槽和第二凹槽的底面齐平,所述第一凹槽的溢流口与第一切角区域连通,所述第二凹槽的溢流口与第二切角区域连通。
进一步的,所述塑封体为长方体形状,所述第一切角区域和第二切角区域都位于塑封体的边角处。
进一步的,所述第一切角区域具有与第一凹槽重叠的第一重叠区域,所述第二切角区域具有与第二凹槽重叠的第二重叠区域,所述第一凹槽和第二凹槽的溢流口分别位于第一重叠区域和第二重叠区域上。
进一步的,所述第一切角区域或第二切角区域上设置有标记点。
进一步的,所述第一凹槽和第二凹槽的深度均为0.05~0.1mm。
本实用新型提供的倒装LED芯片封装支架与现有技术相比较具有以下优点:本实用新型提供的倒装LED芯片封装支架在支架上分别形成用于容置锡膏的第一凹槽和第二凹槽,并且第一凹槽和第二凹槽上均具有溢流口,因此在用锡膏进行固晶的时候,可以点较多量的锡膏,然后将倒装LED芯片贴放在锡膏上,轻压倒装LED芯片以使多余的锡膏从溢流口中排出,经过回流焊后,溢出的锡膏变成锡珠,将锡珠轻轻刮掉即可,可以保证倒装LED芯片的焊接质量,避免虚焊或者短路。
附图说明
图1示出了倒装LED芯片封装支架的示意图。
图2示出了倒装LED芯片封装支架的焊接有倒装LED芯片的剖视图。
具体实施方式
为进一步说明各实施例,本实用新型提供有附图。这些附图为本实用新型揭露内容的一部分,其主要用以说明实施例,并可配合说明书的相关描述来解释实施例的运作原理。配合参考这些内容,本领域普通技术人员应能理解其他可能的实施方式以及本实用新型的优点。图中的组件并未按比例绘制,而类似的组件符号通常用来表示类似的组件。
现结合附图和具体实施方式对本实用新型进一步说明。
如图1和图2所示,本实用新型提供了一种倒装LED芯片封装支架,该封装支架包括了作为电极的第一金属板10和第二金属板20以及绝缘的塑封体30,所述第一金属板10和第二金属板20并排间隔设置并被塑封体30包覆固定成一体,其中,第一金属板10、第二金属板20通常采用导电性以及导热性良好的铜板作为主体,在铜板上依次电镀镍和镜片银层以增加其抗氧化能力以及和锡膏的结合力;塑封体则通常采用PPA、PCT或者EMC等常用的封装支架材料。
所述塑封体30上具有与倒装LED芯片40正、负电极40a和40b相对应的第一凹槽300和第二凹槽310,所述第一凹槽300位于第一金属板10上并将第一金属板10的对应区域裸露,所述第二凹槽310位于第二金属板20上并将第二金属板20的对应区域裸露,所述第一凹槽300和第二凹槽310上都具有一溢流口320a和320b。其中,所述第一凹槽300和第二凹槽310的深度均优选为0.05~0.1mm,以便于控制锡膏的量。
参考图1和图2,该倒装LED芯片封装支架用于固定倒装LED芯片的过程如下,首先将锡膏50点在第一凹槽300和第二凹槽310内,其中,锡膏50的量采用正公差的方式进行控制,以保证倒装LED芯片不会出现虚焊的问题;然后将倒装LED芯片40贴设在锡膏上,并且倒装LED芯片40的正、负电极分别与第一凹槽300和第二凹槽310相对应,然后轻压倒装LED芯片,以使锡膏50平铺在第一凹槽300和第二凹槽310内,并将多余的锡膏从溢流口中挤出,以防止锡膏50将倒装LED芯片40的正、负电极连接在一起;再将贴设有倒装LED芯片的封装支架用回流焊进行焊接操作,以将倒装LED芯片焊接在封装支架上;最后用工具(例如镊子等)将溢出的锡膏轻轻刮除即可(溢出的锡膏经回流焊后会变成锡珠,稍稍用力即可刮除)。
参考图1,在本实施例中,所述塑封体30上还具有第一切角区域330和第二切角区域340,所述第一切角区域330和第二切角区域340的底面分别与第一凹槽300和第二凹槽310的底面齐平,所述第一凹槽300的溢流口320a与第一切角区域330连通,所述第二凹槽310的溢流口320b与第二切角区域340连通,由于第一切角区域330和第二切角区域340的底面分别与第一凹槽300和第二凹槽310的底面齐平,因此多余的锡膏会优先从溢流口溢出至第一切角区域330和第二切角区域340上。
进一步的,所述塑封体30为长方体形状,所述第一切角区域330和第二切角区域340都位于塑封体的边角处,以便于第一切角区域330和第二切角区域340的形成。
更优选的,所述第一切角区域330具有与第一凹槽300重叠的第一重叠区域,所述第二切角区域340具有与第二凹槽310重叠的第二重叠区域,所述第一凹槽300和第二凹槽310的溢流口320a和320b分别位于第一重叠区域和第二重叠区域上,即第一切角区域330和第二切角区域340分别将第一凹槽300和第二凹槽310切除已交以形成溢流口。
优选的,所述第一切角区域330或第二切角区域340上设置有标记点,以标记该倒装LED芯片封装支架的正极或者负极,以便于后续的使用。
尽管结合优选实施方案具体展示和介绍了本实用新型,但所属领域的技术人员应该明白,在不脱离所附权利要求书所限定的本实用新型的精神和范围内,在形式上和细节上可以对本实用新型做出各种变化,均为本实用新型的保护范围。

Claims (6)

1.一种倒装LED芯片封装支架,其特征在于:包括作为电极的第一金属板和第二金属板以及绝缘的塑封体,所述第一金属板和第二金属板并排间隔设置并被塑封体包覆固定成一体,所述塑封体上具有与倒装LED芯片正、负电极相对应的第一凹槽和第二凹槽,所述第一凹槽位于第一金属板上并将第一金属板的对应区域裸露,所述第二凹槽位于第二金属板上并将第二金属板的对应区域裸露,所述第一凹槽和第二凹槽上都具有一溢流口。
2.根据权利要求1所述的倒装LED芯片封装支架,其特征在于:所述塑封体上还具有第一切角区域和第二切角区域,所述第一切角区域和第二切角区域的底面分别与第一凹槽和第二凹槽的底面齐平,所述第一凹槽的溢流口与第一切角区域连通,所述第二凹槽的溢流口与第二切角区域连通。
3.根据权利要求2所述的倒装LED芯片封装支架,其特征在于:所述塑封体为长方体形状,所述第一切角区域和第二切角区域都位于塑封体的边角处。
4.根据权利要求3所述的倒装LED芯片封装支架,其特征在于:所述第一切角区域具有与第一凹槽重叠的第一重叠区域,所述第二切角区域具有与第二凹槽重叠的第二重叠区域,所述第一凹槽和第二凹槽的溢流口分别位于第一重叠区域和第二重叠区域上。
5.根据权利要求2所述的倒装LED芯片封装支架,其特征在于:所述第一切角区域或第二切角区域上设置有标记点。
6.根据权利要求1所述的倒装LED芯片封装支架,其特征在于:所述第一凹槽和第二凹槽的深度均为0.05~0.1mm。
CN201821619737.1U 2018-09-30 2018-09-30 一种倒装led芯片封装支架 Expired - Fee Related CN208797042U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201821619737.1U CN208797042U (zh) 2018-09-30 2018-09-30 一种倒装led芯片封装支架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201821619737.1U CN208797042U (zh) 2018-09-30 2018-09-30 一种倒装led芯片封装支架

Publications (1)

Publication Number Publication Date
CN208797042U true CN208797042U (zh) 2019-04-26

Family

ID=66211475

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201821619737.1U Expired - Fee Related CN208797042U (zh) 2018-09-30 2018-09-30 一种倒装led芯片封装支架

Country Status (1)

Country Link
CN (1) CN208797042U (zh)

Similar Documents

Publication Publication Date Title
US8013441B2 (en) Power semiconductor device in lead frame employing connecting element with conductive film
JP2016532297A (ja) 半導体パッケージ構造及びその成形方法
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
CN207781646U (zh) 一种led芯片倒装焊接结构和led灯珠
CN101207095A (zh) 防止溢胶的球格阵列封装构造
CN205194694U (zh) 表面贴装电子器件
CN208797042U (zh) 一种倒装led芯片封装支架
CN102593067A (zh) 焊点高度可控的平面栅格阵列封装互连结构及其制造方法
CN105848426A (zh) 一种印刷线路板及其制造方法
CN105513977A (zh) 一种智能功率模块及其封装方法
CN112201628A (zh) 一种功率模块封装结构及其制备方法
JPWO2019163145A1 (ja) 半導体装置の製造方法
CN103201829A (zh) 电路装置及其制造方法
CN202075772U (zh) 接触式ic卡模块
CN107946269B (zh) 一种传感芯片的封装结构及其封装方法
CN102403236B (zh) 芯片外露的半导体器件及其生产方法
CN108807352B (zh) 一种新型led灯丝制作方法
CN211656532U (zh) 一种d2pak封装mos管的pcb贴片结构
CN110211887A (zh) 一种用于大电流电源模块引线键合的锁料孔铜片焊接工艺
CN103441116A (zh) 一种半导体封装件及其制造方法
CN108630798A (zh) 覆晶式led导热构造
JP2005123463A (ja) 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器
CN208014686U (zh) 一种传感芯片的封装结构
CN210245550U (zh) 无引线封装led光源
CN102034781B (zh) 在引线框架和晶圆上印刷粘接材料的半导体封装及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190426

Termination date: 20190930