JP2016532297A - 半導体パッケージ構造及びその成形方法 - Google Patents

半導体パッケージ構造及びその成形方法 Download PDF

Info

Publication number
JP2016532297A
JP2016532297A JP2016537120A JP2016537120A JP2016532297A JP 2016532297 A JP2016532297 A JP 2016532297A JP 2016537120 A JP2016537120 A JP 2016537120A JP 2016537120 A JP2016537120 A JP 2016537120A JP 2016532297 A JP2016532297 A JP 2016532297A
Authority
JP
Japan
Prior art keywords
pin
heat sink
frame
lead frame
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016537120A
Other languages
English (en)
Inventor
曹周
Original Assignee
杰群電子技術（東莞）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 杰群電子技術（東莞）有限公司 filed Critical 杰群電子技術（東莞）有限公司
Publication of JP2016532297A publication Critical patent/JP2016532297A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75272—Oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本発明は、半導体パッケージ構造及びその成形方法を提供し、前記半導体パッケージ構造は、ヒートシンクフレーム（２）とリードフレーム（１）とを含み、前記ヒートシンクフレーム（２）にヒートシンク（４）が接続され、前記リードフレーム（１）のチップキャリア（２１）にチップ（３）が貼り付けられ、前記ヒートシンク（４）とチップ（３）とは結合材（５）により接続され、前記リードフレーム（１）に第１ピン（２２）が設けられ、前記ヒートシンクフレーム（２）に第２ピン（４３）と第３ピン（４４）とが設けられている。前記半導体パッケージ構造の成形方法は、第２ピン（４３）と第３ピン（４４）をヒートシンク（４）の上面に設置し、第１ピン（２２）はチップキャリア（２１）の底部の電極と接続されて電流の入力端となり、ヒートシンクフレーム（２）における３つの第２ピン（４３）はチップ（３）の上面の電極と接続されて電流の出力端となり、ヒートシンクフレーム（２）における第３ピン（４４）は導線が溶接されて電流の制御端となる。これによって、導線の使用が大幅に減少され、熱量の消耗が減少される。射出成形後、半導体の両面からコロイドが露出することで、両面放熱を実現し、半導体の放熱機能を向上させる。

Description

本出願は、２０１３年０９月２６日に提出され、出願番号が２０１３１０４４３９６３．４であり、出願人が「杰群電子科技（東莞）有限公司」であり、発明の名称が「半導体パッケージ構造及びその成形方法」である中国特許出願の優先権を主張するものであり、当該中国出願はその全文が引用により本出願に組み入れられる。
本発明は半導体パッケージ分野に関し、具体的には、半導体パッケージ構造及びその成形方法に関する。
近年、半導体部品の集積度がますます高くなることに伴い、その記憶容量、信号処理速度及びパワーもますます高くなるが、その体積がますます小さくなっている。このような傾向により半導体集積回路の急速な発展が加速されている。その中、リードフレームは、半導体集積回路の骨格であり、集積回路又はディスクリート素子のチップキャリヤーとして、ボンディングワイヤによりチップ内部回路の引出端とアウターリードとの電気的接続を実現し電気回路を形成する重要な部材であり、外部導線と接続する架け橋として働く。リードフレームはチップキャリアとピンとからなる。その中、チップキャリアはパッケージング工程でチップに機械的支持を提供し、ピンはチップをパッケージの外に接続する電気的通路である。リードフレームは、まず、電子素子パッケージングにおいて支持作用を果たしながら、樹脂がリード間で突然に湧き出ることを防止し、プラスチックに支持を提供し、次に、チップを基板に接続してチップ配線回路基板の電気チャネル及びホットチャネルを提供するように機能することが明らかである。集積回路が使用されている際に、熱量の発生が避けられず、特に、出力が大きい回路では、より多い熱量が発生するため、作業時にリードフレームが良い熱伝導性を持つことが求められ、さもなければ、作業時には熱量が多いにもかかわらずすぐに放熱できなくなり、チップが焼損される恐れがある。リードフレームは主に、集積回路チップに機械的支持キャリヤーを提供し、導電媒体として集積回路を外部回路に接続して電気信号を伝送し、及びパッケージ材料とともにチップが作業時に発生した熱を外に発散させるように機能する。
従来のリードフレームは、ヒートシンクにより熱を発散させるが、チップにピンが多過ぎるため、放熱が遅過ぎるという欠点を有するとともに、従来のリードフレームとヒートシンクとの結合には他の欠陥が多く存在し、例えば、結合が精確ではなく、効率が低いとの欠陥などが挙げられる。
特許文献１の中国実用新案には、リードフレームとヒートシンクとを含むリードフレームの放熱パッケージ構造が開示され、その中、前記リードフレームの周りに貫通穴が開けられ、前記貫通穴と嵌合するように、ヒートシンクに突起部が設けられており、前記リードフレーム及びヒートシンクとは、貫通穴と突起部とがパンチングされて係合することにより接続されている。前記パッケージ構造では、突起部のパンチング係合との接続方法が採用されたが、放熱機能には限りがある。
特許文献２には、集積回路リードフレームのヒートシンクが開示されており、当該実用新案に関する集積回路リードフレームのヒートシンクは、フィンの底面の中部に凹溝が設けられ、凹溝内には凹溝と一致するようにマッチングされるインサートが設けられており、インサートの外面にＡｇめっき層を有する。しかし前記集積回路リードフレームのヒートシンクの放熱機能には限りがある。
中国実用新案第２０１６２９３０５号明細書 中国実用新案第２０２３９４９５１号明細書
本発明は、構造が明確で簡潔であり、放熱機能が優れた半導体パッケージ構造を提供するとともに、少なくともパッケージ構造が明確で簡潔であり、放熱機能が優れたことを実現する半導体パッケージ構造の成形方法を提供する。
本発明は、まず、ヒートシンクフレームとリードフレームとを含み、前記ヒートシンクフレームにヒートシンクが接続され、前記リードフレームのチップキャリアにチップが貼り付けられ、前記ヒートシンクとチップとは結合材により接続され、前記リードフレームに第１ピンが設けられ、前記ヒートシンクフレームに第２ピンと第３ピンとが設けられている半導体パッケージ構造を提供する。
その中、前記リードフレームにおける４つの第１ピンはチップキャリアの底部の電極と接続されて電流の入力端となり、ヒートシンクフレームにおける３つの第２ピンはチップの上面の電極と接続されて電流の出力端となり、ヒートシンクフレームにおける第３ピンは導線が溶接されて電流の制御端となる。
好ましくは、リードフレームとヒートシンクフレームとの位置の精確な重ね合いを制御するため、前記リードフレームに位置決め溝が設けられ、前記ヒートシンクフレームに位置決めピンが設けられている。
好ましくは、チップキャリアとヒートシンクとをそれぞれのフレームに接続し、及び接続強度を向上させるため、前記リードフレームとヒートシンクフレームには、ぞれぞれ第１リンクロッドと第２リンクロッドとが設けられている。
本発明は同時に半導体パッケージ構造の成形方法を提供し、当該方法は、
リードフレームのチップキャリアの周りにハーフエッチング領域が設けられ、第１ピンがチップキャリアに接続され、チップキャリアの電極を直接第１ピンと導通させ、前記第１ピンに第１半田上がり穴が設けられ、前記リードフレームに位置決め溝と第１リンクロッドとが更に設けられている、リードフレームを準備するステップと、
結合材によりチップキャリアにチップを溶接する、チップ溶接ステップと、
ヒートシンクフレームに第２ピンと第３ピンとが設けられ、第２ピンと第３ピンとに第２半田上がり穴がそれぞれ設けられ、前記ヒートシンクフレームに第２リンクロッドと位置決めピンとが更に設けられ、前記ヒートシンクフレームにヒートシンクが接続されている、ヒートシンクフレームを準備するステップと、
結合材によりヒートシンクとチップとを溶接するとともに、ヒートシンクフレームにおける位置決めピンをリードフレームにおける位置決め溝に差し込む、チップとヒートシンクとの溶接ステップと、
導線により第３ピンをチップと接続して導通を実現する、導線溶接ステップと、
導線が溶接された半導体を治具に載せてオーブンに送り込んでベーキングし、ベーキング後の結合材が固化し、これによって、半導体全体の高度が確定される、ベーキングステップと、
リードフレームの背面に粘着テーピングを貼り付けることによって、射出時に半導体の上面と粘着テーピングの表面とが研磨工具の上下面に貼合され、これによって、成形後に半導体の両面からコロイドが露出する、射出成形ステップと、
コロイドの外に露出している第１ピン、第２ピン、第３ピン及びリードフレームにＳｎ層をめっきし、この時、第１半田上がり穴と第２半田上がり穴とにもＳｎ層をめっきする、電気めっきステップと、モールドを使用して余分のリードフレーム、ヒートシンクフレーム、第１リンクロッド及び第２リンクロッドをカットするとともに、第１ピン、第２ピン及び第３ピンの余分をカットする、ピンのカットと成形ステップと、を含む。
好ましくは、前記ヒートシンクフレームに、チップ上のヒートシンクのバランスを取るための支持ピンが設けられている。
好ましくは、取り付ける際に各ピンのピン位置を区別できず半導体を逆に取り付けることを防止するため、前記リードフレームにピン位置識別穴が設けられている。
その中、射出時に樹脂を確実に保持できるために、前記リードフレーム及びヒートシンクフレームに背面ハーフエッチング領域と正面ハーフエッチング領域とが設けられている。
より好ましくは、余分がカットされた後、第１ピン、第２ピン及び第３ピンにできるだけＳｎ層を多く含ませるために、第１ピン、第２ピン、及び第３ピンをカットする際のカット位置は第１半田上がり穴と第２半田上がり穴にある。
より好ましくは、溶接の能率を向上させるために、チップにヒートシンクを溶接する際に、一回の溶接に付きリードフレーム毎に１００個のヒートシンクを溶接する。
本発明は、少なくとも以下の利点を有する：
１、第２ピンと第３ピンとをヒートシンクの上面に設置することで、導線の使用を減少し、作業のプロセスを減少し、放熱を加速するとともに、第２リンクロッドの使用を減少し、後続の射出成形及び第２リンクロッドをカットする課題を解決する。
２、第１ピンはチップキャリアの底部の電極と接続されて電流の入力端となり、ヒートシンクフレームにおける３つの第２ピンはチップの上面の電極と接続されて電流の出力端となり、ヒートシンクフレームにおける第３ピンは導線が溶接されて電流の制御端となる。これによって、導線の使用が大幅に減少され、熱量の消耗が減少される。
３、射出成形後、半導体の両面からコロイドが露出することで、両面放熱を実現し、半導体の放熱機能を向上させる。
４、位置決め溝と位置決めピンにより、リードフレームとヒートシンクフレームとの位置の重ね合いを精確に制御できる。
５、第１半田上がり穴と第２半田上がり穴とを設置することにより、ピンのカットと成形後に側壁におけるＳｎ層を残し、半導体と回路板との溶接の信頼性を向上させる。
６、ヒートシンクを一定の高度で突出させ、治具による押圧とベーキングを行い、及びリードフレームに粘着テーピングを貼り付ける工程などにより、コロイドの溢出やチップの破裂を効果的に防止する。
本発明の実施例又は従来技術に関する技術方案をより明確に説明するために、以下、実施例又は従来技術を説明する過程で使用される図面を簡単に紹介する。明らかなように、後述される図面は本発明のいくつかの実施例だけであり、当業者は、創造的な労働を行わない前提下で、これらの図面に応じて他の図面を獲得することもできる。
図１は本発明の半導体パッケージ構造の構造概略図である。 図２は本発明のリードフレームの構造概略図である。 図３は本発明のリードフレームの側面図である。 図４は本発明のヒートシンクフレームの構造概略図である。 図５は本発明のヒートシンクフレームの側面図である。
以下、本発明の実施例における図面を結合しながら、本発明の実施例における技術方案を明確で完全に記載する。本発明の実施例に基づいて、当業者が創造的な労働を行わない前提下で獲得した全ての他の実施例は本発明の保護範囲に属するものである。
本発明の図１〜図５を参照すると、本発明は、ヒートシンクフレーム２とリードフレーム１とを含み、ヒートシンクフレーム２にヒートシンク４が接続され、リードフレーム１のチップキャリア２１にチップ３が貼り付けられ、ヒートシンク４とチップ３とは結合材５により接続され、その中、リードフレーム１に第１ピン２２が設けられ、ヒートシンクフレーム２に第２ピン４３と第３ピン４４とが設けられている半導体パッケージ構造を提供する。
具体的には、リードフレーム１における４つの第１ピン２２はチップキャリア２１の底部の電極と接続されて電流の入力端となり、ヒートシンクフレーム２における３つの第２ピン４３はチップ３の上面の電極と接続されて電流の出力端となり、ヒートシンクフレーム２における第３ピン４４は導線が溶接されて電流の制御端となる。
具体的には、リードフレーム１に位置決め溝２５が設けられ、ヒートシンクフレーム２に位置決めピン４８が設けられている。更に具体的には、リードフレーム１とヒートシンクフレーム２には、ぞれぞれ第１リンクロッド２７と第２リンクロッド４６とが設けられている。その中、結合材５は、当業者が公知する任意種類の結合材の一つであり、本発明におけるその目的を達成できれば良い。
図１〜図５を参照すると、本発明は同時に半導体パッケージ構造の成形方法を提供し、当該方法は、
リードフレーム１のチップキャリア２１の周りにハーフエッチング領域２３が設けられ、第１ピン２２がチップキャリア２１に接続され、チップキャリア２１の電極を直接第１ピン２２と導通させ、前記第１ピン２２に第１半田上がり穴２４が設けられ、前記リードフレーム１に位置決め溝２５、ピン位置識別穴２６及び第１リンクロッド２７が更に設けられている、リードフレーム１を準備するステップと、
結合材５によりチップキャリア２１の上面にチップ３を溶接する、チップ３の溶接ステップと、
前記ヒートシンクフレーム２に背面ハーフエッチング領域４１と正面ハーフエッチング領域４２とが設けられているとともに、第２ピン４３と第３ピン４４とが設けられ、第２ピン４３と第３ピン４４とに第２半田上がり穴４５が設けられ、前記ヒートシンクフレーム２に第２リンクロッド４６、支持ピン４７及び位置決めピン４８とが更に設けられ、前記ヒートシンクフレーム２にヒートシンク４が接続されている、ヒートシンクフレーム２を準備するステップと、
結合材５によりヒートシンク４とチップ３とを溶接するとともに、ヒートシンクフレーム２における位置決めピン４８をリードフレーム１における位置決め溝２５に差し込む、チップ３とヒートシンク４との溶接ステップと、
導線により第３ピン４４をチップ３と接続して導通を実現する、導線溶接ステップと、
導線が溶接された半導体を治具に載せてオーブンに送り込んでベーキングし、ベーキング後の結合材が固化し、これによって、半導体全体の高度が確定される、ベーキングステップと、
リードフレーム１の背面に粘着テーピングを貼り付けることによって、射出時に半導体の上面と粘着テーピングの表面とが研磨工具の上下面に貼合され、これによって、成形後に半導体の両面からコロイドが露出する、射出成形ステップと、
コロイドの外に露出している第１ピン２２、第２ピン４３、第３ピン４４及びリードフレーム１にＳｎ層をめっきし、この時、第１半田上がり穴２４と第２半田上がり穴４５とにもＳｎ層をめっきする、電気めっきステップと、モールドを使用して余分のリードフレーム１、ヒートシンクフレーム２、第１リンク２７及び第２リンク４６をカットするとともに、第１ピン２２、第２ピン４３及び第３ピン４４の余分をカットする、ピンのカットと成形ステップと、を含む。
上記内容は、具体的な好適実施形態を結合して本発明について行われたより詳しい説明であり、本発明の具体的な実施がこれらの説明に限定されると認定してはいけない。当業者にとって、発明の要旨から逸脱しない前提下で、いくつか簡単な推論又は置換を行うことができるが、これらは本発明が保護しようとする範囲に属するものである。

Claims (10)

  1. ヒートシンクフレームとリードフレームとを含み、前記ヒートシンクフレームにヒートシンクが接続され、前記リードフレームのチップキャリアにチップが貼り付けられ、前記ヒートシンクとチップとは結合材により接続されている半導体パッケージ構造であって、前記リードフレームに第１ピンが設けられ、前記ヒートシンクフレームに第２ピンと第３ピンとが設けられている、ことを特徴とする半導体パッケージ構造。
  2. 前記リードフレームにおける４つの第１ピンはチップキャリアの底部の電極と接続されて電流の入力端となり、ヒートシンクフレームにおける３つの第２ピンはチップの上面の電極と接続されて電流の出力端となり、ヒートシンクフレームにおける第３ピンは導線が溶接されて電流の制御端となる、ことを特徴とする請求項１に記載の半導体パッケージ構造。
  3. 前記リードフレームに位置決め溝が設けられ、前記ヒートシンクフレームに位置決めピンが設けられている、ことを特徴とする請求項２に記載の半導体パッケージ構造。
  4. 前記リードフレームとヒートシンクフレームには、ぞれぞれ第１リンクロッドと第２リンクロッドとが設けられている、ことを特徴とする請求項１に記載の半導体パッケージ構造。
  5. 半導体パッケージ構造の成形方法であって、
    リードフレームのチップキャリアの周りにハーフエッチング領域が設けられ、第１ピンがチップキャリアに接続され、チップキャリアの電極を直接第１ピンと導通させ、前記第１ピンに第１半田上がり穴が設けられ、前記リードフレームに位置決め溝と第１リンクロッドとが更に設けられている、リードフレームを準備するステップと、
    結合材によりチップキャリアにチップを溶接する、チップ溶接ステップと、
    ヒートシンクフレームに第２ピンと第３ピンとが設けられ、第２ピンと第３ピンとに第２半田上がり穴がそれぞれ設けられ、前記ヒートシンクフレームに第２リンクロッドと位置決めピンとが更に設けられ、前記ヒートシンクフレームにヒートシンクが接続されている、ヒートシンクフレームを準備するステップと、
    結合材によりヒートシンクとチップとを溶接するとともに、ヒートシンクフレームにおける位置決めピンをリードフレームにおける位置決め溝に差し込む、チップとヒートシンクとの溶接ステップと、
    導線により第３ピンをチップと接続して接続を実現する、導線溶接ステップと、
    導線が溶接された半導体を治具に載せてオーブンに送り込んでベーキングし、ベーキング後の結合材が固化し、これによって、半導体全体の高度が確定される、ベーキングステップと、
    リードフレームの背面に粘着テーピングを貼り付けることによって、射出時に半導体の上面と粘着テーピングの表面とが研磨工具の上下面に貼合され、これによって、成形後に半導体の両面からコロイドが露出する、射出成形ステップと、
    コロイドの外に露出している第１ピン、第２ピン、第３ピン及びリードフレームにＳｎ層をめっきし、この時、第１半田上がり穴と第２半田上がり穴とにもＳｎ層がめっきされる、電気めっきステップと、
    モールドを使用して余分のリードフレーム、ヒートシンクフレーム、第１リンクロッド及び第２リンクロッドをカットするとともに、第１ピン、第２ピン及び第３ピンの余分をカットする、ピンのカットと成形ステップと、を含む、ことを特徴とする半導体パッケージ構造の成形方法である。
  6. 前記ヒートシンクフレームに、チップ上のヒートシンクのバランスを取るための支持ピンが設けられている、ことを特徴とする請求項５に記載の半導体パッケージ構造の成形方法。
  7. 前記リードフレームにピン位置識別穴が設けられている、ことを特徴とする請求項５に記載の半導体パッケージ構造の成形方法。
  8. 前記ヒートシンクフレームに、背面ハーフエッチング領域と正面ハーフエッチング領域とが設けられている、ことを特徴とする請求項５に記載の半導体パッケージ構造の成形方法。
  9. 第１ピン、第２ピン、及び第３ピンをカットする際のカッティング位置は第１半田上がり穴と第２半田上がり穴にある、ことを特徴とする請求項５に記載の半導体パッケージ構造の成形方法。
  10. チップにヒートシンクを溶接する際に、一回の溶接につきリードフレーム毎に１００個のヒートシンクを溶接する、ことを特徴とする請求項５に記載の半導体パッケージ構造の成形方法。
JP2016537120A 2013-09-26 2014-09-26 半導体パッケージ構造及びその成形方法 Pending JP2016532297A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310443963.4 2013-09-26
CN201310443963.4A CN103531551A (zh) 2013-09-26 2013-09-26 一种半导体封装结构及其成型方法
PCT/CN2014/087508 WO2015043499A1 (zh) 2013-09-26 2014-09-26 一种半导体封装结构及其成型方法

Publications (1)

Publication Number Publication Date
JP2016532297A true JP2016532297A (ja) 2016-10-13

Family

ID=49933442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016537120A Pending JP2016532297A (ja) 2013-09-26 2014-09-26 半導体パッケージ構造及びその成形方法

Country Status (4)

Country Link
US (1) US9673138B2 (ja)
JP (1) JP2016532297A (ja)
CN (1) CN103531551A (ja)
WO (1) WO2015043499A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104465597B (zh) * 2014-12-08 2018-02-16 杰群电子科技（东莞）有限公司 一种四面无引脚扁平半导体器件封装结构及封装方法
US20160276185A1 (en) * 2015-03-17 2016-09-22 Texas Instruments Incorporated Method and apparatus for making integrated circuit packages
CN105810648A (zh) * 2016-05-06 2016-07-27 上海凯虹科技电子有限公司 封装体及封装方法
CN106876342A (zh) * 2016-12-19 2017-06-20 杰群电子科技（东莞）有限公司 一种双面散热半导体元件的制造方法
CN107660003B (zh) * 2017-10-23 2024-04-16 伟创力电子技术(苏州)有限公司 一种散热片加热装置
CN110416093A (zh) * 2018-04-26 2019-11-05 珠海格力电器股份有限公司 一种半导体器件及其封装方法、集成半导体器件
CN110661169A (zh) * 2018-06-28 2020-01-07 潍坊华光光电子有限公司 一种小尺寸低成本smd封装vcsel的制备方法
CN112117251B (zh) * 2020-09-07 2022-11-25 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
CN113066777A (zh) * 2021-03-03 2021-07-02 福建福顺半导体制造有限公司 一种高散热型半导体器件结构
CN112992819B (zh) * 2021-04-26 2022-03-18 佛山市国星光电股份有限公司 一种封装器件及其制作方法
CN113394177A (zh) * 2021-08-18 2021-09-14 瑞能半导体科技股份有限公司 半导体封装结构及其制造方法
TWI814424B (zh) * 2022-06-07 2023-09-01 強茂股份有限公司 薄型化半導體封裝件及其封裝方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324258U (ja) * 1976-08-09 1978-03-01
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP2006066813A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体装置
JP2009295713A (ja) * 2008-06-04 2009-12-17 Denso Corp モールドパッケージの実装構造
JP2010533382A (ja) * 2007-07-12 2010-10-21 ヴィシャイ ジェネラル セミコンダクター エルエルシー パワー半導体ダイおよび露出表面部分を有するヒートシンクを含むサブアセンブリ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
JPH08181266A (ja) * 1994-12-21 1996-07-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
US5822848A (en) * 1996-06-04 1998-10-20 Industrial Technology Research Institute Lead frame having a detachable and interchangeable die-attach paddle
US5798570A (en) * 1996-06-28 1998-08-25 Kabushiki Kaisha Gotoh Seisakusho Plastic molded semiconductor package with thermal dissipation means
JP2004066813A (ja) * 1998-07-21 2004-03-04 Ricoh Co Ltd 液体噴射記録装置
TW423124B (en) * 1998-11-27 2001-02-21 Walsin Advanced Electronics Lead frame with heat dissipation plate
TWI264096B (en) * 2002-04-02 2006-10-11 Siliconware Precision Industries Co Ltd Semiconductor package with heat-dissipating structure
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
CN1567585A (zh) * 2003-06-20 2005-01-19 晶致半导体股份有限公司 具有散热片的半导体封装体
CN100388475C (zh) * 2005-04-22 2008-05-14 晶致半导体股份有限公司 导线架及应用该导线架的封装结构
JP2012033665A (ja) * 2010-07-30 2012-02-16 On Semiconductor Trading Ltd 半導体装置及びその製造方法
CN203536411U (zh) * 2013-09-26 2014-04-09 杰群电子科技（东莞）有限公司 一种半导体封装结构
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5324258U (ja) * 1976-08-09 1978-03-01
JP2004079760A (ja) * 2002-08-19 2004-03-11 Nec Electronics Corp 半導体装置及びその組立方法
JP2004153234A (ja) * 2002-09-05 2004-05-27 Toshiba Corp 半導体装置
JP2006066813A (ja) * 2004-08-30 2006-03-09 Renesas Technology Corp 半導体装置
JP2010533382A (ja) * 2007-07-12 2010-10-21 ヴィシャイ ジェネラル セミコンダクター エルエルシー パワー半導体ダイおよび露出表面部分を有するヒートシンクを含むサブアセンブリ
JP2009295713A (ja) * 2008-06-04 2009-12-17 Denso Corp モールドパッケージの実装構造

Also Published As

Publication number Publication date
WO2015043499A1 (zh) 2015-04-02
US20160225704A1 (en) 2016-08-04
CN103531551A (zh) 2014-01-22
US9673138B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP2016532297A (ja) 半導体パッケージ構造及びその成形方法
CN103179781A (zh) 提高表面贴装器件印制板导热能力的方法
KR20090004908A (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
CN105280626A (zh) 超小超薄高光效侧射型高亮白光led元件
JP2017139290A (ja) 樹脂封止型半導体装置
CN101740528B (zh) 增进散热的无外引脚式半导体封装构造及其组合
TWI697058B (zh) 具堅實導電及導熱性銅質線路之電路元件封裝方法及其封裝體
WO2018018847A1 (zh) 一种智能功率模块及其制造方法
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002124548A (ja) テープキャリア及びそれを用いた半導体装置
CN203733848U (zh) 用于载置倒装芯片的基板及led封装结构
CN110890336A (zh) 一种半导体器件封装结构
CN203536411U (zh) 一种半导体封装结构
CN104052244B (zh) 功率模块
CN111081671A (zh) 低应力半导体芯片固定结构、半导体器件及其制造方法
CN206312938U (zh) 一种大功率倒装led光源
WO2018090470A1 (zh) 智能功率模块及其制造方法
WO2018018848A1 (zh) 一种智能功率模块及其制造方法
CN103441116A (zh) 一种半导体封装件及其制造方法
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN210182365U (zh) 可双面散热的功率元件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
WO2015124036A1 (zh) 基于印刷电路板的开关电路结构
WO2018018849A1 (zh) 一种智能功率模块及其制造方法
CN105101613A (zh) 提高表面贴装器件印制板导热能力的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180626