CN103441116A - 一种半导体封装件及其制造方法 - Google Patents

一种半导体封装件及其制造方法 Download PDF

Info

Publication number
CN103441116A
CN103441116A CN2013104132081A CN201310413208A CN103441116A CN 103441116 A CN103441116 A CN 103441116A CN 2013104132081 A CN2013104132081 A CN 2013104132081A CN 201310413208 A CN201310413208 A CN 201310413208A CN 103441116 A CN103441116 A CN 103441116A
Authority
CN
China
Prior art keywords
lead frame
semiconductor package
package part
chip
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013104132081A
Other languages
English (en)
Inventor
黄源炜
徐振杰
曹周
敖利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Great Team Backend Foundry Dongguan Co Ltd
Original Assignee
Great Team Backend Foundry Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Great Team Backend Foundry Dongguan Co Ltd filed Critical Great Team Backend Foundry Dongguan Co Ltd
Priority to CN2013104132081A priority Critical patent/CN103441116A/zh
Publication of CN103441116A publication Critical patent/CN103441116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装件及其制造方法，所述半导体封装件包括导线架和芯片，所述导线架外部裸露部分镀有电镀层，所述导线架管脚侧面镀有电镀层；所述半导体封装件制造方法在电镀工艺之前进行一个挖豁口工艺来实现增加导线架管脚侧面的电镀层面积。本发明通过在导线架的外部裸露部分镀有电镀层，特别是在导线架管脚侧面镀有电镀层，为半导体封装件后续焊接到PCB板上时，提高两者的焊接牢固性提供了有力的保障；本发明所提供的半导体封装件制造方法制造出来的半导体封装件在后续焊接到PCB板上时可以保证两者焊接的牢固性。

Description

一种半导体封装件及其制造方法
技术领域
本发明属于半导体封装领域，具体涉及一种半导体封装件及其制造方法。
背景技术
导线架作为集成电路的芯片载体，是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用导线架，是电子信息产业中重要的基础材料。
现有用导线架作为半导体芯片载体的半导体封装件，是将半导体芯片的非作用表面接置于导线架的芯片座，再通过多条焊线将半导体芯片的作用表面电性连接到导线架的管脚上，然后再借由封装胶体包覆半导体芯片、焊线以及导线架。现有半导体封装件往往在与PCB结合的时候由于结合力不足从而导致结合的不牢固。
中国发明专利说明书CN102254889A中公开了一种大功率半导体器件，依次包括引线框架、底板、设置在底板上的陶瓷片、设置在陶瓷片上的小底板、固定在小底板上的半导体芯片，所述引线框架上设有管脚，其特征是：所述半导体芯片的电极与引线框架的管脚通过铜片相连接，所述铜片呈3-6 夹角的V 字形结构，所述夹角中烧结填充有焊锡膏。本发明通过对所述铜片进行改进，使之达到增加焊接的牢固性，那么有没有其他的方式可以实现同样的目的呢？
申请号为200510059833.6的中国发明专利说明书中公开了一种倒装芯片式封装结构及其制造方法，该封装结构包括导线架以及至少一个芯片；本发明的倒装芯片式封装结构及其制造方法主要是将芯片作用表面上的焊锡凸块经回焊制程接置并电性连接在导线架上前。很显然，本发明中只是在导线架的底部设有焊锡层，并不能很好的保证焊线的质量。
发明内容
本发明提供了一种在半导体封装件后续焊接到PCB板上时，提高两者的焊接牢固性的半导体封装件；本发明同时提供一种半导体封装件的制作方法，其目的是提供一种可以增加导线架的管脚侧面的焊锡量的半导体封装件的制造方法，进而可以制造出在半导体封装件后续焊接到PCB板上时，保证两者的焊接牢固性的半导体封装件。
本发明首先提供一种半导体封装件，包括导线架和芯片，所述导线架具有一芯片座，所述芯片通过结合材固定在所述芯片座上，所述芯片与导线架的管脚连有焊线，一封装胶体包覆芯片于导线架上，所述导线架外部裸露部分镀有电镀层。
作为一种优选的方案，所述导线架管脚侧面镀有电镀层。
作为一种更优选方案，所述电镀层为锡层。
本发明同时提供一种半导体封装件制造方法，包括：
s1，将导线架平放，然后将芯片通过结合材固定在导线架的芯片座上，所述芯片与导线架的管脚连有焊线，一封装胶体包覆芯片于导线架上； 
s2，挖豁口：在所述导线架两侧底部挖出豁口，较佳地，当挖豁口时，所述导线架上固有凹模板；
s3，电镀：对s2中挖出豁口的导线架进行电镀；
s4，冲裁：在豁口处对导线架进行冲裁处理，得到导线架管脚侧面镀有电镀层的半导体封装件。较佳地，当冲裁时，所述导线架上固有凹模板。
较佳地，所述电镀层为锡层。
较佳地，在所述s2中，使用凸模对导线架底部进行半切处理。
其中，在挖豁口时，所述豁口可为“∧”形或“∏”形或“┐”形；当然，所述豁口的形状不限于以上3种。
由上述说明可知，本发明通过在导线架的外部裸露部分镀有电镀层，特别是在导线架管脚侧面镀有电镀层，大大的增加了导线架管脚侧面的电镀层面积，为半导体封装件后续焊接到PCB板上时，提高两者的焊接牢固性提供了有力的保障；本发明所提供了一种半导体封装件制造方法，不但在导线架的底部镀上了电镀层（镀锡层），更是进一步的在电镀工艺前通过挖豁口工艺,使得电镀层（镀锡层）进入到导线架管脚的侧面，在后续的冲裁处理后侧面可以保留较大面积的电镀层（镀锡层），这大大的增加了导线架管脚的电镀层（镀锡层）的面积，使得本方法做制造出来的半导体封装件在后续焊接到PCB板上时，保证两者焊接的牢固性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明半导体封装件结构示意图；
图2是本发明半导体封装件制造方法s1中半导体封装件结构示意图；
图3是本发明半导体封装件制造方法s2中（豁口为“∧”形）半导体封装件结构示意图；
图4是本发明半导体封装件制造方法s2中（豁口为“∏”形）半导体封装件结构示意图；
图5是本发明半导体封装件制造方法s2中（豁口为“┐”形）半导体封装件结构示意图；
图6是本发明半导体封装件制造方法s3中半导体封装件结构示意图；
图7是本发明半导体封装件制造方法s4中半导体封装件结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
参考图1，一种半导体封装件，包括导线架1和芯片2，所述导线架1具有一芯片座3，所述芯片2通过结合材8固定在所述芯片座3上，所述芯片2与导线架1的管脚4连有焊线5，一封装胶体6包覆芯片2于导线架1上，所述导线架1外部裸露部分镀有电镀层7，同时所述导线架管脚4侧面镀有镀锡层7。
本实施例通过在导线架1的外部裸露部分镀有镀锡层7，特别是在导线架管脚4侧面镀有镀锡层7，增加导线架1的镀锡层和镀锡层的面积，使得半导体封装件后续焊接到PCB板上时，提高了两者的焊接牢固性。
实施例2
参考图2、图3、图6和图7，一种半导体封装件制造方法，所述方法步骤包括：
s1，将导线架1平放，然后将芯片2通过结合材8固定在导线架1的芯片座3上，所述芯片2与导线架1的管脚4连有焊线5，一封装胶体6包覆芯片2于导线架1上； 
s2，所述导线架1上固有凹模板9, 使用凸模10对导线架1两侧（具体为芯片座3和管脚4）底部进行半切处理，在导线架1两侧（具体为芯片座3和管脚4）底部挖出“∧”形豁口11；
s3，对s2中挖出豁口11的导线架1进行电镀镀锡，在导线架1的外部裸露部分镀上镀锡层7；
s4，所述导线架上固有凹模板，在豁口11处对导线架1进行冲裁处理，得到导线架管脚4侧面镀有镀锡层7的半导体封装件。
本实施例所提供了一种半导体封装件制造方法，不但在导线架1的底部镀上了镀锡层7，更是进一步的在电镀工艺前通过挖豁口11工艺,使得镀锡层7进入到导线架管脚4的侧面，在后续的冲裁处理后管脚4侧面可以保留较大面积的镀锡层7，这大大的增加了导线架管脚4的镀锡层7的面积，使得本方法做制造出来的半导体封装件在后续焊接到PCB板上时，保证两者焊接的牢固性。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种半导体封装件，包括导线架和芯片，所述导线架具有一芯片座，所述芯片通过结合材固定在所述芯片座上，所述芯片与导线架的管脚连有焊线，一封装胶体包覆芯片于导线架上，其特征是，所述导线架外部裸露部分镀有电镀层。
2.根据权利要求1所述一种半导体封装件，其特征是，所述导线架管脚侧面镀有电镀层。
3.根据权利要求1或2所述一种半导体封装件，其特征是，所述电镀层为锡层。
4.一种半导体封装件制造方法，包括s1，将导线架平放，然后将芯片通过结合材固定在导线架的芯片座上，所述芯片与导线架的管脚连有焊线，一封装胶体包覆芯片于导线架上；其特征是，所述制造方法还包括：
s2，挖豁口：在所述导线架两侧底部挖出豁口；
s3，电镀：对s2中挖出豁口的导线架进行电镀；
s4，冲裁：在豁口处对导线架进行冲裁处理，得到导线架管脚侧面镀有电镀层的半导体封装件。
5.根据权利要求4所述一种半导体封装件制造方法，其特征是，所述s2中，使用凸模对导线架底部进行半切处理。
6.根据权利要求5所述一种半导体封装件制造方法，其特征是，所述豁口为“∧”形。
7.根据权利要求5所述一种半导体封装件制造方法，其特征是，所述豁口为“∏”形。
8.根据权利要求5所述一种半导体封装件制造方法，其特征是，所述豁口为“┐”形。
9.根据权利要求4所述一种半导体封装件制造方法，其特征是，所述s2中，当挖豁口时，所述导线架上固有凹模板，所述s4中，当冲裁时，所述导线架上也固有凹模板。
10.根据权利要求4所述一种半导体封装件制造方法，其特征是，所述电镀层为镀锡层。
CN2013104132081A 2013-09-11 2013-09-11 一种半导体封装件及其制造方法 Pending CN103441116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013104132081A CN103441116A (zh) 2013-09-11 2013-09-11 一种半导体封装件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013104132081A CN103441116A (zh) 2013-09-11 2013-09-11 一种半导体封装件及其制造方法

Publications (1)

Publication Number Publication Date
CN103441116A true CN103441116A (zh) 2013-12-11

Family

ID=49694804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013104132081A Pending CN103441116A (zh) 2013-09-11 2013-09-11 一种半导体封装件及其制造方法

Country Status (1)

Country Link
CN (1) CN103441116A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576407A (zh) * 2014-12-30 2015-04-29 杰群电子科技（东莞）有限公司 一种引线框架管脚端面镀锡的封装方法及封装结构
CN104853541A (zh) * 2015-06-01 2015-08-19 天津大学 一种聚合物薄膜电路板与电子元器件的互连方法
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
US20090008759A1 (en) * 2007-06-27 2009-01-08 Tomoyuki Yoshino Semiconductor device, lead frame, and manufacturing method for the lead frame
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226890A (zh) * 2007-01-18 2008-07-23 南茂科技股份有限公司 冲裁式无外引脚封装构造及其制造方法
US20090008759A1 (en) * 2007-06-27 2009-01-08 Tomoyuki Yoshino Semiconductor device, lead frame, and manufacturing method for the lead frame
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104576407A (zh) * 2014-12-30 2015-04-29 杰群电子科技（东莞）有限公司 一种引线框架管脚端面镀锡的封装方法及封装结构
CN104576407B (zh) * 2014-12-30 2018-08-03 杰群电子科技（东莞）有限公司 一种引线框架管脚端面镀锡的封装方法及封装结构
CN104853541A (zh) * 2015-06-01 2015-08-19 天津大学 一种聚合物薄膜电路板与电子元器件的互连方法
CN104952857A (zh) * 2015-06-30 2015-09-30 南通富士通微电子股份有限公司 一种无载体的半导体叠层封装结构
CN104952857B (zh) * 2015-06-30 2017-12-26 通富微电子股份有限公司 一种无载体的半导体叠层封装结构

Similar Documents

Publication Publication Date Title
JP2016532297A (ja) 半導体パッケージ構造及びその成形方法
CN206422064U (zh) 一种实现超高密显示的垂直结构led芯片封装结构
CN105280834A (zh) 封装结构以及封装结构的制作方法
CN106711136A (zh) 一种实现超高密显示的垂直结构led芯片封装结构
TW201539695A (zh) 半導體裝置及其製造方法
CN103441116A (zh) 一种半导体封装件及其制造方法
CN206877985U (zh) 半导体封装装置和半导体引线框架
CN203746844U (zh) 功率模块封装结构
CN205920961U (zh) 倒装芯片封装结构
CN104576407A (zh) 一种引线框架管脚端面镀锡的封装方法及封装结构
CN108183091A (zh) 一种封装结构及其工艺方法
CN209963088U (zh) 一种基于csp led芯片的cob光源
CN103779344A (zh) 一种功率模块封装结构
CN203562420U (zh) 一种半导体封装件
CN206584961U (zh) 一种led支架、led支架阵列、led器件及led显示屏
CN107946269A (zh) 一种传感芯片的封装结构及其封装方法
CN205789951U (zh) Mosfet封装结构
CN105489741A (zh) 一种led倒装芯片的压模封装工艺
CN205960016U (zh) 一种采用电镀基板的led封装结构
CN1992248A (zh) 以开槽式金属薄膜承载打线芯片的封装构造
CN104332465B (zh) 一种3d封装结构及其工艺方法
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN203608451U (zh) Smt加法高密度封装多层线路板结构
CN203536411U (zh) 一种半导体封装结构
CN105206594A (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20131211

RJ01 Rejection of invention patent application after publication