CN208738214U - 金属互连结构 - Google Patents
金属互连结构 Download PDFInfo
- Publication number
- CN208738214U CN208738214U CN201821593133.4U CN201821593133U CN208738214U CN 208738214 U CN208738214 U CN 208738214U CN 201821593133 U CN201821593133 U CN 201821593133U CN 208738214 U CN208738214 U CN 208738214U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- aperture
- substrate
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供了一种金属互连结构。通过在衬底中形成开孔,并使导电材料层填充开孔的同时,还进一步凸出于衬底的顶表面,从而在定义上层互连线时,由于上层互连线还同时遮盖开孔,进而能够保留开孔中的导电材料层以构成导电插塞,如此即实现了在同一工艺步骤中同时形成上层互连线和导电插塞,有利于简化金属互连结构的形成工艺。
Description
技术领域
本实用新型涉及半导体器技术领域,特别涉及一种金属互连结构。
背景技术
半导体领域中,高效率、高密度集成电路的元件数量上升到几千万个,这些数量庞大的有源元件的信号集成需要通过金属互连结构实现。传统的金属互连工艺中,要形成导电插塞和金属互连层,通常是利者单大马士革工艺首先形成导电插塞,然后利用金属线刻蚀工艺或者单大马士革工艺形成金属互连层;或者是基于双大马士革工艺同时形成导电插塞和金属互连层。然而,不论是上述的哪一种金属互连工艺,其制备流程均较为繁杂,需要执行较多的工艺步骤,导致制备成本的增加。
实用新型内容
本实用新型的目的在于提供一种金属互连结构,包括:
衬底,所述衬底中形成有开孔;以及,
导电材料层,填充在所述开孔中并进一步凸出于所述衬底的顶表面,所述导电材料层中高出于所述衬底的部分构成上层互连线,所述导电材料层中填充在所述开孔中的部分构成导电插塞。
可选的,所述导电材料层包括金属扩散阻挡层和金属材料层,所述金属扩散阻挡层覆盖所述开孔的底壁和侧壁,所述金属材料层形成在所述金属扩散阻挡层上并填充所述开孔,并且所述金属材料层还凸出于所述衬底的顶表面。
可选的,所述衬底包括多层相互堆叠的介质层,多层介质层中包括由上至下依次排布的第一介质层和第二介质层,所述开孔形成在所述第一介质层中。
可选的,所述第二介质层中形成有下层互连线,所述下层互连线暴露在所述开孔中,以使所述上层互连线和所述下层互连线电性连接。
在本实用新型提供的金属互连结构中,在衬底中形成有用于容纳导电插塞的开孔,并使导电材料层填充开孔的同时,还进一步凸出于衬底的表面。如此一来,可实现了利用同一导电材料层同时制备出上层互连线和导电插塞,有利于简化金属互连工艺的流程。
附图说明
图1a为一种金属互连结构的示意图;
图1b为另一种金属互连结构的示意图;
图2为本实用新型一实施例中的金属互连结构的形成方法的流程示意图;
图3a~图3e为本实用新型一实施例中的金属互连结构的形成方法在其制备过程中的结构示意图。
其中,附图标记如下:
10-第一介质层; 11导电插塞;
20-第二介质层; 21-下层互连线;
30-上层互连线;
40-第一介质层; 41-上层互连线;
50-第二介质层; 51-导电插塞;
60-第三介质层; 61-下层互连线;
100-衬底;
100a-开孔;
110-第一介质层;
120-第二介质层; 121-下层互连线
130-第三介质层; 131-导电插塞;
210-第一刻蚀停止层; 220-第二刻蚀停止层;
310-第一抗反射层; 320-第二抗反射层;
410-第一光刻胶层; 420-掩膜层;
500-导电材料层;
510-金属扩散阻挡层; 520-金属材料层;
500a-上层互连线; 500b-导电插塞。
具体实施方式
如背景技术所述,现有的金属互连工艺的制备流程均较为繁杂。
例如,图1a所示的一种金属互连结构中,其由上至下依次堆叠设置有第一介质层10和第二介质层20,为了实现第二介质层20中的下层互连线21的信号引出,则通过在第一介质层10中形成与所述下层互连线21电性连接的导电插塞11,并进一步在第一介质层10上形成上层互连线30,从而使下层互连线21和上层介质线30之间利用一导电插塞21实现电性连接。
相应的,在制备图1a所示的金属互连结构时,需要优先在顶层的第一介质层10中形成导电插塞11,接着再于所述第一介质层10上制备上层互连线30,并使所述上层互连线30覆盖所述导电插塞11,从而与所述导电插塞11电性连接。
可见,在制备图1a所示的金属互连结构时,需要在不同的步骤中分别形成导电插塞11和上层互连线30,会导致其工艺步骤较多。
又例如,图1b所示的另一种金属互连结构中,其由上至下依次堆叠设置有第一介质层40、第二介质层50和第三介质层60。以及,第三介质层60中形成有下层互连线61,第一介质层40中形成有上层互连线41,上层互连线41和下层互连线61之间利用第二介质层50中的导电插塞51电性连接。
其中,在制备图1b所示的金属互连结构时,则可利用大马士革工艺首先在第二介质层50中开设连通孔,所述连通孔暴露出所述下层互连线61;接着再对第一介质层40中的连通孔进行调整,以形成对应上层互连线的沟槽;最后在于所述连通孔和所述沟槽中填充导电材料,以分别形成所述导电插塞51和所述上层互连线41。
可见,在利用大马士革工艺制备金属互连结构时,虽然能够利用同一导电材料层同时制备出所述导电插塞51和上层互连线41,然而在填充导电材料层之前,需要分别定义出第二介质层50中的连通孔和第一介质层40中的沟槽。并且,在利用导电材料形成导电插塞51和上层互连线41的过程中,还需要利用平坦化工艺(例如,化学机械研磨工艺)以去除位于第一介质层40顶表面上的导电材料。
为此,本实用新型提供了一种金属互连结构,所述金属互连结构不仅可以实现在同一工艺步骤中同时形成上层互连线和导电插塞,以简化金属互连结构的制备工艺;并且,相比于大马士革工艺而言,还能够降低工艺的制备难度。
以下结合附图和具体实施例对本实用新型提出的金属互连结构作进一步详细说明。根据下面说明,本实用新型的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
图2为本实用新型一实施例中的金属互连结构的形成方法的流程示意图,图3a~图3e为本实用新型一实施例中的金属互连结构的形成方法在其制备过程中的结构示意图。以下结合附图,对本实施例中形成金属互连结构的各个步骤进行详细说明。
在步骤S100中,具体参考图3a和图3b所示,提供一衬底100,所述衬底100中形成有一开孔100a,所述开孔100a用于在后续工艺中填充金属材料。
其中,所述衬底100可包括多层相互叠置的介质层,所述开孔100a形成在最顶层的第一介质层110中。本实施例的附图中仅示意性的示出了其中三层介质层,分别为第一介质层110、第二介质层120和第三介质层130。其中,在所述第三介质层130中还形成有导电插塞131;以及,在所述第二介质层120中还形成有下层互连线121。所述第一介质层110中的开孔100a贯穿所述第一介质层110并暴露出所述下层互连线121,以使所述后续填充在所述开孔100a中的金属材料与所述下层互连线121电性连接。
此外,本实施例中,相邻的介质层之间还设置有刻蚀停止层,如此一来,当对上层介质层进行刻蚀时,即可基于刻蚀停止层精确控制刻蚀精度,以避免对下层介质层造成损伤。例如,本实施例中,在第一介质层110和第二介质层120之间即设置有第一刻蚀停止层210,从而在所述第一介质层110中制备开孔100a时,即可减小对第二介质层120的损伤。
具体的,本实施例中的所述开孔100a的形成方法包括:
第一步骤,具体参考图3a所示,形成一第一抗反射层310在所述衬底100上,并在所述第一抗反射层310上形成一图形化的第一刻胶层410;具体的,可利用光刻工艺形成所述图形化的第一光刻胶层410,此时由于设置有所述第一抗反射层310,从而可以有效提高光刻工艺时在所述第一光刻胶层410中所定义出的图形精度;
第二步骤,具体参考图3b所示,以所述图形化的第一光刻胶层410为掩膜刻蚀所述衬底100的所述第一介质层110并刻蚀停止于所述第一刻蚀停止层210上,并继续刻蚀所述第一刻蚀停止层210至暴露出所述第二介质层120,以形成所述开孔100a在所述第一介质层110中。
继续参考图3a所示,本实施例中,在所述第一介质层110上形成有第二刻蚀停止层220,所述第二刻蚀停止层220用于在后续刻蚀导电材料层时实现刻蚀精度的控制。本实施例中,所述开孔100a相应的贯穿衬底上的第二刻蚀停止层220、第一介质层110和第一刻蚀停止层210。
在步骤S200中,具体参考图3c所示,形成一导电材料层500在所述衬底100上,所述导电材料层500填充所述开孔100a并覆盖所述衬底100的顶表面。所述导电材料层500用于在后续工艺中进一步形成上层互连线。
本实施例中,所述导电材料层500包括金属扩散阻挡层510和金属材料层520,所述金属扩散阻挡层510覆盖所述开孔100a的底壁和侧壁,并可进一步延伸覆盖所述衬底100的顶表面(本实施例中,所述金属扩散阻挡层510覆盖所述第二刻蚀停止层220);以及,所述金属材料层520形成在所述金属扩散阻挡层510上,并填充所述开孔100a,同时覆盖所述衬底100的顶表面。
本实施例中,通过在金属材料层520和第一介质层110之间设置有所述金属扩散阻挡层510,从而可有效避免金属材料层520中的金属粒子扩散至所述第一介质层110中。
在步骤S300中,具体参考图3d所示,形成一掩膜层420在所述导电材料层500上,所述掩膜层420中形成有线条图形,所述线条图形遮盖所述开孔100a。其中,所述掩膜层420的线条图形即对应后续需形成的上层互连线的图形。
具体的,所述掩膜层420例如为第二光刻层,以及在形成所述第二光刻胶之前,还包括:形成第二抗反射层320在所述衬底100上,以提高所述第二光刻胶层的图形化精度。
在步骤S400中,结合参考图3d和图3e所示,以所述掩膜层420为掩膜刻蚀所述导电材料层500,以利用剩余的导电材料层构成上层互连线500a和导电插塞500b,剩余的导电材料层中高出所述衬底100的部分构成所述上层互连线500a,剩余的导电材料层中填充在所述开孔100a中的部分构成导电插塞500b。应当认识到,所述上层互连线500a和所述导电插塞500b是利用同一导电材料层同时形成的,两者为一体成型结构。
具体的,在刻蚀所述导电材料层时,刻蚀停止于所述第二刻蚀停止层220,能够对导电材料层的刻蚀精度进行严格控制,避免对衬底100造成损伤。
基于如上所述的形成方法所形成的金属互连结构中,同一导电材料层在填充于所述开孔中的基础上,进一步凸出于所述衬底的顶表面,并使所述导电材料层中高出于所述衬底的部分构成上层互连线,所述导电材料层中填充在所述开孔中的部分构成导电插塞。即,所述上层互连线和所述导电插塞为一体化结构,其材质相同。
以及,如上所述,所述导电材料层包括金属扩散阻挡层和金属材料层,所述金属扩散阻挡层覆盖所述开孔的底壁和侧壁,并可进一步覆盖所述衬底的顶表面,所述金属材料层形成在所述金属扩散阻挡层上。如此,即可使金属材料层和第一介质层之间间隔有所述金属扩散阻挡层,从而可以避免金属材料层中的金属扩散至所述第一介质层中。
本实施例中,在第二介质层中形成有下层互连线,所述下层互连线能够暴露在所述开孔中,从而可使导电插塞能够与下次互连线接触,进而实现下层互连线和上层互连线之间的电性连接。
综上所述,本实用新型提供的金属互连结构的形成方法中,通过在衬底中形成导电插塞的开孔即可,并利用导电材料层填充开孔,同时使导电材料层还进一步凸出衬底的顶表面,从而可直接利用导电材料层中填充在开孔中部分构成导电插塞,以及导电材料层中凸出于衬底表面的部分构成上层互连线。可见,由于仅需要在衬底中形成导电插塞的开孔,与利用大马士革工艺形成上下连通的连通孔和沟槽相比,本实用新型中的制备开孔的工艺难度大大低于大马士工艺的工艺难度;并且,本实用新型中的导电插塞和上层互连线是采用同一导电材料层同时形成的,有利于简化工艺步骤,减少制备成本。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型范围的任何限定,本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (4)
1.一种金属互连结构,其特征在于,包括:
衬底,所述衬底中形成有开孔;以及,
导电材料层,填充在所述开孔中并进一步凸出于所述衬底的顶表面,所述导电材料层中高出于所述衬底的部分构成上层互连线,所述导电材料层中填充在所述开孔中的部分构成导电插塞。
2.如权利要求1所述的金属互连结构,其特征在于,所述导电材料层包括金属扩散阻挡层和金属材料层,所述金属扩散阻挡层覆盖所述开孔的底壁和侧壁,所述金属材料层形成在所述金属扩散阻挡层上并填充所述开孔,并且所述金属材料层还凸出于所述衬底的顶表面。
3.如权利要求1所述的金属互连结构,其特征在于,所述衬底包括多层相互堆叠的介质层,多层介质层中包括由上至下依次排布的第一介质层和第二介质层,所述开孔形成在所述第一介质层中。
4.如权利要求3所述的金属互连结构,其特征在于,所述第二介质层中形成有下层互连线,所述下层互连线暴露在所述开孔中,以使所述上层互连线和所述下层互连线电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821593133.4U CN208738214U (zh) | 2018-09-28 | 2018-09-28 | 金属互连结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201821593133.4U CN208738214U (zh) | 2018-09-28 | 2018-09-28 | 金属互连结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208738214U true CN208738214U (zh) | 2019-04-12 |
Family
ID=66034918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201821593133.4U Active CN208738214U (zh) | 2018-09-28 | 2018-09-28 | 金属互连结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208738214U (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970352A (zh) * | 2018-09-28 | 2020-04-07 | 长鑫存储技术有限公司 | 金属互连结构及其形成方法 |
CN111081553A (zh) * | 2019-12-06 | 2020-04-28 | 联合微电子中心有限责任公司 | 一种半隐埋微凸点结构及其制备方法 |
CN112582341A (zh) * | 2020-12-15 | 2021-03-30 | 上海集成电路研发中心有限公司 | 一种互连结构及其制造方法 |
WO2024098569A1 (zh) * | 2022-11-11 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
-
2018
- 2018-09-28 CN CN201821593133.4U patent/CN208738214U/zh active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110970352A (zh) * | 2018-09-28 | 2020-04-07 | 长鑫存储技术有限公司 | 金属互连结构及其形成方法 |
CN111081553A (zh) * | 2019-12-06 | 2020-04-28 | 联合微电子中心有限责任公司 | 一种半隐埋微凸点结构及其制备方法 |
CN112582341A (zh) * | 2020-12-15 | 2021-03-30 | 上海集成电路研发中心有限公司 | 一种互连结构及其制造方法 |
CN112582341B (zh) * | 2020-12-15 | 2024-03-15 | 上海集成电路研发中心有限公司 | 一种互连结构及其制造方法 |
WO2024098569A1 (zh) * | 2022-11-11 | 2024-05-16 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN208738214U (zh) | 金属互连结构 | |
CN103681367B (zh) | 封装方法和封装器件 | |
JP2809200B2 (ja) | 半導体装置の製造方法 | |
DE102013018192B4 (de) | Vergrabene, für Entkopplungskondensatoren verwendete TSV | |
CN106711084A (zh) | 用于气隙形成的多阻挡件沉积 | |
TWI660424B (zh) | 在積體電路中形成ana區域之方法 | |
CN110100307A (zh) | 三维存储器件及其制作方法 | |
CN105405835B (zh) | 中介基板及其制法 | |
JP2002151588A (ja) | エッチング阻止層が備わったビットラインスタッド上にビットラインランディングパッドと非境界コンタクトを有する半導体素子及びその形成方法 | |
CN104733398A (zh) | 一种晶圆三维集成引线工艺 | |
KR100950553B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
TW486785B (en) | Semiconductor device having a fuse | |
CN110931425B (zh) | 半导体器件制作方法 | |
JP2004247549A (ja) | 配線基板の作製方法および多層配線基板の作製方法 | |
CN110970352A (zh) | 金属互连结构及其形成方法 | |
CN110931423A (zh) | 半导体互连结构及其制备方法 | |
CN106469687A (zh) | 具有嵌入式电路图案的封装基板其制造方法及半导体封装 | |
CN110349835B (zh) | 一种半导体器件的制造方法和半导体器件 | |
CN109887881B (zh) | 金属保险丝顶部的钝化层窗口的形成方法 | |
KR101997155B1 (ko) | 반도체 소자의 제조 방법 | |
KR100449026B1 (ko) | 트렌치를 이용한 금속구조물 제조방법 | |
CN108933142A (zh) | 三维存储器件及其制造方法 | |
KR101150605B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN109585359B (zh) | 半导体结构及其形成方法 | |
TWI223409B (en) | Method for forming DRAM cell bit line and bit line contact structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |