CN208538007U - 跨阻放大电路及通讯装置 - Google Patents
跨阻放大电路及通讯装置 Download PDFInfo
- Publication number
- CN208538007U CN208538007U CN201820875648.7U CN201820875648U CN208538007U CN 208538007 U CN208538007 U CN 208538007U CN 201820875648 U CN201820875648 U CN 201820875648U CN 208538007 U CN208538007 U CN 208538007U
- Authority
- CN
- China
- Prior art keywords
- amplifying circuit
- transistor
- resistance
- input terminal
- connect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本公开涉及一种跨阻放大电路及通讯装置。一种跨阻放大电路,包括:放大电路,其具有输入端和输出端,所述放大电路被配置为借由所述输入端获取输入电流,并于所述输出端产生输出电压;及负反馈电路,其与所述放大电路连接,并被配置为当所述输入电流改变时,根据所述输出电压和参考电压的差调整所述输入端的电压。一种通讯装置,其具有接收装置,所述接收装置包括所述的跨阻放大电路。
Description
技术领域
本申请涉及放大电路,特别是涉及一种跨阻放大电路及通讯装置。
背景技术
以下说明及实例并不由于其包含于此章节中而被认为是现有技术。
跨阻放大器(Transimpedance Amplifier,TIA)通常用于将输入电流信号转换为对应的输出电压信号。跨阻放大器通常用于从前一级检测电路接收电流信号,从前一级检测电路输出的电流信号由跨阻放大器接收、并转换为可被跨阻放大器后一级的处理器处理的对应电压信号。其中,前一级检测电路通常为传感器件,后一级的处理器通常用于处理电压信号。
实用新型内容
本揭露的实施例之一在于提供一种跨阻放大电路,包括:放大电路,其具有输入端和输出端,所述放大电路被配置为借由所述输入端获取输入电流,并于所述输出端产生输出电压;及负反馈电路,其与所述放大电路连接,并被配置为当所述输入电流改变时,根据所述输出电压和参考电压的差调整所述输入端的电压。
本揭露实施例还提供了一种通讯装置,其具有接收装置,所述接收装置包括上述的跨阻放大电路。
附图说明
图1所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
图2所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
图3所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
图4所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
图5所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
图6所示是本揭露一实施例的跨阻放大电路的电路结构示意图。
具体实施方式
本揭露实施例提供用于实施本揭露实施例的不同特征的诸多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露实施例。
为便于描述,“第一”、“第二”、“第三”等等可在本文中用于区分一个图或一系列图的不同组件。“第一”、“第二”、“第三”等等不意欲描述对应组件。
如图1所示为本揭露一实施例的跨阻放大电路的结构示意图。该跨阻放大电路包括输入端、输出端VOUT、第一晶体管M1、第二晶体管M2、第一电阻器RF、第二电阻器 RL、第一直流源IDC1和第二直流源IDC2。
根据本揭露一实施例,第一晶体管M1的栅极可作为该跨阻放大电路的输入端且第二晶体管M2的源极可作为该跨阻放大电路的输出端VOUT。第一晶体管M1的栅极经配置以接收由光电感应装置PD提供的输入电流iIN1,其中该光电感应装置PD可以为光电二极管,但并不限定于此。该光电感应装置PD的另一端与第一供电端VDD1连接,第一供电端VDD1用于给光电感应装置PD提供工作电压。第一电阻器RF的连接在第一晶体管M1的栅极与输出端VOUT之间。第一晶体管M1的源极与接地端GND连接,第一晶体管M1的漏极连接第二电阻器RL的一端,第二电阻器RL的另一端与第二供电端VDD2电连接。第二晶体管M2的栅极与第一晶体管M1的漏极连接,第二晶体管的漏极与第二供电端 VDD2连接。第一直流源IDC1串联于第二晶体管M2的源极与接地端GND之间。第二直流源IDC2与第二电阻器RL并联连接。根据本揭露一实施例,第二直流源IDC2经配置以提供电流IDC3至第一晶体管M1的漏极。
跨阻放大电路为单端输入跨阻放大电路,其将光电感应装置PD所感应的光信号转变为电流信号iIN1,以作为该单端跨阻放大电路的输入电流信号,该跨阻放大电路接收该输入电流信号并以放大后的电压信号从输出端VOUT输出。该跨阻放大电路实现对电流信号的线性放大。光电感应装置PD所接收的光电信号通常具有非常大的动态范围,当输入电流较大且超过该跨阻放大电路的线性输入范围时,会使该跨阻放大电路的线性度性能降低,从而限制了该跨阻放大电路的应用。
如图2所示为本揭露一实施例的跨阻放大电路的结构示意图。该跨阻放大电路包括输入端IIN、输出端VOUT、第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第一电阻器 Rf、第二电阻器RC和第一直流源IDC1。根据本揭露一实施例,第一晶体管Q1的基极作为该跨阻放大电路的输入端IIN,且第二晶体管Q2的集电极作为该跨阻放大电路的输出端VOUT。第一晶体管Q1的发射极与接地端连接,第一晶体管Q1的集电极与第二晶体管Q2的发射极连接,第二晶体管Q2的集电极与第二电阻器RC的一端连接,第二晶体管Q2的基极用于连接偏置电路,偏置电路用于为该第二晶体管Q2的基极提供偏置电压Vbias。第二电阻器RC的另一端与供电端VCC连接。第三晶体管Q3的基极与第二晶体管Q2的集电极连接,输出端VOUT与第二电阻器RC的一端连接。第三晶体管Q3的集电极与供电端 VCC连接,第一直流源IDC1连接于第一电阻器Rf的一端与接地端之间。第一电阻器Rf连接于第一晶体管Q1的基极和第三晶体管Q3的发射极之间。
对于单端该跨阻放大电路,流过第二电阻器RC的静态电流等于(vcc-vbe1-vbe3)/rc,其中vcc为供电端VCC的电压值,vbe1为第一晶体管Q1的基极与发射极之间的PN结电压的电压值,vbe3为第三晶体管Q3的基极与发射极之间的PN结电压的电压值,rc为第二电阻器RC的电阻值。由此可知,该支路静态电流与两个PN结电压直接相关,对半导体工艺、环境温度与电源电压比较敏感,支路电流不稳定,影响单端输入跨阻放大电路的可靠性,而且,增加了***电源模块的要求,从而增加了***的复杂度。
如图3所示为本揭露一实施例的跨阻放大电路的电路结构示意图。图3的跨阻放大电路包括放大电路及负反馈电路。
放大电路包括输入端、输出端VOUT、第一晶体管M1、第二晶体管M2、第一电阻器 RF、第二电阻器RL、直流源IDC1。根据本揭露一实施例,第一晶体管M1和第二晶体管 M2均具有源极、漏极和栅极,其中,第一晶体管M1的栅极可作为该跨阻放大电路的输入端且该第一晶体管M1的漏极可作为该跨阻放大电路的输出端VOUT,其中光电感应装置PD可以为光电二极管,但并不限定于此。第一晶体管M1的栅极经配置以接收由光电感应装置PD提供的输入电流iIN1。第一电阻器RF的连接在第一晶体管M1的栅极与第二晶体管M2的源极之间。第一晶体管M1的源极与接地端GND连接,第一晶体管M1的漏极连接第二电阻器RL的一端,第二电阻器RL的另一端与供电端VDD2电连接。第二晶体管M2的栅极与第一晶体管M1的漏极连接,第二晶体管M2的漏极与供电端VDD2连接。直流源IDC1连接于第二晶体管M2的源极与接地端GND之间。
负反馈电路包括第三晶体管M3及放大器OP1。根据本揭露一实施例,该放大器OP1可为运算放大器(Operation Amplifier,OPAmp)。该放大器OP1包括第一输入端(如图3 中标示“-”的端点)、第二输入端(如图3中标示“+”的端点)和输出端,第一输入端与放大电路的输出端VOUT连接,第二输入端与参考电压VREF连接。该第三晶体管M3具有源极、漏极和栅极,其中第三晶体管M3的栅极与放大器OP1的输出端连接,第三晶体管M3的源极连接接地端GND,且第三晶体管M3的漏极与第二晶体管M2的源极、直流源IDC1和第二电阻器RF连接。根据本揭露一实施例,第一晶体管M1与第二晶体管M3用于工作于放大状态,第二晶体管M2用于作为源极跟随器。
第一晶体管M1的栅极作为该跨阻放大电路的输入端,用于接收输入电流iIN1。该跨阻放大电路的放大电路在接收输入电流iIN1后产生线性放大后的输出电压通过输出端 VOUT输出。当跨阻放大器的输入电流iIN1增大时,通过第一电阻器RF的电流增大,从而使第一电阻器RF两端的电压增大,第一晶体管M1的漏极和第二电阻器RL所在支路上的电流IDC2变大,第二电阻器RL两端的电压差增大。由于输出端VOUT的输出电压为供电端VDD2减掉第二电阻器RL两端的电压差,故当第二电阻器RL两端的电压差增大时,放大电路输出端VOUT的输出电压减小,导致线性度性能下降。由于放大器OP1的存在,通过设置参考电压VREF并将参考电压VREF与输出端VOUT的电压差进行放大,输出端VOUT的电压下降会导致该电压差变大,从而放大器OP1输出端的放大后的电压会增大,这样会使第三晶体管M3的栅极和源极之间的电压增大,从而使节点1的电压下降,即,使第一电阻器RF两端的电压下降,从而补偿抵消第一晶体管M1的栅极的电压的增大,以实现负反馈。因此,相较于如图1及图2的跨阻放大电路,图3的跨阻放大电路的负反馈电路可在在输入电流增大的情况下,提高了该跨阻放大电路的线性度,增大了线性输入范围,反之亦然。换言之,图3的负反馈电路可与放大电路连接,并被配置为当输入电流iIN1改变时,根据输出端VOUT的输出电压和参考电压VREF的差调整输入端的电压。
此外,该负反馈电路稳定输出端VOUT的静态电压,使输出端VOUT的静态电压稳定在参考电压VREF,从而使流过第二电阻器RL所在支路的静态电流IDC2为(vdd2-vref)/rl,其中vdd2为第一供电端VDD2的电压值,vref为参考电压VREF的电压值,rl为第二电阻器RL的电阻值。相较于如图2的跨阻放大电路,图3的跨阻放大电路可极大地降低了该支路静态电路对半导体工艺、电源与环境问题的敏感程度,使该支路静态电流稳定可靠。
此外,图1的跨阻放大电路的第二供电端VDD2必须满足的最低电压值为 VGS1+VGS2+VDS,其中VGS1为第一晶体管M1的栅极与源极之间的电压值、VGS2为第二晶体管M2的栅极与源极之间的电压值且VDS为第二直流源IDC2两端的电压差。而图3的跨阻放大电路的供电端VDD2必须满足的最低电压值仅为vds3+vgs2+idc2*rl,其中,vds3为第三晶体管M3的漏极与源极之间的电压值,vgs2为第二晶体管M2的栅极与源极之间的电压值,idc2为静态电流IDC2的电流值。因此,相较于图1的跨阻放大电路,图3的跨阻放大电路具有较低的功耗。
如图4所示为本揭露一实施例的跨阻放大电路的电路结构示意图。本实施例的跨阻放大电路与图3中的跨阻放大电路相似,其中一不同之处在于:图4的放大电路还包括:第四晶体管M4,其包括源极、漏极和栅极,第四晶体管M4的源极与第一晶体管M1的漏极连接,第四晶体管M4的漏极与第二电阻器RL的第一端子连接,第四晶体管M4的栅极与偏置电压端VBIA连接并用于接收偏置电压。
其中偏置电压端VBIA可以连接外部偏置电路,且第一晶体管M1和第四晶体管M4构成垂直级联(Cascode)放大结构,其中Cascode放大结构为共源共栅结构。通过设置第四晶体管M4以减少第一晶体管M1的漏极的阻抗,进一步提高跨阻放大电路的线性度。
如图5所示为本揭露一实施例的跨阻放大电路的电路结构示意图。本实施例的跨阻放大电路与图4中的跨阻放大电路相似,其中一不同之处在于:放大电路还包括:第二放大器OP2,第二放大器OP2的输入端与第四晶体管M4的源极连接,第二放大器OP2的输入端与第四晶体管M4的栅极连接。
其中,第二放大器OP2与第四晶体管M4构成负反馈回路,且第一晶体管M1、第四晶体管M4和第二放大器OP2构成Regulated Cascode放大结构,其中Regulated Cascode 放大结构为调节式共源共栅结构。这样可以进一步降低第一晶体管M1的漏极的阻抗,且衰减第一晶体管M1的漏极的不利的纹波电压,进一步提高跨阻放大电路的线性度。
如图6所示为本揭露一实施例的跨阻放大电路的电路结构示意图。本实施例的跨阻放大电路与图3中的跨阻放大电路相似,其中一不同之处在于:图6的跨阻放大电路的第三晶体管M3的漏极与放大电路的输入端连接。其中放大电路的输入端即第一晶体管 M1的栅极。
该实施例的跨阻放大电路的反馈原理与图3中的相似,在该实施例中,当输入电流增大时,直接通过反馈电路调节补偿抵消放大电路的输入端的电压的增大,从而实现负反馈调节。以提高跨阻放大电路的线性输入范围。
需要说明的是,图4和图5中相对图3的不同之处,也可以增加至图6的技术方案中以形成相应的技术方案。
在本揭露一实施例中,跨阻放大电路采用CMOS工艺、BiCMOS工艺或双极性工艺形成,但并不限定于此。该跨阻放大电路可以实现于单一集成器件中,也可以采用分立元器件实现,具体实现方式可以根据实际情况进行选择。
综上所述,本揭露的一些实施例至少具有如下效果:提高了线性输入范围和线性度,使支路拥有稳定的静态电流,增加了电路的稳定性和可靠性,以及在消耗相同电流的情况下,正常工作的电源电压降低了一个阈值电压(或一个PN结电压)以上,即降低了电路功耗,此外,电路实现条件简易。
本揭露一实施例还提供了一种通讯装置,其具有传送装置及接收装置,该接收装置包括上述图1至图6的跨阻放大器。
在本揭露一些实施例中,该接收装置可以为光接收机,但并不限定于此。例如,该跨阻放大电路可以作为混频器的前端。
在本说明书通篇中对“本揭露一实施例”或类似术语的参考意指连同其它实施例一起描述的特定特征、结构或特性包含于至少一个实施例中且可未必呈现在所有实施例中。因此,短语“本揭露一实施例”或类似术语在本说明书通篇中的各处的相应出现未必指同一实施例。此外,可以任何适合方式来组合任何特定实施例的所述特定特征、结构或特性与一或多个其它实施例。应理解,本文中所描述及图解说明的实施例的其它变化及修改鉴于本文中的教示是可能的且将被视为本揭露的精神及范围的部分。
本揭露的技术内容及技术特点已揭示如上,然而熟悉本领域的技术人员仍可能基于本揭露的教示及揭示而作种种不背离本揭露精神的替换及修饰。因此,本揭露的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本揭露的替换及修饰,并为本专利申请权利要求书所涵盖。
Claims (12)
1.一种跨阻放大电路,包括:
放大电路,其具有输入端和输出端,所述放大电路被配置为借由所述输入端获取输入电流,并于所述输出端产生输出电压;及
负反馈电路,其与所述放大电路连接,并被配置为当所述输入电流改变时,根据所述输出电压和参考电压的差调整所述输入端的电压。
2.根据权利要求1所述的跨阻放大电路,其中所述负反馈电路被配置为当所述输入电流增加时,根据所述输出电压和参考电压的差減小所述输入端的电压。
3.根据权利要求1所述的跨阻放大电路,其中所述放大电路包括:
第一晶体管,其具有源极、漏极和栅极,其中所述第一晶体管的栅极与所述输入端连接,所述第一晶体管的源极与接地端连接;
第二晶体管,其具有源极、漏极和栅极,其中所述第二晶体管的栅极与所述输出端连接;
第一电阻器,其连接于所述输入端与所述第二晶体管的源极之间;
第二电阻器,所述第二电阻器的第一端子与所述第二晶体管的栅极连接,所述第二电阻器的第二端子用于连接第一供电端;
直流源,所述直流源的第一端子与所述第二晶体管的源极连接,所述直流源的第二端子与所述接地端连接。
4.根据权利要求3所述的跨阻放大电路,其中所述负反馈电路包括:
第一放大器,其包括第一输入端、第二输入端和输出端,所述第一输入端与所述放大电路的所述输出端连接,所述第二输入端与所述参考电压连接;
第三晶体管,其具有源极、漏极和栅极,其中所述第三晶体管的栅极与所述第一放大器的输出端连接,所述第三晶体管的源极连接所述接地端。
5.根据权利要求4所述的跨阻放大电路,其中所述第三晶体管的漏极与所述第二晶体管的源极连接。
6.根据权利要求5所述的跨阻放大电路,其中所述第一晶体管的漏极与所述第二电阻器的所述第一端子连接。
7.根据权利要求5所述的跨阻放大电路,其中所述放大电路还包括:
第四晶体管,其包括源极、漏极和栅极,所述第四晶体管的源极与所述第一晶体管的漏极连接,所述第四晶体管的漏极与所述第二电阻器的第一端子连接,所述第四晶体管的栅极与偏置电压端连接并用于接收偏置电压。
8.根据权利要求7所述的跨阻放大电路,其中,所述放大电路还包括:
第二放大器,所述第二放大器的输入端与第四晶体管的源极连接,所述第二放大器的输入端与所述第四晶体管的栅极连接。
9.根据权利要求4所述的跨阻放大电路,其中所述第三晶体管的漏极与所述放大电路的所述输入端连接。
10.根据权利要求1-9中任一项所述的跨阻放大电路,其中所述跨阻放大电路还包括:
光电感应装置,其连接至所述放大电路的输入端,并经配置以提供所述输入电流。
11.根据权利要求1-9任一项所述的跨阻放大电路,其中,所述跨阻放大电路采用CMOS工艺、BiCMOS工艺或双极型工艺形成。
12.一种通讯装置,其具有接收装置,所述接收装置包括如权利要求1-11任一项所述的跨阻放大电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820875648.7U CN208538007U (zh) | 2018-06-05 | 2018-06-05 | 跨阻放大电路及通讯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820875648.7U CN208538007U (zh) | 2018-06-05 | 2018-06-05 | 跨阻放大电路及通讯装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208538007U true CN208538007U (zh) | 2019-02-22 |
Family
ID=65381771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820875648.7U Active CN208538007U (zh) | 2018-06-05 | 2018-06-05 | 跨阻放大电路及通讯装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208538007U (zh) |
-
2018
- 2018-06-05 CN CN201820875648.7U patent/CN208538007U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4472874B2 (ja) | 検出回路 | |
US5329115A (en) | Optical receiver circuit | |
US9716470B2 (en) | Apparatus and methods for compensating an operational amplifier | |
CN104737442A (zh) | 跨阻抗型电子装置、具有此装置的光纤通信***及操作此装置的方法 | |
US7042295B2 (en) | Low-voltage, low-power transimpedance amplifier architecture | |
US9562808B2 (en) | Light receiving circuit and light coupling device | |
JP5459424B2 (ja) | 光受信回路用信号増幅器 | |
US7855603B1 (en) | Temperature compensated self-bias darlington pair amplifier | |
US7501893B2 (en) | Variable gain amplifier circuit | |
US7920026B2 (en) | Amplifier output stage with extended operating range and reduced quiescent current | |
US20060139096A1 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
US6801084B2 (en) | Transimpedance amplifier and circuit including the same | |
CN208538007U (zh) | 跨阻放大电路及通讯装置 | |
US5304949A (en) | Common base amplifier | |
US11405111B2 (en) | Receiving circuit and optical receiver | |
JP6323921B2 (ja) | 光受信回路 | |
US11038467B2 (en) | Power detector with all transistors being bipolar junction transistors | |
US6949977B2 (en) | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit | |
CN110568890A (zh) | 跨阻放大电路及通讯装置 | |
US6768384B1 (en) | High-speed differential preamplifier | |
JP2003198279A (ja) | モニタ回路および光受信器 | |
CN208782782U (zh) | 全差分跨阻放大器电路及通讯装置 | |
Mičušik et al. | Transimpedance amplifier with 120 dB dynamic range | |
US11394352B2 (en) | Transimpedance amplifier circuit | |
US11391628B2 (en) | Optical receiving circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |