CN208240687U - 横向扩散金属氧化物半导体器件 - Google Patents

横向扩散金属氧化物半导体器件 Download PDF

Info

Publication number
CN208240687U
CN208240687U CN201820798921.0U CN201820798921U CN208240687U CN 208240687 U CN208240687 U CN 208240687U CN 201820798921 U CN201820798921 U CN 201820798921U CN 208240687 U CN208240687 U CN 208240687U
Authority
CN
China
Prior art keywords
layer
metal oxide
semiconductor device
oxide semiconductor
diffusion metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820798921.0U
Other languages
English (en)
Inventor
游步东
喻慧
王猛
杜益成
彭川
宋洵奕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201820798921.0U priority Critical patent/CN208240687U/zh
Application granted granted Critical
Publication of CN208240687U publication Critical patent/CN208240687U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本实用新型一种横向扩散金属氧化物半导体器件，所述横向扩散金属氧化物半导体器通过在漂移区下方形成设置与漂移区掺杂类型相反的减小表面场效应层来辅助耗尽漂移区，以提高半导体器件的耐压性能，且还使得所述减小表面场效应层与所述漂移区之间的第一间距设置得大于零，从而可以确保所述减小表面场效应层和漂移区之间具有一定的电子流经路径，以降低半导体器件的导通电阻。因此，依据本实用新型提供的横向扩散金属氧化物半导体器件的耐压性能和导通电阻性能均能得到最优化。

Description

横向扩散金属氧化物半导体器件
技术领域
本实用新型涉及半导体器件，更具体地，涉及一种横向扩散金属氧化物半导体器件。
背景技术
在现有的横向扩散金属氧化物半导体器件100如图1所示，其一般包括P型衬底PSUB，位于P型衬底PSUB中的高压N型阱区HVNW，P型体区Pbody和N型漂移区N-drift均形成于高压N型阱区HVNW中，源极区N+与漏极区N+分别形成于P型体区Pbody和N型漂移区N-drift中，体接触区P+也形成于体区Pbody中并与源极区N+相接触，且在半导体器件100的表面，还设置有与源极区相邻的栅介质层(图中未标记)以及位于栅介质层和漏极区之间的厚氧层Oxide，栅极导体poly覆盖所述栅介质层并延伸至厚氧层Oxide上。
由上可见，对于半导体器件100而言，为了提高其耐击穿电压Bv，需要减小N型漂移区N-drift的掺杂浓度，而为了降低其导通电阻Rdson，又需要增加N型漂移区N-drift的掺杂浓度，这使得半导体器件100的耐压性能和导通电阻性能会彼此被限制。此外，为了提高耐击穿电压Bv，而增加的厚氧层Oxide，以及增加P型体区Pbody与漏极区之间的距离都会引起半导体器件100的导通电阻Rdson的增加，这不利于提高半导体器件100的整体性能。
发明内容
有鉴于此，本实用新型提供一种横向扩散金属氧化物半导体器件以使得横向扩散金属氧化物半导体器件既具有较高的耐击穿电压，又具有较低的导通电阻。
一种横向扩散金属氧化物半导体器件，其特征在于包括：
基层，
位于所述基层中且具有第一掺杂类型的减小表面场效应层，
位于所述基层中且位于所述减小表面场效应层之上的漂移区，所述漂移区为第二掺杂类型，
位于所述漂移区中的漏极区，所述漏极区为第二掺杂类型，
其中，所述减小表面场效应层与所述漂移区之间的第一间距大于零。
优选地，所述的横向扩散金属氧化物半导体器件还包括：
位于所述基层中且位于所述减小表面场效应层之上的体区，所述体区为第一掺杂类型，
位于所述体区中的源极区，所述源极区为第二掺杂类型，
所述减小表面场效应层与所述体区之间的第二间距小于或等于所述第一间距。
优选地，位于所述体区下方的所述减小表面场效应层与所述基层的第一表面之间的第三间距小于位于所述漂移区下方的所述减小表面场效应层与所述基层的第一表面之间的第四间距。
优选地，所述减小表面场效应层包括埋层在所述基层中且彼此相接触的第一埋层和第二埋层，所述第一埋层的至少部分位于所述体区下方，所述第二埋层的至少部分位于所述漂移区下方，
所述第一埋层与所述基层的第一表面之间的间距为所述第三间距，所述第二埋层与所述基层的第一表面之间的间距为所述第四间距。
优选地，所述的横向扩散金属氧化物半导体器件还包括位于所述基层中，且位于所述减小表面场效层下方的隔离层，所述隔离层将所述减小表面场效应层与所述基层隔离。
优选地，所述隔离层为第二掺杂类型的第三埋层。
优选地，所述的横向扩散金属氧化物半导体器件还包括：
位于所述基层的第一表面且与所述源极区相邻的第一介质层，
位于所述第一介质层上的第一导体。
优选地，所述的横向扩散金属氧化物半导体器件还包括位于所述第一介质层和漏极区之间的耐压层。
优选地，所述第一导***于所述第一介质层和部分耐压层上。
优选地，所述的横向扩散金属氧化物半导体器件还包括第二导体，所述第二导体的至少部分位于所述耐压层上，且所述第一导体和第二导体空间隔离。
优选地，所述第二导体和第一导体中的一个导体层的一部分覆盖在所述第一介质层和耐压层的交界处上方。
优选地，所述的横向扩散金属氧化物半导体器件还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上，且彼此空间隔离，且与所述第二导体相邻的一个所述第三导体与所述第二导体空间隔离。
优选地，所述耐压层为第二介质层，所述第二介质层的厚度大于所述第一介质层的厚度。
优选地，所述基层包括第一掺杂类型的硅衬底和位于所述硅衬底中的高压阱区，所述高压阱区为第二掺杂类型，
所述体区和漂移区均位于所述高压阱区中。
优选地，所述的横向扩散金属氧化物半导体器件还包括位于体区中且为第一掺杂类型的体接触区。
优选地，所述漂移区的掺杂浓度越大，所述第一间距的大小越小。
优选地，所述的横向扩散金属氧化物半导体器件还包括与所述源极区电连接的源电极，
所述源电极延伸至至少部分所述第二导体的上方。
由上可见，依据本实用新型提供的横向扩散金属氧化物半导体器件中，通过在漂移区下方形成设置与漂移区掺杂类型相反的减小表面场效应层来辅助耗尽漂移区，以提高半导体器件的耐压性能，且还使得所述减小表面场效应层与所述漂移区之间的第一间距设置得大于零，从而可以确保所述减小表面场效应层和漂移区之间具有一定的电子流经路径，以降低半导体器的导通电阻。因此，依据本实用新型提供的横向扩散金属氧化物半导体器件的耐压性能和导通电阻性能均能得到最优化。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为现有的横向扩散金属氧化物半导体器件的结构示意图；
图2为依据本实用新型实施例一提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图3为依据本实用新型实施例二提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图4为依据本实用新型实施例三提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图5为依据本实用新型实施例四提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图6为依据本实用新型实施例五提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图7为依据本实用新型实施例六提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图8为依据本实用新型实施例七提供的一种横向扩散金属氧化物半导体器件的结构示意图；
图9为依据本实用新型实施例八提供的一种横向扩散金属氧化物半导体器件的结构示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本实用新型的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
图2为依据本实用新型实施例一提供的一种横向扩散金属氧化物半导体器件200的结构示意图。依据本实用新型实施例一提供的半导体器件主要包括：基层，位于所述基层中且具有第一掺杂类型的减小表面场效应层，位于所述基层中且位于所述减小表面场效应层之上的漂移区，所述漂移区为第二掺杂类型，位于所述漂移区中的漏极区，所述漏极区为第二掺杂类型，其中，所述减小表面场效应层与所述漂移区之间的第一间距大于零。
在半导体器件200中，第一掺杂类型为P型，第二掺杂类型为n型，当然在其它类型中，所述第一掺杂类型可以为n型，而第二掺杂类型为p型。所述基层由P型掺杂的衬底PSUB和位于P型衬底PSUB中的N型高压阱区HVNW构成，在其它实施例中，所述基层也可以仅由半导体衬底构成。N型漂移区N-drift位于N型高压阱区HVNW中，通过调节N型漂移区N-drift的掺杂浓度来调节半导体器件200的击穿电压Bv。N+漏极区相对于N型漂移区N-drift重掺杂，其用于与漏电极Drain(图2中仅用连接端子示意，并未画出具体的漏电极Drain)电连接。
所述减小表面场效应层用于辅助耗尽所述漂移区，以使得所述漂移区具有较高的掺杂浓度时，仍然能够被快速耗尽，以减小了半导体器件200的表面电场，使得半导体器件200既具有较低的导通电阻Rdson，又具有较高的击穿电压Bv。为了更大空间的降低半导体器件200的导通电阻Rdson，所述减小表面场效应层与所述漂移区之间的第一间距需要确保大于零，即保证所述减小表面场效应层与所述漂移区之间有一定空间以供电子流经。此外，为了更好的调节半导体器件200的耐压特性，需要根据所述漂移区的掺杂浓度来调节所述第一间距的大小，其中，所述漂移区的掺杂浓度越大，就更加需要所述减小表面场效应层的辅助耗尽，则所述第一间距越小，反之亦然。在半导体器件200中，所述减小表面场效应层可以为形成于N型高压阱区HVNW中的P型埋层PBL。
如图2所示，半导体器件200还包括第一掺杂类型的体区以及位于所述体区中且具有第二掺杂类型的源极区，所述体区位于所述基层中并位于所述减小表面场效应层之上。为了在更接近半导体器件200表面的位置提供足够的第一类型的掺杂剂(与第一掺杂类型对应，如第一掺杂类型为P型，则第一类型的杂质为P型掺杂剂)，以更好的辅助耗尽靠近漏极区域附近的区域，以降低该区域的表面电场，所述减小表面场效应层与所述体区之间的第二间距需要设置得小于或等于所述第一间距，即所述减小表面场效应层更靠近所述体区。在半导体器件200中，所述体区为P型掺杂的体区Pbody，N+型源极区位于所述体区Pbody中，以用于源电极Source(图2中仅用连接端子示意，并未画出具体的源电极Source)电连接。在半导体器件200中，由于所述减小表面场效应层为一个P型埋层PBL，则为了确保所述第一间距大于或等于所述第二间距，在第一方向上，所述漂移区的厚度小于所述体区的厚度，其中，所述第一方向是指所述减小表面场效应层与所述漂移区的堆叠方向。
继续参考图2所示，半导体器件200还包括位于所述基层的第一表面且与所述源极区相邻的第一介质层，以及位于所述第一介质层上的第一导体，此外还包括位于所述第一介质层和漏极区之间的耐压层，且所述第一导体的一部分还位于部分所述耐压层上。在半导体器件200中，所述第一介质层(图中未标记出来)作为栅极介质层，所述第一导体为栅极导体，以用于与栅电极Gate(图2中仅用连接端子示意，并未画出具体的栅电极Gate)电连接。所述第一介质层可以为氧化物层，如SiO2层，而所述第一导体可以为多晶硅层Ploy1，其覆盖在所述第一介质层上并延伸至部分所述耐压层上。所述耐压层可以为第二介质层，如厚氧层Oxide，厚氧层Oxide可以为鸟嘴型，其中所述第二介质层的厚度大于所述第一介质层的厚度。所述第二间距需要设置得小于所述第一间距，就是为了更好的辅助耗尽鸟嘴区域，降低鸟嘴区域的电场，提高器件的热载流子特性。
此外，如图2所示，在所述体区中，还设置有与所述体区掺杂类型相同的体接触区，如体接触区P+，该体接触区与源极区相接触，并与所述源极区接相同的电位，例如均与源电极Source电连接。
图3为依据本实用新型实施例二提供的一种横向扩散金属氧化物半导体器件300的结构示意图。半导体器件300与半导体器件200的不同之处仅在于，在半导体器件300中，所述减小表面场效应层的第一表面(靠近所述漂移区的一面)与所述基层的第一表面之间的间距并非均是相等的，而是位于所述体区下方的所述减小表面场效应层的第一表面与所述基层的第一表面之间的第三间距小于位于所述漂移区下方的所述减小表面场效应层的第一表面与所述基层的第一表面之间的第四间距，即使得所述体区下方的所述减小表面场效应层尽量靠近体区，以尽可能的降低表面电场，提高半导体器件300的击穿电压，而使靠近所述漂移区下方的减小表面场效应层与漂移区之间留有一定空间，以最大幅度的降低半导体器件300的导通电阻。
在半导体器件300中，所述表面场效应层可以由埋层在所述基层中且彼此相接触的第一埋层和第二埋层构成，所述第一埋层的至少部分位于所述体区下方，所述第二埋层的至少部分位于所述漂移区下方，所述第一埋层与所述基层的第一表面之间的间距为所述第三间距，所述第二埋层与所述基层的第一表面之间的间距为所述第四间距。如所述第一埋层为P型埋层PBL1，所述第二埋层为P型埋层PBL2，其中使得第一埋层PBL1尽量靠近P型体区Pbody，如二者可以直接接触，那么施加在Pbody上的源电极电压(通常为参考零地的电压)会通过Pbody施加在PBL1上，以避免动态的Rdson发生，而第二埋层PBL与漂移区N-drift不接触，即所述第一间距大于零，以给电子提供更宽的电流路径，更大空间的降低半导体器件300的Rdson。
图4为依据本实用新型实施例三提供的一种横向扩散金属氧化物半导体器件400的结构示意图。半导体器件400与半导体器件200的不同之处仅在于，在半导体器件400还包括位于所述基层中，且位于所述减小表面场效应层下方的隔离层，所述隔离层将所述减小表面场效应层与所述基层隔离，以利于半导体器件400的高压应用在本实施例中，所述隔离层可以为n型掺杂的第三埋层NBL，其位于高压阱HVNW中，且位于埋层PBL下方，第三埋层NBL的掺杂浓度相对于高压阱HVNW而言，为重掺杂。同样，在半导体器件300中的减小表面场效应层下方也可以设置半导体器件400中所述的隔离层。
图5为依据本实用新型实施例四提供的一种横向扩散金属氧化物半导体器件500的结构示意图。半导体器件500与半导体器件200的不同之处仅在于，还包括第二导体，全部位于所述耐压层上，而所述第一导体全部位于所述第一介质层上，且所述第一导体和第二导体空间隔离，所述空间隔离是所述第一导体和第二导体在空间位置上是不接触的，是相互隔开的。
如图5所示，所述第一导体同样可以为多晶硅poly1，而所述第二导体为多晶硅Ploy2。其中，多晶硅Poly1与栅电极Gate(图5中仅用连接端子示意，并未画出具体的栅电极Gate)电连接，而多晶硅Poly2与第一场板电极Plate1(图5中仅用连接端子示意，并未画出具体的场板电极Plate1)电连接。第一场板电极Plate1可以与源电极Source接相同的电位，即第一场板电极Plate1与源电极Source电连接，第一场板电极Plate1也可以单独接其它电位，且第一场板电极Plate1与栅电极Gate接不同的电位。由于第一场板电极Plate1与栅电极Gate接不同的电位，在栅电极Gate所接的电位使得半导体器件500处于关断状态时，第一场板电极Plate1通过接收一定的电位，仍然可以辅助耗尽所述漂移区，以保持半导体器件500处于关断状态下时的耐高压性。此外，由于所述第一导体全部位于所述第一介质层上，使得其与漏极区域(漏极区所在的区域)的交叠部分变小，可以大幅度降低栅极电荷Qgd，使得半导体器件500可以应用于高频领域。半导体器件500中的第一导体和第二导体的结构也同样可以应用到半导体器件300与半导体器件400中。
图6为依据本实用新型实施例五提供的一种横向扩散金属氧化物半导体器件600的结构示意图。半导体器件600与半导体器件500基本相同，不同之处仅在于，所述第二导体，即多晶硅Poly2的一部分还位于所述第一介质层上，多晶硅Ploy2从所述第一介质层的部分上延伸至厚氧层Oxide上，以使得多晶硅Poly2的部分覆盖在所述第一介质层和厚氧层Oxide的交界处上方，有效的降低了半导体器件600的栅极电荷Qgd。同样，图6中的第一导体和第二导体结构也可以用于到半导体器件300与半导体器件400中。
图7为依据本实用新型实施例六提供的一种横向扩散金属氧化物半导体器件700的结构示意图。半导体器件700与半导体器件500基本相同，不同之处仅在于，所述第一导体，即多晶硅Poly1的一部分还位于耐压层，即厚氧层Oxide上，多晶硅Ploy1覆盖所述第一介质层，并从所述第一介质层上延伸至部分厚氧层Oxide上，以使得多晶硅Poly1的部分覆盖在所述第一介质层和厚氧层Oxide的交界处上方，有效的降低了半导体器件700的栅极电荷Qgd。同样，图7中的第一导体和第二导体结构也可以用于到半导体器件300与半导体器件400中。
图8为依据本实用新型实施例七提供的一种横向扩散金属氧化物半导体器件800的结构示意图。半导体器件800与半导体器件700基本相同，不同之处仅在于，半导体器件800还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上，且彼此空间隔离，且与所述第二导体相邻的一个所述第三导体与所述第二导体空间隔离。在半导体器件800中，所述第三半导体层可以为多晶硅Poly3，各个多晶硅Ploy3与各个对应的第二场板电极(图8中未画出)电连接，各个所述第二场板电极与所述第一场板电极Plate1所接的电位不同，且在各个所述第二场板电极中，与越靠近漏极区N+的多晶硅Ploy3电连接的第二场板所接的电位越高，这样可以进一步提高器件的耐压性能。此外，与所述第一场板电极Plate1相邻的一个所述第二场板电极之间，以及各个相邻的所述第二场板电极之间均可以设置电阻。同样，图8中的第一导体、第二导体、第三导体的结构也可以用于到半导体器件300与半导体器件400中。
图9为依据本实用新型实施例八提供的一种横向扩散金属氧化物半导体器件900的结构示意图。半导体器件900与半导体器件500基本相同，但是在本实施例中，提供了源电极Source的具体结构。如图9所示，源电极Source与源极区电连接，并延伸至至少部分所述第二导体(多晶硅Ploy2)的上方，使得所述第一导体与第二导体断开的位置处所裸露的所述第一介质层和/或耐压层的上方被所述源电极Source覆盖(此处的覆盖，并非指所述源电极Source直接与所裸露的所述第一介质层和/或耐压层接触覆盖，而是非接触覆盖，即所述源电极Source位于所裸露的所述第一介质层和/或耐压层的上方)。所述第一导体和第二导体的断开处的电场可能会出现跌落，而在半导体器件900中，该断开位置处被所述源电极Source非接触覆盖，可以避免该断开位置处的电场出现跌落的现象，从而改善了半导体器件900的耐压性能。同样，半导体器件900中的源电极结构可以应用于半导体器件600、半导体器件700及半导体器件800中。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。

Claims (17)

1.一种横向扩散金属氧化物半导体器件，其特征在于包括：
基层，
位于所述基层中且具有第一掺杂类型的减小表面场效应层，
位于所述基层中且位于所述减小表面场效应层之上的漂移区，所述漂移区为第二掺杂类型，
位于所述漂移区中的漏极区，所述漏极区为第二掺杂类型，
其中，所述减小表面场效应层与所述漂移区之间的第一间距大于零。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
位于所述基层中且位于所述减小表面场效应层之上的体区，所述体区为第一掺杂类型，
位于所述体区中的源极区，所述源极区为第二掺杂类型，
所述减小表面场效应层与所述体区之间的第二间距小于或等于所述第一间距。
3.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，位于所述体区下方的所述减小表面场效应层与所述基层的第一表面之间的第三间距小于位于所述漂移区下方的所述减小表面场效应层与所述基层的第一表面之间的第四间距。
4.根据权利要求3所述的横向扩散金属氧化物半导体器件，其特征在于，所述减小表面场效应层包括埋层在所述基层中且彼此相接触的第一埋层和第二埋层，所述第一埋层的至少部分位于所述体区下方，所述第二埋层的至少部分位于所述漂移区下方，
所述第一埋层与所述基层的第一表面之间的间距为所述第三间距，所述第二埋层与所述基层的第一表面之间的间距为所述第四间距。
5.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，还包括位于所述基层中，且位于所述减小表面场效层下方的隔离层，所述隔离层将所述减小表面场效应层与所述基层隔离。
6.根据权利要求5所述的横向扩散金属氧化物半导体器件，其特征在于，所述隔离层为第二掺杂类型的第三埋层。
7.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，还包括：
位于所述基层的第一表面且与所述源极区相邻的第一介质层，
位于所述第一介质层上的第一导体。
8.根据权利要求7所述的横向扩散金属氧化物半导体器件，其特征在于，还包括位于所述第一介质层和漏极区之间的耐压层。
9.根据权利要求8所述的横向扩散金属氧化物半导体器件，其特征在于，所述第一导***于所述第一介质层和部分耐压层上。
10.根据权利要求8所述的横向扩散金属氧化物半导体器件，其特征在于，还包括第二导体，所述第二导体的至少部分位于所述耐压层上，且所述第一导体和第二导体空间隔离。
11.根据权利要求10所述的横向扩散金属氧化物半导体器件，其特征在于，所述第二导体和第一导体中的一个导体层的一部分覆盖在所述第一介质层和耐压层的交界处上方。
12.根据权利要求10所述的横向扩散金属氧化物半导体器件，其特征在于，还包括至少一个第三导体，各个所述第三导体均位于所述耐压层上，且彼此空间隔离，且与所述第二导体相邻的一个所述第三导体与所述第二导体空间隔离。
13.根据权利要求8所述的横向扩散金属氧化物半导体器件，所述耐压层为第二介质层，所述第二介质层的厚度大于所述第一介质层的厚度。
14.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，所述基层包括第一掺杂类型的硅衬底和位于所述硅衬底中的高压阱区，所述高压阱区为第二掺杂类型，
所述体区和漂移区均位于所述高压阱区中。
15.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，还包括位于体区中且为第一掺杂类型的体接触区。
16.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述漂移区的掺杂浓度越大，所述第一间距的大小越小。
17.根据权利要求10所述的横向扩散金属氧化物半导体器件，其特征在于，还包括与所述源极区电连接的源电极，
所述源电极延伸至至少部分所述第二导体的上方。
CN201820798921.0U 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件 Active CN208240687U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820798921.0U CN208240687U (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820798921.0U CN208240687U (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件

Publications (1)

Publication Number Publication Date
CN208240687U true CN208240687U (zh) 2018-12-14

Family

ID=64575826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820798921.0U Active CN208240687U (zh) 2018-05-25 2018-05-25 横向扩散金属氧化物半导体器件

Country Status (1)

Country Link
CN (1) CN208240687U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531026A (zh) * 2019-09-17 2021-03-19 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112531026A (zh) * 2019-09-17 2021-03-19 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN112531026B (zh) * 2019-09-17 2022-06-21 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN108807543A (zh) 横向扩散金属氧化物半导体器件及其制造方法
TWI695434B (zh) 橫向擴散金屬氧化物半導體結構和其形成方法
TWI695512B (zh) 橫向擴散金屬氧化物半導體裝置和其製造方法
CN208385412U (zh) 横向扩散金属氧化物半导体器件
KR101353903B1 (ko) 반도체 장치
CN108598156A (zh) Ldmos晶体管及其制造方法
CN103650148A (zh) 绝缘栅双极晶体管
CN103489864A (zh) 功率用半导体装置
TWI455311B (zh) 橫向擴散金屬氧化物半導體元件
CN105990439B (zh) 半导体装置
CN103681785A (zh) 半导体装置
WO2017059739A1 (zh) 横向扩散金属氧化物半导体场效应管
CN208240687U (zh) 横向扩散金属氧化物半导体器件
CN102569392B (zh) Ldmos晶体管、布局方法和制作方法
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN104269436B (zh) 采用两种性质的本征应变膜的应变ldmos器件
US20060145249A1 (en) LDMOS transistor
CN108682691A (zh) 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN208385413U (zh) 横向扩散金属氧化物半导体结构
CN208385411U (zh) Ldmos晶体管
CN116153979A (zh) Ldmos终端结构以及ldmos终端结构的制作方法
CN106486546B (zh) 横向双扩散金属氧化物半导体元件及其制造方法
CN208240684U (zh) 一种半导体器件
CN111192915A (zh) 半导体功率器件及其制造方法
CN112713193B (zh) 一种具有凸型扩展埋氧区的沟槽ldmos晶体管

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Patentee after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: 310012 A1501-A1505 and A1509-A1511, building 90, 71 Wensanlu Road, Xihu District, Zhejiang, Hangzhou, China

Patentee before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.