CN208240684U - 一种半导体器件 - Google Patents
一种半导体器件 Download PDFInfo
- Publication number
- CN208240684U CN208240684U CN201820797777.9U CN201820797777U CN208240684U CN 208240684 U CN208240684 U CN 208240684U CN 201820797777 U CN201820797777 U CN 201820797777U CN 208240684 U CN208240684 U CN 208240684U
- Authority
- CN
- China
- Prior art keywords
- drift region
- semiconductor devices
- region
- area
- body area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型提供了一种半导体器件，所述半导体器件为横向扩散金属氧化物半导体器件，其主要包括：基层，位于所述基层中且具有第一掺杂类型的漂移区，位于所述基层中且具有第二掺杂类型的体区，所述漂移区与所述体区具有预定的位置关系，使得所述漂移区阻碍所述体区向所述漂移区方向的横向扩散。因此，漂移区既用作耐压区，又作为阻碍体区横向扩散的扩散抑制区，可有效的减小所述半导体器件的沟道长度，实现短沟道半导体器件。
Description
技术领域
本实用新型涉及半导体技术领域，更具体地，涉及一种半导体器件。
背景技术
在现有的横向扩散金属氧化物半导体器件100如图1所示，其一般包括P型衬底PSUB，位于P型衬底PSUB中的高压N型阱区HVNW，P型体区Pbody和N型漂移区N-drift均形成于高压N型阱区HVNW中，源极区N+与漏极区N+分别形成于P型体区Pbody和N型漂移区N-drift中，体接触区P+也形成于体区Pbody中并与源极区N+相接触，且在半导体器件100的表面，还设置有与源极区相邻的栅介质层(图中未标记)以及位于栅介质层和漏极区之间的厚氧层Oxide，栅极导体poly覆盖所述栅介质层并延伸至厚氧层Oxide上。
现有的形成半导体器件100的方法通常为，先在半导体衬衬底PSUB和阱区HVNW构成的基层表面一次形成栅介质层和栅极导体Poly，然后再利用栅极导体Ploy做自对准，并利用横向扩散在阱区HVNW中形成体区Pbody，然后再形成漂移区N-drift。这种制造方法形成的半导体器件100由于体区Pbody的横向扩散比较严重，使得沟道交长，以至于低压应用下，沟道电阻较大，器件的导通电阻和耐压性的优化受限。
发明内容
有鉴于此，本实用新型提供一种横向扩散金属氧化物的半导体器件，以降低所述半导体器件的沟道，同时优化导通电阻和耐压性能。
一半导体器件，所述半导体器件为种横向扩散金属氧化物半导体器件，包括：
基层，
位于所述基层中且具有第一掺杂类型的漂移区，
位于所述基层中且具有第二掺杂类型的体区，所述漂移区与所述体区具有预定的位置关系，使得所述漂移区阻碍所述体区向所述漂移区方向的横向扩散。
优选地，所述半导体器件还包括：
位于所述基层的第一表面上形成栅介质层和栅极导体，所述栅介质层的的部分覆盖在所述体区的表面，另一部分覆盖在所述基层的表面。
优选地，所述的半导体器件还包括：位于所述体区中且具有第一掺杂类型的源极区，所述源极区与所述栅介质层相邻。
优选地，所述的半导体器件，还包括：
位于所述漂移区中且具有第一掺杂类型的漏极区，
以及位于所述基层表面，且位于所述栅介质层和所述漏极区之间的耐压层，所述耐压层的至少部分覆盖在所述漂移区上。
优选地，所述体区与所述漂移区相接触或所述体区的至少部分位于所述漂移区中。
优选地，所述漂移区由所述横向扩散金属氧化物半导体器件的漏极区域这一侧延伸至所述横向扩散金属氧化物半导体器件的源极区域这一侧。
优选地，所述体区位于所述横向扩散金属氧化物半导体器件的源极区域这一侧的漂移区中。
优选地，所述基层包括半导体衬底和位于所述半导体衬底中且具有第一掺杂类型的阱区，
所述体取和漂移区均位于所述阱区中。
优选地，所述的半导体器件还包括至少部分位于所述耐压层上的场导体，所述场导体和所述栅极导体空间隔离。
优选地，所述第二掺杂类型为P型，所述体区中的掺杂剂为含銦的掺杂剂。
由上可见，依据本实用新型提供的横向扩散金属氧化物的半导体器件，漂移区既用作耐压区，又作为阻碍体区横向扩散的扩散抑制区，可进一步减小所述半导体器件的沟道长度，实现短沟道半导体器件。
附图说明
通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1为现有的横向扩散金属氧化物半导体器件的结构示意图；
图2a-2h为依据本实用新型提供的横向扩散金属氧化物半导体器件的制造过程中各个工艺步骤形成的结构截面示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本实用新型的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本实用新型。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本实用新型。
图2a-2h为依据本实用新型提供的横向扩散金属氧化物半导体器件的过程中各个工艺步骤形成的结构截面示意图。
步骤1：如图2a所示，在半导体衬底，如P型掺杂的衬底PSUB中注入N型掺杂剂，以在P型掺杂的衬底PSUB中形成N型耐高压的阱区DNWELL。
此外，在形成阱区DNWELL后，还可在由衬底PSUB与阱区DNWELL构成的基层表面形成场氧化层(图2a中未标记)，例如采用LOCOS(硅的局部氧化)工艺形成所述场氧化层。
步骤2：如图2b所示，在由衬底PSUB与阱区DNWELL构成的基层中注入N型掺杂剂，以形成N型漂移区N-drift，其中，漂移区N-drift由所述横向扩散金属氧化物半导体器件的漏极区域的一侧向所述横向扩散金属氧化物半导体器件的源极区域的一侧延伸。漂移区N-drift主要作为所述横向扩散金属氧化物半导体器件的的耐压区。
漂移区N-drift优选的可以延伸至所述横向扩散金属氧化物半导体器件的源极区域的一侧，即漂移区N-drift的一部分位于所述横向扩散金属氧化物半导体器件的源极区域中。其中，所述漏极区域是指漏极区所在的区域，漏极区位于所述漏极区域中，所述源极区域是指源极区所在的区域，源极区位于所述源极区域中。漂移区N-drift位于所述基层的阱区DNWELL中，且所述漂移区N-drift可以覆盖阱区DNWELL的整个表面，因此，可以在由经第一掩模注入第一浓度的N型掺杂剂形成阱区DNWELL后，不用立即去除所述第一掩模，而是继续由经所述第一掩模注入第二浓度的N型掺杂剂形成漂移区N-drift，这样阱区DNWELL与漂移区N-drift可以共用第一掩模，减少一道光刻工艺，降低了半导体器件的制备成本。
步骤3：在所述基层的第一表面上形成耐压层，所述耐压层的至少部分位于漂移区N-drift之上，且所述耐压层还位于所述横向扩散金属氧化物半导体器件的栅介质层和漏极区之间。
如图2c所示，所述耐压层在本实施中为氧化层Oxide，氧化层Oxide的厚度通常高于所述横向扩散金属氧化物半导体器件的的栅介质层的厚度，且其形状可以为鸟嘴状。在其它实施例中，所述耐压层也可以为其它介质层，还可以为浅沟槽隔离层。
步骤4：在所述基层的阱区DNWELL中形成P型体区Pbody，体区Pbody位于所述横向扩散金属氧化物半导体器件的源极区域内。例如可以通过注入含銦的掺杂剂来形成P型体区Pbody，以减小P型体区Pbody的横向扩散。由于形成的漂移区N-drift由所述横向扩散金属氧化物半导体器件的漏极区域的一侧向所述横向扩散金属氧化物半导体器件的源极区域的一侧延伸，因而使得体区Pbody向漂移区N-drift方向的横向扩散可以被漂移区N-drift阻碍或抑制，体区Pbody中的P型杂质向漂移区N-drift方向的横向扩散的距离会在漂移区N-drift的阻碍作用下有效的减小，即所形成的体区Pbody的横向尺寸大致与形成所述体区Pbody时所采用的掩模的开口尺寸相同。注入P型掺杂剂形成体区Pbody时，可以通过调节P型掺杂剂的掺杂浓度，来调节所述横向扩散金属氧化物半导体器件的阈值电压。
如图2d所示，在本实施例中，由于漂移区N-drift直接延伸到了所述横向扩散金属氧化物半导体器件的源极区域的一侧，因此可以直接在位于所述横向扩散金属氧化物半导体器件的源极区域这一侧的漂移区N-drift中注入P型掺杂剂，使得该注入区域由N型反型成P型，以作为P型体区Pbody，即体区Pbody位于漂移区N-drift中那么体区Pbody靠近所述栅介质层的一侧均被漂移区N-drift包围，通过适当的调节漂移区N-drift的掺杂浓度，就可以阻碍体区Pbody的横向扩散。在其它实施例中，体区Pbody可以仅部分位于漂移区N-drift中，或者仅与漂移区N-drift相接触。漂移区N-drift与体区Pbody之间的间距越大，就需要控制漂移区N-drift的掺杂浓度越大，以阻碍体区Pbody向漂移区N-drift方向的横向扩散。
步骤5：形成体区Pbody后，在所述基层的第一表面上形成栅介质层以及在所述栅介质层上形成栅极导体，其中，所述栅介质层的一部分位于体区Pbody的一部分上方，另一部分位于所述阱区DNWELL和/或漂移区N-drift的一部分上方，且所述栅介质层的一侧与后续形成的源极区相邻，另一侧与所述耐压层相邻。所述栅极导体的至少部分位于所述栅介质层上，可选的，所述栅极导体还可以由所述栅介质层上延伸至所述耐压层上。
形成所述栅介质层和栅极导体的具体的步骤如图2e-2g所示，首先在所述基层的第一表面形成一层氧化层Gox，然后再在氧化层Gox上沉积一层导体层，例如多晶硅Poly层。然后蚀刻所述多晶硅Poly层，蚀刻可以停止于栅氧化层Gox(即保留所述基层上除栅极区域外的栅氧化层Gox)也可以停止于所述基层的第一表面(即去除所述基层的除栅极区域外的栅氧化层Gox)，在本实施例中，蚀刻停止于所述基层的第一表面，如图2g所示，蚀刻后，剩余的Poly层作为所述栅极导体，栅极导体下面的这部分氧化层Gox作为栅介质层。
在蚀刻所述导体层形成所述栅极导体时，还形成位于所述耐压层上场导体，其中所述栅极导体与场导体空间隔离。即在蚀刻所述导体层时，使得蚀刻后的导体层的一部分作为所述栅极导体，另一部分作为所述场导体。由于本实施例在蚀刻所述导体层时，蚀刻停止于所述基层的第一表面，则在后续注入形成源极区和漏极区之前，还可以在所述基层的表面重新生长一层薄氧化层。
此外，在形成所述栅介质层和栅极导体后，还可进一步在所述体区Pbody的表面区域注入N型掺杂剂，以形成N型轻掺杂漏区NLDD(图中未标记)，以及在所述栅极导体的侧壁形成侧墙(图中未标记)，所述侧墙可以为氧化物，如SiO2
步骤6：如图2h所示分别在漂移区N-drift和体区Pbody中注入N型掺杂剂，以分别形成N型的漏极区N+和源极区N+，以及在体区Pbody中注入P型掺杂剂以形成P型体接触区P+，体接触区P+与源极区N+相邻。
在形成源漏极区后，还需要形成所述横向扩散金属氧化物半导体器件的各个电极，如与源极区N+电连接的源电极S，与漏极区N+电连接的漏电极D，与栅极导体电连接的栅极导体G，以及与体接触区P+电连接的衬底电极B。在图2中并未画出各个电极的具体结构，仅通过连接端子示意。此外，若所述耐压层上设置有所述场导体，在形成各个电极时还包括形成与所述场导体电连接的场板电极，所述场板电极与所述栅电极接不同的电位，而与所述源电极接相同的电位。
依据本实用新型提供的横向扩散金属氧化物半导体器件的制造方法的其它实施例中，不一定包含上述各个步骤中的所有步骤，也不局限于仅包括上述各步骤，且各个上述各个步骤的先后顺序不局限于上述排序在其它实施例中也可以变换，以及各个区的掺杂类型也不局限于上述形式。此外，依据本实用新型提供的横向扩散金属氧化物半导体器件的制造方法的实施例中所述漂移区、阱区、轻掺杂漏区均为的掺杂类型均为第一掺杂类型，且均通过掺入第一掺杂类型的掺杂剂形成，所述衬底、体区以及体接触区均为第二掺杂类型，且均通过掺入第二掺杂类型的掺杂剂形成。其中，所述第一掺杂类型为P型和N型中的一种，第二掺杂类型为P型和N型中的另一种。
此外，本实用新型还提供了依据本实用新型提供的所述制造方法形成的半导体器件，所述半导体器件的结构示意图可以如图2h所示。所述横向扩散金属氧化物半导体器件，主要包括：基层，位于所述基层中且具有第一掺杂类型的漂移区，位于所述基层中且具有第二掺杂类型的体区，所述漂移区与所述体区具有预定的位置关系，使得所述漂移区阻碍所述体区向所述漂移区方向的横向扩散。且所述横向扩散金属氧化物半导体器件还可进一步应包括：位于所述基层的第一表面上形成栅介质层和栅极导体，所述栅介质层的的部分覆盖在所述体区的表面，另一部分覆盖在所述基层的表面，位于所述体区中且具有第一掺杂类型的源极区，所述源极区与所述栅介质层相邻，位于所述漂移区中且具有第一掺杂类型的漏极区，以及位于所述基层表面，且位于所述栅介质层和所述漏极区之间的耐压层，所述耐压层的至少部分覆盖在所述漂移区上，至少部分位于所述耐压层上的场导体，所述场导体和所述栅极导体空间隔离。还包括位于所述体区中且具有第二掺杂类型的体接触区。其中，所述体区与所述漂移区相接触或所述体区的至少部分位于所述漂移区中。具体的，所述漂移区由所述横向扩散金属氧化物半导体器件的漏极区域这一侧延伸至所述横向扩散金属氧化物半导体器件的源极区域这一侧，所述体区位于所述横向扩散金属氧化物半导体器件的源极区域这一侧的漂移区中。
此外，所述基层包括半导体衬底和位于所述半导体衬底中且具有第一掺杂类型的阱区，所述体取和漂移区均位于所述阱区中。在依据本实用新型提供的所述半导体器件的一实施例中，所述第一掺杂类型为N型，所述第二掺杂类型为P型，则所述体区中的掺杂剂为含銦的掺杂剂，在其它实施例中，所述第二掺杂类型也可以为N型，则第一掺杂类型为P型。
由上可见，依据本实用新型提供的横向扩散金属氧化物半导体器件，由于体区在栅介质层和栅极导体形成之前就已经形成，从而有利于减小所述半导体器件的沟道长度，降低导通电阻，且使漂移区既用作耐压区，又作为阻碍体区横向扩散的扩散抑制区，可进一步减小所述半导体器件的沟道长度，实现短沟道半导体器件。
依照本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (10)
1.一种半导体器件，所述半导体器件为横向扩散金属氧化物半导体器件，其特征在于，包括：
基层，
位于所述基层中且具有第一掺杂类型的漂移区，
位于所述基层中且具有第二掺杂类型的体区，所述漂移区与所述体区具有预定的位置关系，使得所述漂移区阻碍所述体区向所述漂移区方向的横向扩散。
2.根据权利要求1所述的半导体器件，还包括：
位于所述基层的第一表面上形成栅介质层和栅极导体，所述栅介质层的部分覆盖在所述体区的表面，另一部分覆盖在所述基层的表面。
3.根据权利要求2所述的半导体器件，还包括：位于所述体区中且具有第一掺杂类型的源极区，所述源极区与所述栅介质层相邻。
4.根据权利要求2所述的半导体器件，还包括：
位于所述漂移区中且具有第一掺杂类型的漏极区，
以及位于所述基层表面，且位于所述栅介质层和所述漏极区之间的耐压层，所述耐压层的至少部分覆盖在所述漂移区上。
5.根据权利要求1所述的半导体器件，其特征在于，所述体区与所述漂移区相接触或所述体区的至少部分位于所述漂移区中。
6.根据权利要求5所述的半导体器件，其特征在于，所述漂移区由所述横向扩散金属氧化物半导体器件的漏极区域这一侧延伸至所述横向扩散金属氧化物半导体器件的源极区域这一侧。
7.根据权利要求6所述的半导体器件，其特征在于，
所述体区位于所述横向扩散金属氧化物半导体器件的源极区域这一侧的漂移区中。
8.根据权利要求1所述的半导体器件，其特征在于，所述基层包括半导体衬底和位于所述半导体衬底中且具有第一掺杂类型的阱区，
所述体区和漂移区均位于所述阱区中。
9.根据权利要求4所述的半导体器件，其特征在于，还包括至少部分位于所述耐压层上的场导体，所述场导体和所述栅极导体空间隔离。
10.根据权利要求1所述的半导体器件，其特征在于，所述第二掺杂类型为P型，所述体区中的掺杂剂为含铟的掺杂剂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820797777.9U CN208240684U (zh) | 2018-05-25 | 2018-05-25 | 一种半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820797777.9U CN208240684U (zh) | 2018-05-25 | 2018-05-25 | 一种半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN208240684U true CN208240684U (zh) | 2018-12-14 |
Family
ID=64575034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820797777.9U Active CN208240684U (zh) | 2018-05-25 | 2018-05-25 | 一种半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN208240684U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682691A (zh) * | 2018-05-25 | 2018-10-19 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体器件的制造方法及半导体器件 |
-
2018
- 2018-05-25 CN CN201820797777.9U patent/CN208240684U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108682691A (zh) * | 2018-05-25 | 2018-10-19 | 矽力杰半导体技术(杭州)有限公司 | 横向扩散金属氧化物半导体器件的制造方法及半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9853146B2 (en) | Lateral double diffused MOS transistors | |
| US6825531B1 (en) | Lateral DMOS transistor with a self-aligned drain region | |
| TWI722390B (zh) | 橫向擴散金屬氧化物半導體裝置及其製造方法 | |
| US10861965B2 (en) | Power MOSFET with an integrated pseudo-Schottky diode in source contact trench | |
| CN111048587B (zh) | 沟槽栅耗尽型vdmos器件及其制造方法 | |
| TWI695512B (zh) | 橫向擴散金屬氧化物半導體裝置和其製造方法 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN111725070A (zh) | 半导体器件的制作方法及半导体器件 | |
| CN106024905A (zh) | 一种低导通电阻横向双扩散金属氧化物半导体器件 | |
| US9178054B2 (en) | Planar vertical DMOS transistor with reduced gate charge | |
| CN108682691A (zh) | 横向扩散金属氧化物半导体器件的制造方法及半导体器件 | |
| TWI550883B (zh) | 橫向雙擴散金氧半導體元件及減少表面電場的結構 | |
| CN115547838A (zh) | 金属氧化物半导体器件的制备方法及器件 | |
| CN105655402A (zh) | 低压超结mosfet终端结构及其制造方法 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN109273364B (zh) | 一种半导体结构及其形成方法 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN208240684U (zh) | 一种半导体器件 | |
| US7768068B1 (en) | Drain extended MOS transistor with increased breakdown voltage | |
| CN112909093B (zh) | 半导体器件 | |
| CN102694020A (zh) | 一种半导体装置 | |
| CN105633155A (zh) | 一种金属-氧化物半导体场效应晶体管的结构和制造方法 | |
| CN111192915A (zh) | 半导体功率器件及其制造方法 | |
| CN104218080A (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province Patentee after: Hangzhou Silergy Semiconductor Technology Co., Ltd. Address before: 310012 A1501-A1505 and A1509-A1511, building 90, 71 Wensanlu Road, Xihu District, Zhejiang, Hangzhou, China Patentee before: Hangzhou Silergy Semiconductor Technology Co., Ltd. |