CN207835033U - 一种降低产品待机功耗的电路 - Google Patents

Abstract

本实用新型公开了一种降低产品待机功耗的电路，包括过零检测电路、主控电路和设置在火线、零线之间的第一电容，火线、零线与过零检测电路连接，过零检测电路的输出端与主控电路的输入端连接。通过采用过零检测电路兼作为火、零线之间的泄放电阻，可以取消产品电路中的泄放电阻，从而实现减少待机功耗的目的，对家电节能有实际意义。

Description

一种降低产品待机功耗的电路

技术领域

本实用新型涉及电路领域，尤其是一种降低产品待机功耗的电路。

背景技术

目前出口到国外特别是欧洲地区的家电产品，有待机功耗要求。通常火、零线之间有带X2安规电容且电容量大于0.1uF的电路，必须在X2电容两端并联泄放电阻给电容放电，以符合掉电1秒后火、零线之间电压降低到DC34V以下的防触电安全要求。但是这种泄放电阻自身存在待机功耗，会增大整机的待机功耗数值。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种降低产品待机功耗的电路，采用过零检测电路兼作为火、零线之间的泄放电阻，达到减少待机功耗的目的。

本实用新型所采用的技术方案是：一种降低产品待机功耗的电路，包括过零检测电路、主控电路和设置在火线、零线之间的第一电容，所述火线、零线与过零检测电路连接，所述过零检测电路的输出端与主控电路的输入端连接。

进一步地，所述降低产品待机功耗的电路还包括短路保护电路，所述火线、零线通过短路保护电路与第一电容并联连接。

进一步地，所述短路保护电路为保险丝，所述零线与第一电容的一端连接，所述火线通过保险丝与第一电容的另一端连接。

进一步地，所述降低产品待机功耗的电路还包括雷击浪涌保护电路，所述火线、零线通过雷击浪涌保护电路与第一电容并联连接。

进一步地，所述雷击浪涌保护电路为第一压敏电阻，所述火线、零线与第一压敏电阻并联连接，所述第一压敏电阻与第一电容并联连接。

进一步地，所述过零检测电路包括第一电阻、第一二极管、第一光耦和第二电阻，所述零线与第一二极管的正极、第一光耦的第二输入端连接，所述火线与第一电阻的一端连接，所述第一电阻的另一端与第一二极管的负极、第一光耦的第一输入端连接，所述第一光耦的第一输出端与第二电阻的一端、主控电路的输入端连接，所述第二电阻的另一端与电源连接，所述第一光耦的第二输出端接地。

进一步地，所述过零检测电路包括第三电阻、第四电阻、第二二极管和第一NPN三极管，所述火线与第三电阻的一端连接，所述第三电阻的另一端与第二二极管的负极、第一NPN三极管的基极连接，所述第二二极管的正极与第一NPN三极管的发射极、零线连接，所述第一NPN三极管的集电极与第四电阻的一端、主控电路的输入端连接，所述第四电阻的另一端与电源连接。

进一步地，所述主控电路为单片机及其***电路。

本实用新型的有益效果是：

本实用新型一种降低产品待机功耗的电路，包括过零检测电路、主控电路和设置在火线、零线之间的第一电容，火线、零线与过零检测电路连接，过零检测电路的输出端与主控电路的输入端连接。通过采用过零检测电路兼作为火、零线之间的泄放电阻，可以取消产品电路中的泄放电阻，从而实现减少待机功耗的目的，对家电节能有实际意义。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是本实用新型一种降低产品待机功耗的电路的一具体实施例电路原理图；

图2是本实用新型一种降低产品待机功耗的电路的过零检测电路的一具体实施例电路原理图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

一种降低产品待机功耗的电路，包括过零检测电路、主控电路和设置在火线、零线之间的第一电容，即零线与第一电容的一端连接，火线与第一电容的另一端连接；火线、零线与过零检测电路连接，过零检测电路的输出端与主控电路的输入端连接。

本实用新型采用跨接在火、零线之间的过零检测电路，使过零检测电路在交流电正、负半周期间都可以导通并保持固定的泄放电阻数值，以便在掉电后可以给设置在火、零线之间的第一电容放电，从而可以取消跨接在火、零线之间的泄放电阻，起到减少待机功耗的作用。通过采用过零检测电路兼作为火、零线之间的泄放电阻，可以取消产品电路中并联在第一电容两端的泄放电阻，从而实现减少待机功耗的目的，对家电节能有实际意义，特别是对于带过零检测、有待机功耗要求的家电产品而言。

作为技术方案的进一步改进，参考图1，图1是本实用新型一种降低产品待机功耗的电路的一具体实施例电路原理图；降低产品待机功耗的电路还包括短路保护电路，火线ACL、零线ACN通过短路保护电路与第一电容XC1并联连接。短路保护电路为保险丝FUSE，零线ACN与第一电容XC1的一端连接，火线ACL通过保险丝FUSE与第一电容XC1的另一端连接。短路保护电路用于为产品电路提供短路保护，防止电路被短路瞬间的大电流所破坏。进一步地，降低产品待机功耗的电路还包括雷击浪涌保护电路，火线ACL、零线ACN通过雷击浪涌保护电路与第一电容XC1并联连接。雷击浪涌保护电路为第一压敏电阻VR1，火线ACL、零线ACN与第一压敏电阻VR1并联连接，第一压敏电阻VR1与第一电容XC1并联连接。雷击浪涌保护电路用于为产品电路提供瞬间过压保护，防止电路被瞬间的高压所破坏。

作为技术方案的进一步改进，本实施例中，主控电路为单片机及其***电路。参考图1，过零检测电路包括第三电阻R3、第四电阻R4、第二二极管D2和第一NPN三极管Q1，火线ACL与第三电阻R3的一端连接，第三电阻R3的另一端与第二二极管D2的负极、第一NPN三极管Q1的基极连接，第二二极管D2的正极与第一NPN三极管Q1的发射极、零线ACN连接，第一NPN三极管Q1的集电极与第四电阻R4的一端、主控电路的输入端(即通过图1中的CPU I/O口与主控电路的输入端连接)连接，第四电阻R4的另一端与电源VCC连接。

具体地，参考图1，本实施例中的过零检测电路为非隔离的过零检测电路，负责将电网交流电正弦波转为正负半周跳变的方波信号送给CPU I/O口检测。当交流电为正半周时，火线ACL经第三电阻R3、第一NPN三极管Q1的B-E极回到零线ACN，此时第一NPN三极管Q1导通，第一NPN三极管Q1的集电极输出低电平给CPU I/O口检测。当交流电为负半周时，零线ACN经第二二极管D2、第三电阻R3回到火线ACL，此时第一NPN三极管Q1截止，第一NPN三极管Q1的集电极输出高电平给CPU I/O口检测。这样，第三电阻R3、第二二极管D2或第三电阻R3、第一NPN三极管Q1的B-E极(相当于一个二极管)组成了跨接在火线ACL、零线ACN之间(相当于并联在第一电容XC1两端)的交流电正负半周的第一电容XC1残留电压泄放通道(第二二极管D2在交流电为负半周时也提供泄放通道的作用)，具有固定阻值的特点，可以起到替代并联在第一电容XC1两端泄放电阻的作用，所以可以去除并联在第一电容XC1两端的泄放电阻，以减小待机功耗。

参考图2，图2是本实用新型一种降低产品待机功耗的电路的过零检测电路的一具体实施例电路原理图，本实施例中，主控电路为单片机及其***电路。过零检测电路包括第一电阻R1、第一二极管D1、第一光耦U1和第二电阻R2，零线ACN与第一二极管D1的正极、第一光耦U1的第二输入端连接，火线ACL与第一电阻R1的一端连接，第一电阻R1的另一端与第一二极管D1的负极、第一光耦U1的第一输入端连接，第一光耦U1的第一输出端与第二电阻R2的一端、主控电路的输入端(即通过图2中的CPU I/O口与主控电路的输入端连接)连接，第二电阻R2的另一端与电源VCC连接，第一光耦U1的第二输出端接地。

具体地，参考图2，本实施例中的过零检测电路为隔离式过零检测电路，第一光耦U1为PC817光耦，用于将CPU与高压供电隔离，第一二极管D1在交流电负半周时作为第一电容XC1的泄放通道。当交流电为正半周时，火线ACL经第一电阻R1、第一光耦U1的第一输入端、第二输入端回到零线ACN，此时第一光耦U1导通，第一光耦U1的第一输出端输出低电平给CPU I/O口检测。当交流电为负半周时，零线ACN经第一二极管D1、第一电阻R1回到火线ACL，此时第一光耦U1截止，第一光耦U1的第一输出端输出高电平给CPU I/O口检测。这样，第一电阻R1、第一二极管D1或第一电阻R1、第一光耦U1第一输入端、第二输入端(相当于一个二极管)组成了跨接在火线ACL、零线ACN之间(相当于并联在第一电容XC1两端)的交流电正负半周的第一电容XC1的残留电压泄放通道，可以起到替代并联在第一电容XC1两端泄放电阻的作用，所以可以去除并联在第一电容XC1两端的泄放电阻，以减小待机功耗。

另外，对于第一二极管D1、第二二极管D2的选型，可以选1N4148、1N4007等普通二极管；第二电阻R2、第四电阻R4可以取5.1K～10K，第一NPN三极管Q1可以选3904、8050、9013、9014等普通NPN三极管。第一电阻R1、第三电阻R3即泄放电阻可以取100K～680K，具体取值视供电电压及第一电容XC1的容量并根据试验而定，供电电压越高(断电时的第一电容XC1的残留电压也越高)或第一电容XC1的容量越大(泄放时间也需要越长)，1秒后降至DC34V以下安全电压所需要的泄放电阻阻值即要求越小，泄放速度要求越快。

以上是对本实用新型的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种降低产品待机功耗的电路，其特征在于，包括过零检测电路、主控电路和设置在火线、零线之间的第一电容，所述火线、零线与过零检测电路连接，所述过零检测电路的输出端与主控电路的输入端连接。

2.根据权利要求1所述的降低产品待机功耗的电路，其特征在于，所述降低产品待机功耗的电路还包括短路保护电路，所述火线、零线通过短路保护电路与第一电容并联连接。

3.根据权利要求2所述的降低产品待机功耗的电路，其特征在于，所述短路保护电路为保险丝，所述零线与第一电容的一端连接，所述火线通过保险丝与第一电容的另一端连接。

4.根据权利要求1所述的降低产品待机功耗的电路，其特征在于，所述降低产品待机功耗的电路还包括雷击浪涌保护电路，所述火线、零线通过雷击浪涌保护电路与第一电容并联连接。

5.根据权利要求4所述的降低产品待机功耗的电路，其特征在于，所述雷击浪涌保护电路为第一压敏电阻，所述火线、零线与第一压敏电阻并联连接，所述第一压敏电阻与第一电容并联连接。

6.根据权利要求1至5任一项所述的降低产品待机功耗的电路，其特征在于，所述过零检测电路包括第一电阻、第一二极管、第一光耦和第二电阻，所述零线与第一二极管的正极、第一光耦的第二输入端连接，所述火线与第一电阻的一端连接，所述第一电阻的另一端与第一二极管的负极、第一光耦的第一输入端连接，所述第一光耦的第一输出端与第二电阻的一端、主控电路的输入端连接，所述第二电阻的另一端与电源连接，所述第一光耦的第二输出端接地。

7.根据权利要求1至5任一项所述的降低产品待机功耗的电路，其特征在于，所述过零检测电路包括第三电阻、第四电阻、第二二极管和第一NPN三极管，所述火线与第三电阻的一端连接，所述第三电阻的另一端与第二二极管的负极、第一NPN三极管的基极连接，所述第二二极管的正极与第一NPN三极管的发射极、零线连接，所述第一NPN三极管的集电极与第四电阻的一端、主控电路的输入端连接，所述第四电阻的另一端与电源连接。

8.根据权利要求1至5任一项所述的降低产品待机功耗的电路，其特征在于，所述主控电路为单片机及其***电路。