KR100611108B1 - 박막 형성 방법 - Google Patents

박막 형성 방법 Download PDF

Info

Publication number
KR100611108B1
KR100611108B1 KR1020050003084A KR20050003084A KR100611108B1 KR 100611108 B1 KR100611108 B1 KR 100611108B1 KR 1020050003084 A KR1020050003084 A KR 1020050003084A KR 20050003084 A KR20050003084 A KR 20050003084A KR 100611108 B1 KR100611108 B1 KR 100611108B1
Authority
KR
South Korea
Prior art keywords
film
single crystal
silicon film
pattern
crystal silicon
Prior art date
Application number
KR1020050003084A
Other languages
English (en)
Other versions
KR20060082550A (ko
Inventor
손용훈
신유균
이종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050003084A priority Critical patent/KR100611108B1/ko
Priority to US11/329,158 priority patent/US7553742B2/en
Publication of KR20060082550A publication Critical patent/KR20060082550A/ko
Application granted granted Critical
Publication of KR100611108B1 publication Critical patent/KR100611108B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/10—Cooling bags, e.g. ice-bags
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F7/0241—Apparatus for the preparation of hot packs, hot compresses, cooling pads, e.g. heaters or refrigerators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F2007/0091—Heating or cooling appliances for medical or therapeutic treatment of the human body inflatable
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0203—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor
    • A61F2007/0206—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor containing organic solids or fibres
    • A61F2007/0209—Synthetics, e.g. plastics
    • A61F2007/0214—Polymers, e.g. water absorbing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0203—Cataplasms, poultices or compresses, characterised by their contents; Bags therefor
    • A61F2007/022—Bags therefor
    • A61F2007/0223—Bags therefor made of textiles
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61F—FILTERS IMPLANTABLE INTO BLOOD VESSELS; PROSTHESES; DEVICES PROVIDING PATENCY TO, OR PREVENTING COLLAPSING OF, TUBULAR STRUCTURES OF THE BODY, e.g. STENTS; ORTHOPAEDIC, NURSING OR CONTRACEPTIVE DEVICES; FOMENTATION; TREATMENT OR PROTECTION OF EYES OR EARS; BANDAGES, DRESSINGS OR ABSORBENT PADS; FIRST-AID KITS
    • A61F7/00—Heating or cooling appliances for medical or therapeutic treatment of the human body
    • A61F7/02—Compresses or poultices for effecting heating or cooling
    • A61F2007/0268—Compresses or poultices for effecting heating or cooling having a plurality of compartments being filled with a heat carrier
    • A61F2007/0269—Compresses or poultices for effecting heating or cooling having a plurality of compartments being filled with a heat carrier with separable compartments, e.g. reconnectable
    • A61F2007/0271—Permanently separable compartments, e.g. with rupturable portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Vascular Medicine (AREA)
  • Thermal Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Mechanical Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

단결정으로 이루어지는 박막을 형성하는 방법은 제1 단결정 실리콘막을 부분적으로 노출시키는 절연막 패턴을 형성한다. 이어서, 상기 제1 단결정 실리콘막과 상기 절연막 패턴이 접하는 제1 영역과 상기 제1 영역으로부터 바깥쪽으로 연장되는 제2 영역을 갖는 상기 절연막 패턴 상에 비정질 실리콘막이 실질적으로 동일한 적층 속도로 형성되는 온도를 갖는 조건에서 상기 절연막 패턴을 갖는 결과물 상부로 실리콘 소스 가스를 제공한다. 그 결과, 상기 제1 단결정 실리콘막 상에는 에피택시얼막이 성장되고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성된다. 특히, 상기 제1 영역의 절연막 패턴과 상기 제2 영역의 절연막 패턴 상에 형성되는 비정질 실리콘막은 시닝 현상의 발생없이 거의 동일한 두께를 갖는다.

Description

박막 형성 방법{Method of manufacturing a thin film layer}
도 1은 종래의 방법에 따라 박막을 형성할 때 발생하는 시닝 현상을 보여주는 사진이다.
도 2a 내지 도 2e는 본 발명의 실시예 1에 따른 박막 형성 방법을 개략적으로 나타내는 단면도들이다.
도 3a 내지 도 3f는 본 발명의 실시예 2에 따른 박막 형성 방법을 개략적으로 나타내는 단면도들이다.
도 4는 도 3b의 시드막의 형성에 따라 추가적으로 수행하는 공정에 대하여 설명하기 위한 단면도이다.
도 5는 본 발명의 실시예 3에 따른 박막 형성 방법을 개략적으로 나타내는 단면도이다.
도 6 및 도 7은 본 발명의 방법에 따라 제조한 단결정 실리콘막을 보여주는 사진이다.
도 8 및 도 9는 종래의 방법에 따라 제조한 단결정 실리콘막을 보여주는 사진이다.
본 발명은 박막 형성 방법에 관한 것으로서, 보다 상세하게는 단결정으로 이루어지는 박막을 형성하는 방법에 관한 것이다.
일반적으로, 결정 구조에 따라 물질은 단결정(single crystal), 다결정(poly crystal) 및 비정질(amorphous)로 분류할 수 있다. 상기 단결정으로 이루어지는 물질은 하나의 결정 구조로 이루어지고, 상기 다결정으로 이루어지는 물질은 다수개의 결정 구조로 이루어지고, 상기 비정질로 이루어지는 물질은 물질 내부가 결정이 아닌 불규칙한 원자 배열로 이루어진다.
상기 다결정 물질은 다수개의 결정 구조로 이루어지기 때문에 많은 결정 입계(grain boundary)를 갖는다. 따라서, 상기 다결정 물질은 상기 결정 입계에 의해 전자 또는 정공(hole)과 같은 캐리어의 이동과 제어 등이 방해받기 때문에 우수한 전기적 특성을 기대하지 못한다. 그러나, 상기 단결정 물질은 하나의 결정 구조로 이루어지기 때문에 결정 입계를 거의 갖지 않는다. 따라서, 상기 단결정 물질은 상기 캐리어의 이동과 제어 등이 비교적 덜 방해받기 때문에 상기 다결정 물질에 비하여 우수한 전기적 특성을 기대할 수 있다.
그러므로, 스택 구조의 박막 트랜지스터(thin film transistor : TFT), 에스오씨(SOC : system on chip) 등과 같은 다층 구조로 이루어지는 반도체 장치는 채널막(channel layer)으로서 상기 단결정 물질로 이루어지는 구조물을 사용한다. 특히, 상기 구조물의 예로서는 단결정 실리콘막을 들 수 있다.
상기 단결정 실리콘막은 주로 단결정 실리콘으로 이루어지는 박막 상에 비정 질 실리콘막을 형성한 후, 상기 박막의 단결정 실리콘을 시드로 사용하는 에피택시를 수행하여 상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시킴으로서 획득한다.
상기 단결정 실리콘막을 형성하는 방법에 대한 예는 미합중국 특허 5,494,823호(issued to Kobayashi), 미합중국 특허 6,429,484호(issued to Yu) 등에 개시되어 있다.
종래의 방법에 의해 상기 단결정 실리콘으로 이루어지는 박막 상에 상기 비정질 실리콘막을 형성할 경우에는 상기 박막의 표면 상에 자연 산화막이 얇게 형성되는 상황이 종종 발생한다. 그리고, 상기 자연 산화막이 얇게 형성된 상기 박막 상에 상기 비정질 실리콘막을 형성한 후, 상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시키기 위한 상기 에피택시를 수행할 경우에는 상기 비정질 실리콘막에 무작위로 핵결정 형성(nucleation)이 발생하고, 그 결과 상기 비정질 실리콘막은 단결정 실리콘막으로 전환되는 것이 아니라 다결정 실리콘막으로 전환된다. 이는, 상기 박막 상에 형성된 상기 자연 산화막이 상기 박막의 단결정 실리콘이 시드로 작용하는 것을 방해하기 때문이다.
그러므로, 상기 단결정 실리콘막을 형성하기 위한 공정에서는 상기 자연 산화막의 형성을 억제하거나 제거하는 방법들이 개발되고 있다. 예를 들면, 상기 비정질 실리콘막을 형성하기 위한 챔버 내에 진공도를 높여서 수증기(H2O) 또는 산소가스(O2)등의 잔류량을 줄어거나, 이온 투사를 수행하여 상기 자연 산화막을 제거하 는 방법 등이 있다. 하지만, 상기 방법들은 진공도를 높이기 위한 장치 또는 이온 투사를 수행하기 위한 장치 등을 별도로 마련해야 하기 때문에 바람직하지 않다.
이와 같이, 종래에는 상기 단결정 실리콘막을 형성하는 도중에 상기 시드로 사용하기 위한 박막의 표면 상에 형성되는 자연 산화막으로 인한 불량이 빈번하게 발생한다.
이에, 본 출원인(본 발명자들)은 상기 단결정 실리콘막의 형성에서 상기 자연 산화막이 형성되는 것을 충분하게 줄일 수 있는 용이한 방법을 발명하여 2004년 9월 8일자로 특허 출원 2004-71611호를 대한민국 특허청에 출원한 바 있고, 2004년 10월 7일자로 상기 특허 출원 2004-71611호를 우선권 주장하는 특허 출원 2004-79971호를 대한민국 특허청에 특허 출원한 바 있다.
상기 특허 출원들에 개시된 방법에 의하면, 상기 시드로 사용하는 단결정 실리콘으로 이루어지는 박막의 일부를 노출시키는 절연막 패턴을 형성한 후, 상기 절연막 패턴을 갖는 결과물 상에 실리콘 소스 가스를 제공한다. 이와 같이, 상기 실리콘 소스 가스를 제공함으로서 상기 시드인 박막 상에 자연 산화막이 형성되는 것을 충분하게 저지하면서 상기 박막 상에는 에피택시얼막이 성장되고, 상기 절연막 패턴 상에는 비정질 실리콘이 형성된다.
그러나, 상기 특허 출원들에 개시된 방법에 의해 상기 단결정 실리콘막을 형성할 경우에는, 도 1에 나타난 바와 같이, 상기 박막과 상기 절연막 패턴이 접하는 영역(Ι)에서는 시닝(thinning) 현상이 발생한다. 즉, 상기 절연막 패턴 상에 형성되는 상기 비정질 실리콘막의 두께에 비해 상기 박막과 상기 절연막 패턴이 접하는 영역(Ι) 상에 형성되는 상기 비정질 실리콘막의 두께가 얇은 것이다.
그 이유는 상기 박막과 상기 실리콘 소스 가스의 결합 에너지가 상기 절연막 패턴과 상기 실리콘 소스 가스의 결합 에너지보다 크기 때문이다. 즉, 상기 박막과 상기 절연막 패턴이 접하는 영역으로 제공되는 실리콘 소스 가스는 상기 박막과의 우수한 결합력으로 인하여 상기 절연막 패턴과는 거의 결합하지 않고, 상기 박막과는 보다 많이 결합하기 때문이다.
이와 같이, 상기 시닝 현상이 발생한 비정질 실리콘막을 단결정 실리콘막으로 전환시킨 후, 화학기계적 연마, 식각 등과 같은 후속 공정을 수행할 경우에는 상기 시닝 현상이 발생한 영역에서의 비정질 실리콘막이 끊어지는 상황이 빈번하게 발생한다.
본 발명의 목적은 단결정 실리콘막과 절연막 패턴이 접하는 영역에서 빈번하게 발생하는 비정질 실리콘막의 시닝 현상을 충분하게 감소시키기 위한 박막 형성 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 박막 형성 방법은 제1 단결정 실리콘막을 포함하는 절연막 패턴을 형성한다. 이어서, 상기 제1 단결정 실리콘막과 상기 절연막 패턴이 접하는 제1 영역과 상기 제1 영역으로부터 바깥쪽으로 연장되는 제2 영역을 갖는 상기 절연막 패턴 상에 비정질 실리콘막이 실질적으로 동일한 적층 속도(deposition rate)로 형성되는 온도를 갖는 조건에서 상기 절연막 패턴을 갖는 결과물 상부로 실리콘 소스 가스를 제공한다. 그 결과, 상기 제1 단결정 실리콘막 상에는 에피택시얼막이 성장되고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성된다. 특히, 상기 제1 영역의 절연막 패턴과 상기 제2 영역의 절연막 패턴 상에 형성되는 비정질 실리콘막은 시닝 현상의 발생없이 거의 동일한 두께를 갖는다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 박막 형성 방법은 제1 단결정 실리콘막 상에 상기 제1 단결정 실리콘막의 표면을 부분적으로 노출시키는 개구부를 갖는 제1 절연막 패턴을 형성한 후, 상기 개구부에 의해 노출된 제1 단결정 실리콘막 상에 단결정 실리콘으로 이루어진 제1 시드막을 형성한다. 이어서, 상기 개구부의 입구 부위에 상기 제1 시드막과 상기 절연막 패턴이 접하는 제1 영역과 상기 제1 영역으로부터 바깥쪽으로 연장되는 제2 영역을 갖는 상기 제1 절연막 패턴 상에 비정질 실리콘막이 실질적으로 동일한 적층 속도로 형성되는 온도를 갖는 조건에서 상기 제1 시드막이 형성된 결과물 상부로 실리콘 소스 가스를 제공한다. 그 결과, 상기 제1 시드막 상에는 에피택시얼막이 성장되고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막이 형성된다. 특히, 상기 제1 영역의 제1 절연막 패턴과 상기 제2 영역의 제1 절연막 패턴 상에 형성되는 비정질 실리콘막은 시닝 현상의 발생없이 거의 동일한 두께를 갖는다. 그리고, 상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시켜 상기 에피택시얼막과 상기 비정질 실리콘막으로부터 제2 단결정 실리콘막을 획득한다.
이와 같이, 본 발명에서는 상기 에피택시얼막의 성장과 상기 비정질 실리콘 막을 형성할 때 온도 조건을 적절하게 제어함으로서 상기 단결정 실리콘막과 절연막 패턴이 접하는 영역에서 빈번하게 발생하는 상기 비정질 실리콘막의 시닝 현상을 충분하게 줄일 수 있다. 따라서, 본 발명에 의하면 상기 비정질 실리콘막을 전환시켜 획득하는 단결정 실리콘으로 이루어지는 구조물을 채널막으로 안정적으로 사용할 수 있다.
이하, 본 발명의 바람직한 실시예들을 도면을 참조하여 상세히 설명한다.
실시예 1
도 2a 내지 도 2e는 본 발명의 실시예 1에 따른 박막 형성 방법을 개략적으로 나타내는 단면도들이다.
도 2a를 참조하면, 제1 단결정 실리콘막(22)을 포함하는 절연막 패턴(20)을 형성한다.
상기 절연막 패턴(20)은 산화물로 이루어지는 것이 바람직하다. 따라서, 상기 절연막 패턴(20)은 산화막 패턴인 것이 바람직하다. 상기 제1 단결정 실리콘막(22)의 예로서는 단결정 실리콘을 시드로 사용하는 선택적 에피택시얼 성장(selective epitaxial growth : SEG)을 수행하여 획득하는 에피택시얼막을 들 수 있다. 특히, 상기 제1 단결정 실리콘막(22)이 에피택시얼막인 경우, 상기 제1 단결정 실리콘막(22)은 실리콘 기판, 실리콘-온-인슐레이터 기판 상에 형성되는 것이 바람직하다.
본 실시예에서는 상기 제1 단결정 실리콘막(22)을 포함하는 상기 절연막 패턴(20)을 형성한 후, 상기 제1 단결정 실리콘막(22)의 표면과 상기 절연막 패턴(20)의 표면을 평탄화시키는 공정을 더 수행할 수도 있다. 상기 평탄화는 주로 화학기계적 연마를 수행하는 것이 바람직하다.
또한, 상기 제1 단결정 실리콘막(22)을 포함하는 상기 절연막 패턴(20)을 형성한 후, HF 용액을 사용하여 상기 제1 단결정 실리콘막(22)의 표면과 상기 절연막 패턴(20)의 표면을 처리하는 공정을 더 수행할 수도 있다. 이와 같이, 상기 표면 처리를 수행하는 것은 상기 절연막 패턴(20)을 갖는 결과물의 표면에 얇게 형성되어 있는 자연 산화막을 제거하면서 상기 결과물의 표면에 수소 페시베이션(hydrogen passivation) 처리를 하기 위함이다.
도 2b 및 도 2c를 참조하면, 상기 절연막 패턴(20)을 갖는 결과물의 상부로 실리콘 소스 가스를 제공한다. 상기 실리콘 소스 가스의 예로서는 SixHy, Six HyClz, SixCly 등을 들 수 있다. 이들은 단독으로 사용하는 것이 바람직하지만, 경우에 따라서 둘 이상을 혼합하여 사용할 수도 있다. 본 실시예에서는 상기 실리콘 소스 가스로서 SiH4를 주로 사용한다.
이와 같이, 상기 절연막 패턴(20)을 갖는 결과물의 상부로 상기 실리콘 소스 가스를 제공함으로서 상기 제1 단결정 실리콘막(22)의 표면 상에 자연 산화막이 형성되는 것을 충분하게 저지한 상태에서 상기 제1 단결정 실리콘막(22) 상에는 에피택시얼막(24)의 성장이 이루어지고, 상기 절연막 패턴(20) 상에는 비정질 실리콘막 (26)이 형성된다.
그러나, 상기 에피택시얼막(24)의 성장과 상기 비정질 실리콘막(26)의 형성에서 상기 제1 단결정 실리콘막(22)과 상기 절연막 패턴(20)이 접하는 제1 영역(Ⅱ)에 형성되는 상기 비정질 실리콘막(26)은 상기 제1 영역(Ⅱ)을로부터 바깥쪽으로 연장되는 제2 영역(Ⅲ)에 형성되는 상기 비정질 실리콘막(26)에 비해 두께가 얇아지는 상황이 빈번하게 발생한다.
따라서, 본 실시예에서는 온도를 적절하게 조정함에 의해 상기 제1 영역(Ⅱ)과 상기 제2 영역(Ⅲ) 상에 형성되는 상기 비정질 실리콘막(26)이 실질적으로 동일한 적층 속도를 갖게 한다. 만약, 상기 온도가 약 380℃ 미만이면 상기 실리콘 소스 가스의 반응성이 양호하지 못하기 때문에 바람직하지 않고, 상기 온도가 약 510℃를 초과하면 상기 제2 영역(Ⅲ) 상에 형성되는 상기 비정질 실리콘막(26)의 두께 보다 제1 영역(Ⅱ) 상에 형성되는 상기 비정질 실리콘막(26)의 두께가 매우 얇아지기 때문에 바람직하지 않다.
그러므로, 본 실시예에서는 상기 온도를 약 380 내지 510℃로 조정하는 것이 바람직하다. 특히, 상기 온도를 약 400 내지 500℃로 조정하는 것이 보다 바람직하고, 상기 온도를 약 430 내지 490℃로 조정하는 것이 더욱 바람직하고, 상기 온도를 약 460 내지 490℃로 조정하는 것이 더욱 더 바람직하다.
그리고, 상기 온도 범위 내에서 상기 실리콘 소스 가스를 제공할 때 압력은 약 0.2 내지 0.6torr을 유지하는 것이 바람직하다. 특히, 상기 압력은 약 0.3 내지 0.5torr를 유지하는 것이 더욱 바람직하고, 약 0.4torr을 유지하는 것이 더욱 더 바람직하다.
또한, 본 실시예에서는 상기 실리콘 소스 가스와 함께 캐리어 가스로서 질소 가스를 제공하는 것이 바람직하다. 특히, 상기 질소 가스는 상기 실리콘 소스 가스로부터 분리된 실리콘 원자가 상기 제1 단결정 실리콘막(22)의 표면에서 확산되는 것을 방해하는 범위 내에서 제공되는 것이 바람직하다. 예를 들면, 상기 실리콘 소스 가스와 상기 질소 가스가 제공되는 공정 챔버의 크기 등을 고려할 때 상기 실리콘 소스 가스는 약 20 내지 200sccm의 유량으로 제공하고, 상기 질소 가스는 약 0.01 내지 200sccm의 유량으로 제공한다. 특히, 본 실시예에서는 상기 실리콘 소스 가스를 약 100sccm의 제공하고, 상기 질소 가스를 약 0.01 내지 100sccm의 유량으로 제공한다.
상기 제1 단결정 실리콘막(22) 상에 에피택시얼막(24)의 성장을 성장하고, 상기 절연막 패턴(20) 상에 비정질 실리콘막(26)을 형성하는 방법에 대하여 보다 구체적으로 살펴보면 다음과 같다.
도 2b를 참조하면, 상기 절연막 패턴(22)을 갖는 결과물 상부로 상기 실리콘 소스 가스를 제1 유량으로 제공한다. 아울러, 상기 실리콘 가스를 제공할 때 질소 가스를 함께 제공한다. 그리고, 상기 실리콘 소스 가스를 제1 유량으로 제공할 때 온도는 약 380 내지 410℃의 온도로부터 약 480 내지 510℃의 온도로 상승되도록 조정한다. 또한, 공정 수행을 위한 압력은 약 0.2 내지 0.6torr을 유지하도록 조정한다.
그 결과, 상기 제1 단결정 실리콘막(22) 상에 자연 산화막이 형성되는 것을 충분하게 저지하면서 제1 에피택시얼막(24a)이 성장된다. 그 이유는 상기 실리콘 소스 가스가 상기 제1 단결정 실리콘막(22)의 주변에 존재하는 H2O 또는 O2 등이 상기 제1 단결정 실리콘막(22)의 표면에 결합되는 것을 방해하기 때문이다. 즉, 상기 제1 단결정 실리콘막(22)의 표면에 상기 H2O 또는 O2 등이 결합되는 것보다 먼저 상기 실리콘 소스 가스가 결합하여 실리콘-실리콘 결합을 형성하기 때문이다.
이와 같이, 상기 제1 단결정 실리콘막(22) 상에 상기 제1 단결정 실리콘막(22)을 시드로 사용하여 상기 제1 에피택시얼막(24a)을 성장시키기 때문에 상기 제1 에피택시얼막(24a)은 단결정 실리콘으로 이루어진다.
그러나, 상기 온도를 상승시키면서 상기 실리콘 소스 가스를 제공할 경우에는 상기 비정질 실리콘막(26)은 형성되지 않는다. 그 이유는 상기 실리콘 소스 가스와 함께 제공되는 질소 가스가 상기 절연막 패턴(20) 상에 상기 실리콘 소스 가스가 확산되는 것을 방해하기 때문이고, 더불어 상기 온도 조건에서는 상기 절연막 패턴(20)과 상기 실리콘 소스 가스가 충분하게 결합하지 못하기 때문이다.
도 2c를 참조하면, 상기 실리콘 소스 가스를 상기 제1 유량보다 약 2 내지 4배 많은 제2 유량으로 제공하면서 온도가 약 480 내지 510℃가 되도록 조정한다. 특히, 본 실시예에서는 약 485℃가 되도록 조정한다. 또한, 공정 수행을 위한 압력은 약 0.2 내지 0.6torr을 계속적으로 유지하도록 조정한다.
그 결과, 상기 제1 에피택시얼막(24a) 상에는 제2 에피택시얼막(24b)이 성장하고, 상기 절연막 패턴(20) 상에는 비정질 실리콘막(26)이 형성된다. 특히, 상기 비정질 실리콘막(26)은 상기 제1 영역(Ⅱ)과 제2 영역(Ⅲ) 모두에서 실질적으로 동일한 적층 속도로 형성된다. 그 이유는 상기 온도 범위 내에서는 상기 제1 에피택시얼막(24a)과 상기 실리콘 소스 가스의 결합력과 상기 절연막 패턴(20)과 상기 실리콘 소스 가스의 결합력이 거의 유사하기 때문이다. 즉, 상기 온도 범위 내에서는 상기 제1 영역(Ⅱ)으로 제공되는 실리콘 소스 가스가 상기 절연막 패턴(20)과 결합하는 것을 상기 제1 에피택시얼막(24a)이 방해하지 않기 때문이다. 아울러, 상기 비정질 실리콘막(26)이 상기 제1 에피택시얼막(24a)이 성장될 때 형성되지 않고 상기 제2 에피택시얼막(24b)이 성장될 때 형성되는 것은 상기 절연막 패턴(20)과 상기 실리콘 소스 가스의 결합이 충분한 시간이 필요하기 때문이고, 상기 실리콘 소스 가스가 상기 제2 유량으로 풍부하게 제공되기 때문이다.
이와 같이, 본 실시예에서는 상기 온도와 압력으로 조정한 상태에서 상기 실리콘 소스 가스를 제공하여 상기 제1 단결정 실리콘막(22) 상에는 자연 산화막이 형성되는 것을 충분하게 저지하면서 상기 제1 에피택시얼막(24a)과 상기 제2 에피택시얼막(24b)을 포함하는 상기 에피택시얼막(24)을 성장시키고, 상기 절연막 패턴(20) 상에는 실질적으로 균일한 두께를 갖는 상기 비정질 실리콘막(26)을 형성한다.
계속해서, 상기 에피택시얼막(24)의 성장과 상기 비정질 실리콘막(26)의 형성을 수행한 후, 상기 온도를 약 480 내지 510℃로부터 약 380 내지 410℃의 온도로 하강시킨다. 특히, 상기 온도를 하강시키기 이전에 상기 에피택시얼막(24)과 상기 비정질 실리콘막(26)을 갖는 결과물 상에 질소 가스를 제공할 수도 있다. 이때, 상기 질소 가스는 단지 퍼지 역할을 한다.
도 2d를 참조하면, 상기 비정질 실리콘막(26)의 결정 구조를 단결정으로 전환시킨다. 그 결과, 상기 에피택시얼막(24)과 비정질 실리콘막(26)으로부터 제2 단결정 실리콘막(28a)을 획득한다.
본 실시예에서는 열처리에 의한 고상 에피택시를 수행하여 상기 비정질 실리콘막(26)의 결정 구조를 단결정으로 전환시킨다. 이때, 상기 제1 단결정 실리콘막(22) 상에 형성된 에피택시얼막(24)이 시드로 작용하기 때문에 상기 비정질 실리콘막(26)의 결정 구조는 단결정 실리콘으로 전환된다.
그리고, 상기 열처리를 수행하는 온도가 약 570℃ 미만이면 원활한 공정이 이루어지지 않기 때문에 바람직하지 않고, 약 650℃를 초과하면 단결정으로 전환되는 결정 구조에 영향을 끼치기 때문에 바람직하지 않다. 그러므로, 상기 열처리는 약 570 내지 650℃의 온도에서 수행하는 것이 바람직하는 것이 바람직하다. 특히, 상기 열처리는 약 580 내지 620℃의 온도에서 수행하는 것이 더욱 바람직하고, 약 600℃의 온도에서 수행하는 것이 더욱 더 바람직하다. 아울러, 상기 열처리는 통상의 퍼니스에서 수행한다.
다른 실시예로서, 도 2c에서 언급한 상기 온도의 하강을 수행하지 않고, 약 480 내지 510℃의 온도로부터 상기 열처리를 위한 온도 즉, 약 570 내지 650℃의 온도로 상승시켜 상기 고상 에피택시얼 공정을 연속적으로 수행할 수도 있다.
도 2e를 참조하면, 상기 제2 단결정 실리콘막(28a)을 획득한 후, 상기 제2 단결정 실리콘막(28a)의 표면을 평탄화시킨다. 이때, 상기 평탄화는 화학기계적 연 마를 수행하는 것이 바람직하다. 상기 평탄화는 상기 제2 단결정 실리콘막(28a)이 상기 에피택시얼막(24)에 의해 다소 돌출되는 형태를 갖기 때문에 주로 수행하는 것으로서, 돌출된 형태를 가질 경우 그것의 상부에 게이트 패턴과 같은 반도체 구조물을 용이하게 적층할 수 없기 때문이다. 따라서, 상기 평탄화를 수행하여 평탄한 표면을 갖는 제2 단결정 실리콘막(28)을 형성한다.
특히, 상기 제2 단결정 실리콘막(28a)은 상기 제1 영역(Ⅱ)과 상기 제2 영역(Ⅲ) 모두에서 실질적으로 동일한 두께를 갖는 상기 비정질 실리콘막(26)으로부터 획득하기 때문에 평탄화와 같은 공정을 수행하여도 상기 제2 단결정 실리콘막(28a)이 끊어지는 상황이 발생하지 않는다.
따라서, 본 실시예를 수행하여 획득하는 상기 평탄한 표면을 갖는 제2 단결정 실리콘막(28)을 채널막 등에 적용할 경우 전기적 특성이 향상된 스택 구조를 갖는 반도체 장치를 용이하게 제조할 수 있다.
실시예 2
도 3a 내지 도 3f는 본 발명의 실시예 2에 따른 박막 형성 방법을 개략적으로 나타내는 단면도들이다.
도 3a를 참조하면, 제1 단결정 실리콘막(30) 상에 상기 제1 단결정 실리콘막(30)의 표면을 부분적으로 노출시키는 개구부(34)를 갖는 절연막 패턴(32)을 형성한다. 상기 절연막 패턴(32)은 주로 절연막을 형성한 후, 패터닝을 수행함으로서 형성한다.
본 실시예에서, 상기 제1 단결정 실리콘막(30)의 예로서는, 실시예 1에서 언급한 바와 같이, 실리콘 기판, 실리콘-온-인슐레이터 기판, 단결정 실리콘을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 획득하는 에피택시얼막 등을 들 수도 있다. 또한, 상기 절연막 패턴(32)은 실시예 1과 동일한 산화물로 이루어지는 것이 바람직하다.
특히, 본 실시예에서는 상기 제1 단결정 실리콘막(30)으로서 상기 실리콘 기판을 선택하고, 상기 실리콘 기판 상에 반도체 구조물로서 게이트 전극, 금속 배선, 로직 소자 등을 형성하는 것이 바람직하다. 또한, 본 실시예에서는 상기 실리콘 기판 상에 반도체 장치의 설계에 근거한 구조물들을 다양하게 형성할 수도 있다.
도 3b를 참조하면, 약 700 내지 900℃의 온도에서 선택적 에피택시얼 성장을 수행한다. 그 결과, 상기 개구부(34)에 의해 노출된 제1 단결정 실리콘막(30)의 표면으로부터 상기 제1 단결정 실리콘막(30)과 결정 구조가 동일한 단결정 실리콘으로 이루어지는 시드막(36)이 성장된다. 특히, 상기 시드막(36)을 형성하기 위한 선택적 에피택시얼 성장은 상기 개구부(34)의 입구까지 수행하는 것이 바람직하다.
특히, 도 4에 도시된 바와 같이, 시드막(36a)이 상기 개구부(34)의 입구보다 높은 부위까지 성장할 경우에는 상기 개구부(34)의 입구 부위가 노출될 때까지 상기 시드막(36a)의 제거를 수행한다. 특히, 상기 시드막(36a)의 제거는 화학기계적 연마를 수행하는 것이 바람직하다.
본 실시예에서는 상기 시드막(36)을 형성한 후, 실시예 1과 동일한 HF 용액 을 사용한 표면 처리를 더 수행할 수도 있다. 따라서, 상기 시드막(36)을 갖는 결과물의 표면에 얇게 형성되는 자연 산화막을 제거하면서 상기 결과물의 표면에 수소 페시베이션 처리가 이루어진다.
도 3c 및 도 3d를 참조하면, 상기 시드막(36)이 형성된 결과물의 상부로 실리콘 소스 가스와 질소 가스를 제공한다. 본 실시예에서의 상기 실리콘 소스 가스와 상기 질소 가스는 실시예 1과 거의 유사하다.
이와 같이, 상기 시드막(36)이 형성된 결과물의 상부로 상기 실리콘 소스 가스를 제공함으로서 상기 시드막(36)의 표면 상에 자연 산화막이 형성되는 것을 충분하게 저지한 상태에서 상기 시드막(36) 상에는 에피택시얼막(38)이 성장되고, 상기 절연막 패턴(32) 상에는 비정질 실리콘막(40)이 형성된다.
특히, 본 실시예에서의 상기 에피택시얼막(38)의 성장과 상기 비정질 실리콘막(40)의 형성하는 방법은 실시예 1의 상기 에피택시얼막의 성장과 상기 비정질 실리콘막의 형성하는 방법과 거의 유사하다.
따라서, 본 실시예에서는 상기 시드막(36) 상에는 자연 산화막이 형성되는 것을 충분하게 저지하면서 제1 에피택시얼막(38a)과 제2 에피택시얼막(38b)을 포함하는 상기 에피택시얼막(38)이 성장되고, 상기 절연막 패턴(32) 상에는 상기 시드막(36)과 상기 절연막 패턴(32)이 접하는 제1 영역(Ⅳ)과 상기 제1 영역(Ⅳ)으로부터 바깥쪽으로 연장되는 제2 영역(Ⅴ) 모두에 실질적으로 균일한 두께를 갖도록 상기 비정질 실리콘막(40)이 형성된다.
도 3e를 참조하면, 상기 비정질 실리콘막(40)의 결정 구조를 단결정으로 전 환시킨다. 그 결과, 상기 에피택시얼막(38)과 비정질 실리콘막(40)으로부터 제2 단결정 실리콘막(42a)을 획득한다. 본 실시예에서의 상기 비정질 실리콘막(40)의 결정 구조를 단결정으로 전환시키는 공정은 실시예 1과 거의 유사하다.
도 3f를 참조하면, 상기 제2 단결정 실리콘막(42a)을 획득한 후, 상기 제2 단결정 실리콘막(42a)의 표면을 평탄화시킨다. 이때, 상기 평탄화는 실시예 1과 동일한 화학기계적 연마를 수행하는 것이 바람직하다. 따라서, 상기 평탄화를 수행하여 평탄한 표면을 갖는 제2 단결정 실리콘막(42)을 형성한다.
특히, 본 실시예에서, 상기 제2 단결정 실리콘막(42a)은 상기 제1 영역(Ⅳ)과 상기 제2 영역(Ⅴ) 모두에서 실질적으로 동일한 두께를 갖는 상기 비정질 실리콘막(40)으로부터 획득하기 때문에 평탄화와 같은 공정을 수행하여도 상기 제2 단결정 실리콘막(42a)이 끊어지는 상황이 발생하지 않는다.
따라서, 본 실시예를 수행하여 획득하는 상기 평탄한 표면을 갖는 제2 단결정 실리콘막(42)을 채널막 등에 적용할 경우 전기적 특성이 향상된 스택 구조를 갖는 반도체 장치를 용이하게 제조할 수 있다.
실시예 3
도 5는 본 발명의 실시예 3에 따른 박막 형성 방법을 개략적으로 나타내는 단면도이다. 본 실시예에서는 실시예 2의 상기 절연막 패턴(32)을 제1 절연막 패턴으로, 상기 시드막(36)을 제1 시드막으로 표현한다.
도 6을 참조하면, 상기 제2 단결정 실리콘막(42)을 액티브 영역인 채널막으 로 활용한다. 따라서, 상기 제2 단결정 실리콘막(42) 상에도 게이트 전극, 금속 배선, 로직 소자 등과 같은 반도체 구조물을 형성할 수 있다.
이어서, 본 실시예에서는 실시예 2와 동일한 방법으로 상기 제2 단결정 실리콘막(42) 상에 상기 제1 절연막 패턴(32)과 동일한 제2 절연막 패턴(62)을 형성하고, 상기 제1 시드막(36)과 동일한 제2 시드막(66)을 형성하고, 제2 단결정 실리콘(42)과 동일한 제3 단결정 실리콘막(68)을 형성한다.
계속해서, 상기 제3 단결정 실리콘막(68) 상에 제n 절연막 패턴, 제n 시드막, 제n+1(n은 3이상의 자연수) 단결정 실리콘막을 서로 반복하여 적층할 수 있다.
따라서, 본 실시예에 의하면 결정성이 보다 향상되고, 균일한 적층 두께를 갖는 단결정 실리콘막을 용이하게 형성할 수 있다. 따라서, 본 실시예에서 획득하는 단결정 실리콘막은 스택 구조를 갖는 반도체 장치의 제조에 적극적으로 활용할 수 있다.
시닝 현상에 대한 평가
제1 시료로서 약 485℃의 온도로 조정하는 것을 제외하고는 실시예 1과 동일한 공정을 수행하여 단결정 실리콘막인 시드 상에는 에피택시얼막을 성장시키고, 절연막 패턴 상에는 비정질 실리콘막을 형성하였고, 제2 시료로서 505℃의 온도로 조정하는 것을 제외하고는 실시예 1과 동일한 공정을 수행하여 단결정 실리콘막인 시드 상에는 에피택시얼막을 성장시키고, 절연막 패턴 상에는 비정질 실리콘막을 형성하였다.
그리고, 제3 시료로서 약 525℃의 온도로 조정하는 것을 제외하고는 실시예 1과 동일한 공정을 수행하여 단결정 실리콘막인 시드 상에는 에피택시얼막을 성장시키고, 절연막 패턴 상에는 비정질 실리콘막을 형성하였고, 제4 시료로서 545℃의 온도로 조정하는 것을 제외하고는 실시예 1과 동일한 공정을 수행하여 단결정 실리콘막인 시드 상에는 에피택시얼막을 성장시키고, 절연막 패턴 상에는 비정질 실리콘막을 형성하였다.
상기 제1 내지 제4 시료의 단면을 투과전자현미경으로 확인할 결과, 상기 제1 시료의 단면을 보여주는 도 6과 상기 제2 시료의 단면을 보여주는 도 7에서는 상기 시드와 절연막 패턴이 접하는 영역에 형성되는 비정질 실리콘막의 시닝 현상이 거의 발생하지 않음을 확인할 수 있었다. 즉, 상기 제1 시료의 경우에는 상기 접하는 영역의 비정질 실리콘막이 가장 두꺼운 두께를 갖는 영역의 비정질 실리콘막에 비해 약 71%의 두께를 가짐을 확인할 수 있었고, 상기 제2 시료의 경우에는 상기 접하는 영역의 비정질 실리콘막이 가장 두꺼운 두께를 갖는 영역의 비정질 실리콘막에 비해 약 55%의 두께를 가짐을 확인할 수 있었다.
반면에, 상기 제3 시료의 단면을 보여주는 도 8과 상기 제4 시료의 단면을 보여주는 도 9에서는 상기 시드와 절연막 패턴이 접하는 영역에 형성되는 비정질 실리콘막의 시닝 현상이 많이 발생함을 확인할 수 있었다. 즉, 상기 제3 시료의 경우에는 상기 접하는 영역의 비정질 실리콘막이 가장 두꺼운 두께를 갖는 영역의 비정질 실리콘막에 비해 약 32%의 두께를 가짐을 확인할 수 있었고, 상기 제4 시료의 경우에는 상기 접하는 영역의 비정질 실리콘막이 가장 두꺼운 두께를 갖는 영역의 비정질 실리콘막에 비해 약 28%의 두께를 가짐을 확인할 수 있었다.
이와 같이, 본 발명의 방법에 의하면 단결정 실리콘막과 절연막 패턴이 접하는 영역에서 빈번하게 발생하는 비정질 실리콘막의 시닝 현상을 충분하게 줄일 수 있다. 그러므로, 본 발명의 방법에 따라 형성한 비정질 실리콘막으로부터 획득하는 단결정 실리콘막을 안정적으로 사용할 수 있다.
따라서, 스택 구조를 갖는 최근의 반도체 장치의 채널막의 형성에 본 발명의 방법을 적극적으로 적용할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (32)

  1. 제1 단결정 실리콘막을 포함하는 절연막 패턴을 형성하는 단계; 및
    상기 제1 단결정 실리콘막과 상기 절연막 패턴이 접하는 제1 영역과 상기 제1 영역으로부터 바깥쪽으로 연장되는 제2 영역을 갖는 상기 절연막 패턴 상에 비정질 실리콘막이 실질적으로 동일한 적층 속도(deposition rate)로 형성되는 온도를 갖는 조건에서 상기 절연막 패턴을 갖는 결과물 상부로 실리콘 소스 가스를 제공하여 상기 제1 단결정 실리콘막 상에는 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계를 포함하는 박막 형성 방법.
  2. 삭제
  3. 제1 항에 있어서, 상기 제1 단결정 실리콘막은 단결정 실리콘을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 획득하는 에피택시얼막인 것을 특징으로 하는 박막 형성 방법.
  4. 제1 항에 있어서, 상기 절연막 패턴은 산화물로 이루어진 것을 특징으로 하는 박막 형성 방법.
  5. 제1 항에 있어서, 상기 실리콘 소스 가스는 SixHy, SixHyCl z 및 SixCly로 구성되는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 박막 형성 방법.
  6. 제1 항에 있어서, 상기 제1 단결정 실리콘막 상에는 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 380 내지 510℃의 온도에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  7. 제1 항에 있어서, 상기 제1 단결정 실리콘막 상에는 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 0.2 내지 0.6 torr의 압력에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  8. 제1 항에 있어서, 상기 제1 단결정 실리콘막 상에는 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는,
    상기 제1 단결정 실리콘막 상에는 제1 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막의 형성을 위한 공정 분위기가 조성되는 단계; 및
    상기 제1 에피택시얼막 상에는 제2 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하 는 박막 형성 방법.
  9. 제8 항에 있어서, 상기 제1 단결정 실리콘막 상에는 제1 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막의 형성을 위한 공정 분위기가 조성되는 단계는 380 내지 410℃의 온도에서 480 내지 510℃의 온도로 상승시키면서 상기 실리콘 소스 가스를 제1 유량으로 제공하는 공정 조건으로 수행하고,
    상기 제1 에피택시얼막 상에는 제2 에피택시얼막을 성장시키고, 상기 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 상기 480 내지 510℃의 온도를 유지하면서 상기 실리콘 소스 가스를 상기 제1 유량보다 2 내지 4배 많은 제2 유량으로 제공하는 공정 조건으로 수행하는 것을 특징으로 하는 박막 형성 방법.
  10. 제9 항에 있어서, 상기 480 내지 510℃의 온도에서 상기 380 내지 410℃의 온도로 하강시키는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  11. 제1 항에 있어서, 상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시킴으로서 상기 에피택시얼막과 비정질 실리콘막으로부터 제2 단결정 실리콘막을 획득하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  12. 제11 항에 있어서, 상기 제2 단결정 실리콘막을 획득하는 단계는 열처리에 의한 고상 에피택시를 수행하는 것을 특징으로 하는 박막 형성 방법.
  13. 제12 항에 있어서, 상기 열처리는 570 내지 650℃의 온도에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  14. 제1 항에 있어서, 상기 실리콘 소스 가스와 함께 질소 가스를 더 제공하는 것을 특징으로 하는 박막 형성 방법.
  15. 제14 항에 있어서, 상기 질소 가스가 제공되는 유량은 상기 실리콘 소스 가스가 제공되는 유량을 초과하지 않는 것을 특징으로 하는 박막 형성 방법.
  16. 제1 단결정 실리콘막 상에 상기 제1 단결정 실리콘막의 표면을 부분적으로 노출시키는 개구부를 갖는 제1 절연막 패턴을 형성하는 단계;
    상기 개구부에 의해 노출된 제1 단결정 실리콘막 상에 단결정 실리콘으로 이루어진 제1 시드막을 형성하는 단계;
    상기 개구부의 입구 부위에 상기 제1 시드막과 상기 절연막 패턴이 접하는 제1 영역과 상기 제1 영역으로부터 바깥쪽으로 연장되는 제2 영역을 갖는 상기 제1 절연막 패턴 상에 비정질 실리콘막이 실질적으로 동일한 적층 속도로 형성되는 온도를 갖는 조건에서 상기 제1 시드막이 형성된 결과물 상부로 실리콘 소스 가스를 제공하여 상기 제1 시드막 상에는 에피택시얼막을 성장시키고, 상기 제1 절연막 패 턴 상에는 상기 비정질 실리콘막을 형성하는 단계; 및
    상기 비정질 실리콘막의 결정 구조를 단결정으로 전환시켜 상기 에피택시얼막과 상기 비정질 실리콘막으로부터 제2 단결정 실리콘막을 획득하는 단계를 포함하는 박막 형성 방법.
  17. 제16 항에 있어서, 상기 제1 단결정 실리콘막은 실리콘 기판 또는 실리콘-온-인슐레이터 기판인 것을 특징으로 하는 박막 형성 방법.
  18. 제16 항에 있어서, 상기 제1 단결정 실리콘막은 단결정 실리콘을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 획득하는 에피택시얼막인 것을 특징으로 하는 박막 형성 방법.
  19. 제16 항에 있어서, 상기 제1 절연막 패턴은 산화물로 이루어진 것을 특징으로 하는 박막 형성 방법.
  20. 제16 항에 있어서, 상기 제1 시드막은 상기 제1 단결정 실리콘막을 시드로 사용하는 선택적 에피택시얼 성장을 수행하여 형성하는 것을 특징으로 하는 박막 형성 방법.
  21. 제16 항에 있어서, 상기 실리콘 소스 가스는 SixHy, SixHyCl z 및 SixCly로 구성되는 그룹으로부터 선택되는 어느 하나인 것을 특징으로 하는 박막 형성 방법.
  22. 제16 항에 있어서, 상기 제1 시드막 상에는 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 380 내지 510℃의 온도에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  23. 제16 항에 있어서, 상기 제1 시드막 상에는 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 0.2 내지 0.6 torr의 압력에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  24. 제16 항에 있어서, 상기 제1 시드막 상에는 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는,
    380 내지 410℃의 온도에서 480 내지 510℃의 온도로 상승시키면서 상기 실리콘 소스 가스를 제1 유량으로 제공하여 상기 제1 시드막 상에는 제1 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막의 형성을 위한 공정 분위기가 조성되는 단계; 및
    상기 480 내지 510℃의 온도를 유지하면서 상기 실리콘 소스 가스를 상기 제1 유량보다 2 내지 4배 많은 제2 유량으로 제공하여 상기 제1 시드막 상에는 제2 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  25. 제24 항에 있어서, 상기 480 내지 510℃의 온도에서 상기 380 내지 410℃의 온도로 하강시키는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  26. 제16 항에 있어서, 상기 제2 단결정 실리콘막을 획득하는 단계는 열처리에 의한 고상 에피택시를 수행하는 것을 특징으로 하는 박막 형성 방법.
  27. 제26 항에 있어서, 상기 열처리는 570 내지 650℃의 온도에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  28. 제16 항에 있어서, 상기 제1 시드막이 상기 개구부의 입구 부위보다 높게 형성될 경우, 상기 개구부의 입구 부위가 노출될 때까지 상기 제1 시드막을 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  29. 제16 항에 있어서, 상기 제2 단결정 실리콘막의 표면을 평탄화시키는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  30. 제16 항에 있어서, 상기 제2 단결정 실리콘막 상에 상기 제1 절연막 패턴과 동일한 제2 내지 제n 절연막 패턴, 상기 제1 시드막과 동일한 제2 내지 제n 시드막, 상기 제2 단결정 실리콘막과 동일한 제3 내지 제n+1(n은 3이상의 자연수) 단결정 실리콘막을 서로 반복하여 적층하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법.
  31. 제16 항에 있어서, 상기 제1 시드막 상에는 에피택시얼막을 성장시키고, 상기 제1 절연막 패턴 상에는 상기 비정질 실리콘막을 형성하는 단계는 상기 실리콘 소스 가스와 함께 질소 가스를 더 제공하는 것을 특징으로 하는 박막 형성 방법.
  32. 제31 항에 있어서, 상기 질소 가스가 제공되는 유량은 상기 실리콘 소스 가스가 제공되는 유량을 초과하지 않는 것을 특징으로 하는 박막 형성 방법.
KR1020050003084A 2005-01-13 2005-01-13 박막 형성 방법 KR100611108B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050003084A KR100611108B1 (ko) 2005-01-13 2005-01-13 박막 형성 방법
US11/329,158 US7553742B2 (en) 2005-01-13 2006-01-11 Method(s) of forming a thin layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003084A KR100611108B1 (ko) 2005-01-13 2005-01-13 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20060082550A KR20060082550A (ko) 2006-07-19
KR100611108B1 true KR100611108B1 (ko) 2006-08-09

Family

ID=36653813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003084A KR100611108B1 (ko) 2005-01-13 2005-01-13 박막 형성 방법

Country Status (2)

Country Link
US (1) US7553742B2 (ko)
KR (1) KR100611108B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100679610B1 (ko) * 2006-01-16 2007-02-06 삼성전자주식회사 단결정 구조를 갖는 박막의 형성 방법
JP2007329200A (ja) * 2006-06-06 2007-12-20 Toshiba Corp 半導体装置の製造方法
JP4967066B2 (ja) * 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
US9070639B2 (en) * 2011-03-23 2015-06-30 Globalfoundries Inc. Shrinkage of critical dimensions in a semiconductor device by selective growth of a mask material
DE102011083245B4 (de) * 2011-09-22 2019-04-25 Siltronic Ag Verfahren und Vorrichtung zum Abscheiden einer epitaktischen Schicht aus Silizium auf einer Halbleiterscheibe aus einkristallinem Silizium durch Gasphasenabscheidung in einer Prozesskammer
JP5793398B2 (ja) * 2011-10-28 2015-10-14 東京エレクトロン株式会社 シード層の形成方法及びシリコン含有薄膜の成膜方法
KR20130075348A (ko) * 2011-12-27 2013-07-05 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체장치 및 그 제조 방법
JP6086942B2 (ja) * 2015-06-10 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10249493B2 (en) * 2015-12-30 2019-04-02 Siltronic Ag Method for depositing a layer on a semiconductor wafer by vapor deposition in a process chamber

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284911A (ja) 1985-06-12 1986-12-15 Hitachi Ltd 単結晶薄膜の形成方法
JPH01214013A (ja) * 1988-02-22 1989-08-28 Seiko Epson Corp Ｓｏｉ基体の製造方法
KR20010006708A (ko) * 1999-03-01 2001-01-26 하스미 시게히꼬 단결정 박막의 형성 방법
KR20020092126A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3707642C1 (de) 1987-03-06 1988-03-10 Herman Huegenell Spiegelteleskop
US5073516A (en) * 1991-02-28 1991-12-17 Texas Instruments Incorporated Selective epitaxial growth process flow for semiconductor technologies
JP3146078B2 (ja) 1992-10-21 2001-03-12 島久薬品株式会社 微生物を培養する装置
JP2775563B2 (ja) * 1992-03-23 1998-07-16 三菱電機株式会社 半導体装置およびその製造方法
US5963789A (en) * 1996-07-08 1999-10-05 Kabushiki Kaisha Toshiba Method for silicon island formation
US5888872A (en) 1997-06-20 1999-03-30 Advanced Micro Devices, Inc. Method for forming source drain junction areas self-aligned between a sidewall spacer and an etched lateral sidewall
US6429484B1 (en) 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
KR100866716B1 (ko) 2002-07-13 2008-11-03 주식회사 하이닉스반도체 정전기 방전 보호 회로
US7186630B2 (en) * 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
US6808994B1 (en) * 2003-06-17 2004-10-26 Micron Technology, Inc. Transistor structures and processes for forming same
US7049230B2 (en) * 2003-11-26 2006-05-23 Hynix Semiconductor Inc. Method of forming a contact plug in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61284911A (ja) 1985-06-12 1986-12-15 Hitachi Ltd 単結晶薄膜の形成方法
JPH01214013A (ja) * 1988-02-22 1989-08-28 Seiko Epson Corp Ｓｏｉ基体の製造方法
KR20010006708A (ko) * 1999-03-01 2001-01-26 하스미 시게히꼬 단결정 박막의 형성 방법
KR20020092126A (ko) * 2001-06-02 2002-12-11 삼성전자 주식회사 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법

Also Published As

Publication number Publication date
US7553742B2 (en) 2009-06-30
US20060154453A1 (en) 2006-07-13
KR20060082550A (ko) 2006-07-19

Similar Documents

Publication Publication Date Title
KR100611108B1 (ko) 박막 형성 방법
JP4987792B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
JP5498163B2 (ja) 多層半導体ウエハ及びその製造方法並びに素子
JP4907256B2 (ja) 半導体ヘテロ構造、および半導体ヘテロ構造を形成する方法
JP5907730B2 (ja) 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法
US9583559B2 (en) Capacitor having a top compressive polycrystalline plate
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
EP4070368B1 (en) Method for forming a high resistivity handle support for a composite substrate
JP2006524426A (ja) 基板上に歪層を製造する方法と層構造
JP2007505477A (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するＳｉＧｅの堆積
KR20010013993A (ko) Ｓｏｉ 기판과 그 제조 방법, 및 반도체 디바이스와 그제조 방법
JPH02191320A (ja) 結晶物品及びその形成方法
JP7224325B2 (ja) 半導体基板の製造方法及び半導体基板
JP4510707B2 (ja) エピタキシャル膜の形成方法と、これを用いた薄膜形成方法、及び半導体装置の製造方法
KR20230132455A (ko) 에피택셜 웨이퍼의 제조방법
KR100611061B1 (ko) 에피택시얼막 형성 방법과 이를 이용한 박막 형성 방법 및반도체 장치 제조 방법
KR100578821B1 (ko) 박막 형성 방법
JP5538104B2 (ja) 基板上に単結晶層を作製する方法
JP2002261011A (ja) デバイス用多層構造基板
JPH02191321A (ja) 結晶の形成方法
WO2023165808A1 (en) A method for manufacturing a substrate wafer for building group iii-v devices thereon and a substrate wafer for building group iii-v devices thereon
JP2006156875A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2001144095A (ja) アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法
KR100843741B1 (ko) 실리콘적층 사파이어 박막의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee