CN206741462U - 阵列基板、显示面板及显示装置 - Google Patents
阵列基板、显示面板及显示装置 Download PDFInfo
- Publication number
- CN206741462U CN206741462U CN201720629918.1U CN201720629918U CN206741462U CN 206741462 U CN206741462 U CN 206741462U CN 201720629918 U CN201720629918 U CN 201720629918U CN 206741462 U CN206741462 U CN 206741462U
- Authority
- CN
- China
- Prior art keywords
- array base
- base palte
- tpm
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型公开了一种阵列基板、显示面板及显示装置，属于显示技术领域。所述阵列基板包括：依次叠加设置在衬底基板上的薄膜晶体管TFT、平坦层、公共电极、钝化层和触摸金属图案TPM；所述钝化层上设置有第一过孔；所述TPM通过所述第一过孔与所述公共电极连接。本实用新型减小了阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。本实用新型用于显示图像。
Description
技术领域
本实用新型涉及显示技术领域，特别涉及一种阵列基板、显示面板及显示装置。
背景技术
内嵌式触控显示(英文：Full in cell)面板的阵列基板通常包括：叠加设置的薄膜晶体管(英文：Thin Film Transistor；简称：TFT)、触摸金属图案(英文：Touch patternMetal；简称：TPM)、平坦层、公共电极、钝化层和像素电极。其中，公共电极和像素电极可以作为Full in Cell面板的两个触控电极，该TPM分别与该公共电极和触控驱动电路连接，用于在公共电极和触控驱动电路之间传输触控信号。
相关技术中，TPM与TFT中的源漏极图形同层设置，两者均由金属制成，并且，TPM的电阻是影响阵列基板的驱动电阻的主要因素。
通过同一次构图工艺形成TPM与源漏极图形时，由于源漏极具有较大的厚度，使得TPM的厚度也较大，导致TPM电阻较大，相应地，阵列基板的驱动电阻较大，进而使驱动信号的衰减较大。
实用新型内容
为了解决相关技术中TPM的厚度较大，导致TPM电阻较大的问题，本实用新型提供了一种阵列基板、显示面板及显示装置，所述技术方案如下：
第一方面，提供了一种阵列基板，所述阵列基板包括：
依次叠加设置在衬底基板上的薄膜晶体管TFT、平坦层、公共电极、钝化层和触摸金属图案TPM；
所述钝化层上设置有第一过孔；
所述TPM通过所述第一过孔与所述公共电极连接。
可选地，所述TPM为氧化铟锡ITO图案，所述公共电极为ITO电极。
可选地，所述TPM为石墨烯图案，所述公共电极为石墨烯电极。
可选地，所述阵列基板还包括：设置在所述钝化层远离所述衬底基板一侧的像素电极；
所述像素电极与所述TPM同层设置且存在间隙，且所述像素电极通过第二过孔与所述TFT的源极或漏极连接。
可选地，所述像素电极为ITO电极或石墨烯电极。
可选地，所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影不重叠。
可选地，所述平坦层的厚度大于所述钝化层的厚度。
可选地，所述TFT包括依次设置在所述衬底基板上的有源层、栅绝缘层、栅极、层间介电层和源漏极图形，所述源漏极图形包括源极和漏极；
所述阵列基板还包括：依次叠加设置在所述衬底基板和所述有源层之间的遮光层和缓冲层。
第二方面，提供了一种显示面板，所述显示面板包括第一方面任一所述的阵列基板。
第三方面，提供了一种显示装置，所述显示装置包括第二方面所述的显示面板。
本实用新型提供的技术方案带来的有益效果是：
本实用新型实施例提供的阵列基板、显示面板及显示装置，通过在衬底基板上依次叠加设置TFT、平坦层、公共电极、钝化层和TPM，且在钝化层上设置有第一过孔，使TPM通过第一过孔与公共电极连接，相对于在同一次构图工艺中形成TPM和具有较大厚度的源漏极图形的相关技术，可以为TPM设置较小的厚度，减小了阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种阵列基板的结构示意图；
图2是本实用新型实施例提供的另一种阵列基板的结构示意图；
图3-1是本实用新型实施例提供的一种阵列基板的制造方法的流程图；
图3-2是本实用新型实施例提供的一种在衬底基板上形成TFT后的结构示意图；
图3-3是本实用新型实施例提供的一种在在形成有TFT的衬底基板上形成平坦层图案后的结构示意图；
图3-4是本实用新型实施例提供的一种在形成有平坦层图案的衬底基板上形成公共电极图案后的结构示意图；
图3-5是本实用新型实施例提供的一种在形成有公共电极图案的衬底基板上形成钝化层图案后的结构示意图；
图4是本实用新型实施例提供的一种显示面板中子像素、TPM和黑矩阵之间的位置示意图；
图5是相关技术中子像素、TPM和黑矩阵之间的位置示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
图1是本实用新型实施例提供的一种阵列基板的结构示意图，如图1所示，该阵列基板00可以包括：
依次叠加设置在衬底基板001上的TFT 002、平坦层003、公共电极004、钝化层(英文：passivation layer；简称：PVX)005和TPM 006。
钝化层005上设置有第一过孔。
TPM 006通过第一过孔与公共电极004连接。
综上所述，本实用新型实施例提供的阵列基板，通过在衬底基板上依次叠加设置TFT、平坦层、公共电极、钝化层和TPM，且在钝化层上设置有第一过孔，使TPM通过第一过孔与公共电极连接，相对于在同一次构图工艺中形成TPM和具有较大厚度的源漏极图形的相关技术，可以为TPM设置较小的厚度，减小了阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。
其中，在应用了低温多晶硅(英文：Low Temperature Poly-silicon；简称：LTPS)技术的阵列基板上，TFT 002可以包括依次设置在衬底基板001上的多晶硅(英文：Poly-silicon；简称：P-SI)有源层0021、栅绝缘层(英文：Gate Insulator；简称：GI)0022、栅极0023、层间介电层(英文：inter-layer Dielectric；简称：ILD)0024和源漏极图形0025，源漏极图形0025可以包括源极0025a和漏极0025b，其结构示意图请继续参考图1。
可选地，阵列基板还可以包括：依次叠加设置在衬底基板001和有源层0021之间的遮光(英文：Light Shield；简称：LS)层0026和缓冲层(英文：buffer)0027等膜层，具体可以参考相关技术，在此不再赘述。
相关技术中，TPM与TFT中的源漏极图形通过同一次构图工艺形成，且源漏极图像具有较大的厚度，使得TPM也具有较大的厚度，导致其电阻较大。相对于相关技术，本实用新型实施例提供的阵列基板上的TPM不再与TFT中的源漏极图形通过同一次构图工艺形成，因此，可以为其设置较小的厚度(例如：设置其厚度相对于原有厚度减小了1/6)，以减小其电阻，进而减小阵列基板的驱动电阻。
TPM可以为氧化铟锡氧化铟锡(英文：Indium tin oxide；简称：ITO)图案或石墨烯图案，公共电极可以为ITO电极或石墨烯电极，TPM和公共电极的材料可以相同，也可以不同。由于ITO和石墨烯均为透明材料，该TPM的结构相对于相关技术中TPM为由钛、铝和钛制成的三层结构，提高了阵列基板的透过率。并且，由于石墨烯具有较好的导电性能，当TPM为石墨烯图案，公共电极为石墨烯电极时，其不仅能够提高阵列基板的透过率，还能减小阵列基板的驱动电阻。可选地，TPM也可以为其他导电性能更好的透明材料制成的图案，公共电极也可以为其他导电性能更好的透明材料制成的电极，本实用新型实施例对其不做具体限定。
需要说明的是，由于电流在同种材料中的传输受到的阻碍作用小于在不同种材料中的传输受到的阻碍作用，因此，当TPM和公共电极由同一种材料制成时，相对于TPM和公共电极由不同材料制成，可以进一步减小阵列基板的驱动电阻。
在本实用新型实施例提供的衬底基板中，平坦层的厚度可以大于钝化层的厚度。这样，钝化层上的第一过孔中与公共电极连接的部分TPM的厚度就相对减小(例如：该厚度相对相关技术减小了约1/20)，由于TPM的电阻值与其厚度呈正相关关系，所以，当TPM的厚度减小时，其电阻也相应减小，使得阵列基板的驱动电阻也相应减小，驱动信号的衰减也相应减小，进而提高了阵列基板的驱动能力。
可选地，请参考图2，阵列基板还可以包括：设置在钝化层005远离衬底基板001一侧的像素电极007，其中，像素电极007可以为ITO电极或石墨烯电极。当该像素电极007为ITO电极时，能够提高阵列基板的透过率。当像素电极007为石墨烯电极时，也能够相应地提高阵列基板的透过率且减小阵列基板的驱动电阻。
像素电极007与TPM 006同层设置且存在间隙，该像素电极007通过第二过孔008与TFT的源极0025a或漏极0025b连接，其中，第二过孔008依次贯穿钝化层005、公共电极004和平坦层003，其底部位于TFT 002的源极0025a或漏极0025b上方，且该第二过孔008在衬底基板上的正投影与第一过孔在衬底基板001上的正投影不重叠。
该像素电极和TPM之间存在间隙，且第一过孔在衬底基板上的正投影与第二过孔在衬底基板上的正投影不重叠，能够保证像素电极和公共电极用作触控电极时两者绝缘。同时，当像素电极和TPM同层设置，且两者材料相同时，两者能够采用同一张掩膜板形成，可以简化阵列基板的制造工艺。
综上所述，本实用新型实施例提供的阵列基板，通过在衬底基板上依次叠加设置TFT、平坦层、公共电极、钝化层和TPM，且在钝化层上设置有第一过孔，使TPM通过第一过孔与公共电极连接，相对于在同一次构图工艺中形成TPM和具有较大厚度的源漏极图形的相关技术，可以为TPM设置较小的厚度，减小了阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。
本实用新型实施例还提供了一种阵列基板的制造方法，如图3-1所示，该方法可以包括：
步骤301、在衬底基板上形成TFT。
其中，该TFF中的有源层可以由多晶硅材料制成，该TFT 002的结构示意图请参考图3-2，其制造过程可以参考相关技术，在此不再赘述。
步骤302、在形成有TFT的衬底基板上形成平坦层图案。
该平坦层图案可以包括平坦层和平坦层过孔，该平坦层过孔位于TFT的源极或漏极上方，该平坦层过孔可以使平坦层图案下层的TFT中的源极或漏极露出。
本步骤结束时，衬底基板的结构可以如图3-3所示，其中，平坦层图案形成于源漏极图形0025的上方，平坦层图案包括平坦层003和平坦层过孔0031，源极0025a从平坦层过孔0031中露出。
步骤303、在形成有平坦层图案的衬底基板上形成公共电极图案。
该公共电极图案可以包括公共电极和公共电极过孔，该公共电极可以为ITO电极或石墨烯电极，该公共电极过孔与平坦层过孔连通。
本步骤结束时，衬底基板的结构可以如图3-4所示，其中，公共电极图案可以包括公共电极004和公共电极过孔0041，公共电极004形成于平坦层003上，公共电极过孔0041与平坦层过孔0031连通。
步骤304、在形成有公共电极图案的衬底基板上形成钝化层图案。
其中，该钝化层图案可以包括钝化层、第一钝化层过孔(第一过孔)和第二钝化层过孔，该第二钝化层过孔通过公共电极过孔与平坦层过孔连通，该第二钝化层过孔、公共电极过孔与平坦层过孔共同组成了阵列基板上的第二过孔，且第一过孔在衬底基板上的正投影与第二过孔在衬底基板上的正投影不重叠。
本步骤结束时，衬底基板的结构可以如图3-5所示，其中，钝化层图案可以包括钝化层005、第一钝化层过孔(第一过孔)0051和第二钝化层过孔0052，钝化层005形成于公共电极004上，该第二钝化层过孔0052与公共电极过孔0041、平坦层过孔0031共同组成了阵列基板上的第二过孔008，且第一过孔0051在衬底基板001上的正投影(第一过孔0051对应的虚线)与第二过孔008在衬底基板008上的正投影(第二过孔008对应的虚线)不重叠。
需要说明的是，平坦层003的厚度可以大于钝化层005的厚度。
步骤305、在形成有钝化层图案的衬底基板上形成像素电极和TPM。
其中，像素电极与TPM同层设置且存在间隙，像素电极通过第二过孔与TFT的源极或漏极连接，TPM通过第一过孔与公共电极连接，在形成有钝化层图案的衬底基板上形成像素电极和TPM后的阵列基板的结构示意图请参考图2。
可选地，像素电极和TPM可以由相同的材料制成，也可以由不同的材料制成，示例地，像素电极可以由ITO或石墨烯制成，TPM也可以由ITO或石墨烯制成。当像素电极和TPM由不同的材料制成时，两者可以依次形成在形成有钝化层图案的衬底基板上。当像素电极和TPM的材料由相同的材料制成时，像素电极和TPM可以采用同一张掩膜板形成，可以相应地简化阵列基板的制造工艺。
综上所述，本实用新型实施例提供的阵列基板的制造方法，通过在衬底基板上依次形成TFT、平坦层、公共电极、钝化层和TPM，且在钝化层上设置有第一过孔，使TPM通过第一过孔与公共电极连接，相对于在同一次构图工艺中形成TPM和具有较大厚度的源漏极图形的相关技术，可以为TPM设置较小的厚度，减小了阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。
本实用新型还提供一种显示面板，该显示面板可以包括图1或图2所示的阵列基板。
可选地，显示面板上还设置有多个像素组，每个像素组中包括多个子像素，该多个子像素可以为红色(R)子像素，绿色(G)子像素和蓝色(B)子像素，多个像素组中的多个子像素循环排列在显示面板中。每个像素组中设置一个TPM，且TPM在相邻设置的每三个像素组中的位置不同。并且，每两个子像素之间还设置有黑矩阵(英文：Black Matrix；缩写：BM)，该黑矩阵的横向尺寸为两个子像素之间的间距的宽度，子像素和阵列基板上的TPM的位置如图4虚线框A中所示，子像素和黑矩阵之间的位置如图4虚线框B中所示，从该图可以看出，相对于未设置TPM的两个子像素之间的黑矩阵的尺寸，设置有TPM的两个子像素之间的黑矩阵的图形尺寸(英文：Critical Dimension；缩写：CD)较大。每个像素组中设置一个TPM，能避免因TPM太少而导致接触电阻大，继而出现触控电极接触不良的问题，或者，能避免因TPM太多而出现TPM与第一过孔匹配不良的问题，也即是，避免TPM与公共电极接触不良的问题。
相关技术中，显示面板上也设置有多个像素组，每个像素组中也包括多个子像素，多个子像素可以为红色(R)子像素，绿色(G)子像素和蓝色(B)子像素，多个像素组中的多个子像素循环排列在显示面板中。每个像素组中设置一个TPM，且TPM在每个像素组中的位置相同。每两个子像素之间也设置有黑矩阵，子像素和阵列基板上的TPM的位置如图5虚线框C中所示，子像素和黑矩阵之间的位置如图5虚线框D中所示。
当显示面板中存在静电时，黑矩阵中会累积静电，该累积的静电会驱动其对应的液晶分子进行偏转，图形尺寸较大的黑矩阵相对于图形尺寸较小的黑矩阵，能够使其对应的液晶分子更长时间地偏转，因此，显示面板相应位置处显示的颜色会受到该尺寸较大的黑矩阵两侧像素的颜色叠加而成的颜色的影响。相关技术中，由于TPM在每个像素组中的位置相同，所以整个显示面板显示的颜色会偏向该尺寸较大的黑矩阵两侧像素的颜色叠加而成的颜色，例如：假设TPM在每个像素组的蓝色子像素和红色子像素之间(图5所示的位置)，则整个显示面板显示的颜色受到蓝色和红色叠加而成的紫色，使得显示面板本应显示的颜色偏向紫色，即显示面板出现显示颜色异常的情况，继而使显示面板无法通过静电放电(英文：Electro-Static discharge；缩写：ESD)测试。
而本实用新型实施例提供的显示面板，由于TPM在相邻设置的每三个像素组中的位置不同，相应位置处黑矩阵对显示面板显示颜色的影响为每三个像素组中相应黑矩阵两侧的子像素的颜色的叠加，例如：假设TPM在相邻设置的每三个像素组中的位置为图4所示的位置，由于TPM在该相邻设置的三个像素组中的位置不同，则显示面板在相应位置处显示的颜色即为该三个像素组尺寸较大的三个黑矩阵两侧的子像素的颜色的叠加，由于红绿蓝颜色的叠加颜色为白色，则显示面板相应位置处显示的颜色不会受到该尺寸较大的黑矩阵两侧像素的颜色的影响，也即是，相对于相关技术，本实用新型实施例提供的显示面板能够避免显示面板出现显示颜色异常的情况。
需要说明的是，图4中TPM在多个像素组中的位置只是一种示例，实际应用中，其位置可以根据需要进行调整，本实用新型实施例对其不做具体限定。
综上所述，本实用新型实施例提供的显示面板，通过在衬底基板上依次叠加设置TFT、平坦层、公共电极、钝化层和TPM，且在钝化层上设置有第一过孔，使TPM通过第一过孔与公共电极连接，相对于在同一次构图工艺中形成TPM和具有较大厚度的源漏极图形的相关技术，可以为TPM设置较小的厚度，减小了显示面板中阵列基板的驱动电阻，进而减小了阵列基板中驱动信号的衰减程度，继而有效地提高了阵列基板的驱动能力。并且，通过设置TPM在相邻设置的每三个像素组中的位置不同，避免了显示面板出现显示颜色异常的情况。
此外，本实用新型还提供一种显示装置，该显示装置包括上述显示面板，该显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种阵列基板，其特征在于，所述阵列基板包括：
依次叠加设置在衬底基板上的薄膜晶体管TFT、平坦层、公共电极、钝化层和触摸金属图案TPM；
所述钝化层上设置有第一过孔；
所述TPM通过所述第一过孔与所述公共电极连接。
2.根据权利要求1所述的阵列基板，其特征在于，
所述TPM为氧化铟锡ITO图案，所述公共电极为ITO电极。
3.根据权利要求1所述的阵列基板，其特征在于，
所述TPM为石墨烯图案，所述公共电极为石墨烯电极。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，所述阵列基板还包括：设置在所述钝化层远离所述衬底基板一侧的像素电极；
所述像素电极与所述TPM同层设置且存在间隙，且所述像素电极通过第二过孔与所述TFT的源极或漏极连接。
5.根据权利要求4所述的阵列基板，其特征在于，
所述像素电极为ITO电极或石墨烯电极。
6.根据权利要求4所述的阵列基板，其特征在于，
所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影不重叠。
7.根据权利要求1至3任一所述的阵列基板，其特征在于，
所述平坦层的厚度大于所述钝化层的厚度。
8.根据权利要求1至3任一所述的阵列基板，其特征在于，
所述TFT包括依次设置在所述衬底基板上的有源层、栅绝缘层、栅极、层间介电层和源漏极图形，所述源漏极图形包括源极和漏极；
所述阵列基板还包括：依次叠加设置在所述衬底基板和所述有源层之间的遮光层和缓冲层。
9.一种显示面板，其特征在于，所述显示面板包括权利要求1至8任一所述的阵列基板。
10.一种显示装置，其特征在于，所述显示装置包括权利要求9所述的显示面板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720629918.1U CN206741462U (zh) | 2017-06-01 | 2017-06-01 | 阵列基板、显示面板及显示装置 |
| PCT/CN2018/089521 WO2018219345A1 (zh) | 2017-06-01 | 2018-06-01 | 阵列基板、显示面板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201720629918.1U CN206741462U (zh) | 2017-06-01 | 2017-06-01 | 阵列基板、显示面板及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206741462U true CN206741462U (zh) | 2017-12-12 |
Family
ID=60569003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201720629918.1U Active CN206741462U (zh) | 2017-06-01 | 2017-06-01 | 阵列基板、显示面板及显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN206741462U (zh) |
| WO (1) | WO2018219345A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018219345A1 (zh) * | 2017-06-01 | 2018-12-06 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| WO2020140366A1 (en) * | 2019-01-04 | 2020-07-09 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display apparatus |
| CN112558800A (zh) * | 2019-09-25 | 2021-03-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105573549B (zh) * | 2015-12-08 | 2018-12-25 | 上海天马微电子有限公司 | 阵列基板、触控屏和触控显示装置及其制作方法 |
| CN106773221A (zh) * | 2017-02-17 | 2017-05-31 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法与In Cell触控显示面板 |
| CN206741462U (zh) * | 2017-06-01 | 2017-12-12 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
-
2017
- 2017-06-01 CN CN201720629918.1U patent/CN206741462U/zh active Active
-
2018
- 2018-06-01 WO PCT/CN2018/089521 patent/WO2018219345A1/zh active Application Filing
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018219345A1 (zh) * | 2017-06-01 | 2018-12-06 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
| WO2020140366A1 (en) * | 2019-01-04 | 2020-07-09 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display apparatus |
| US11506948B2 (en) | 2019-01-04 | 2022-11-22 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Array substrate and manufacturing method thereof, display panel and display apparatus |
| CN112558800A (zh) * | 2019-09-25 | 2021-03-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
| CN112558800B (zh) * | 2019-09-25 | 2024-01-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018219345A1 (zh) | 2018-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102411237B (zh) | 液晶显示装置及其制造方法 | |
| TWI453833B (zh) | 液晶顯示裝置及其製造方法 | |
| TWI463232B (zh) | 液晶顯示裝置及其製造方法 | |
| WO2014190727A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN105487315A (zh) | Tft阵列基板 | |
| WO2015074332A1 (zh) | 一种液晶显示面板 | |
| CN108428705A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 | |
| US11435636B2 (en) | Method of manufacturing liquid crystal display device using first and second photoresists | |
| CN103309100B (zh) | 液晶显示装置及其制造方法 | |
| KR20120134245A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN103698948B (zh) | 一种液晶面板及液晶显示器 | |
| WO2018000810A1 (zh) | 薄膜晶体管及显示装置 | |
| CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN206074968U (zh) | 阵列基板及显示装置 | |
| CN103278986B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN103439840A (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN105161499A (zh) | 一种显示基板及其制作方法和显示装置 | |
| CN206741462U (zh) | 阵列基板、显示面板及显示装置 | |
| WO2018196438A1 (zh) | 显示面板及其制作方法、显示装置 | |
| CN102945094B (zh) | 一种内嵌式触摸屏及显示装置 | |
| CN112859463A (zh) | 一种显示面板及显示装置 | |
| CN104698675A (zh) | 显示面板及其形成方法 | |
| CN106200158A (zh) | 显示面板及其制作方法、显示装置 | |
| WO2019184070A1 (zh) | 显示装置及其阵列基板 | |
| CN106098709B (zh) | 阵列基板、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |