CN206074968U - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN206074968U
CN206074968U CN201621126476.0U CN201621126476U CN206074968U CN 206074968 U CN206074968 U CN 206074968U CN 201621126476 U CN201621126476 U CN 201621126476U CN 206074968 U CN206074968 U CN 206074968U
Authority
CN
China
Prior art keywords
public electrode
array base
connecting line
pixel
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201621126476.0U
Other languages
English (en)
Inventor
先建波
李盼
徐健
乔勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201621126476.0U priority Critical patent/CN206074968U/zh
Application granted granted Critical
Publication of CN206074968U publication Critical patent/CN206074968U/zh
Priority to US15/750,984 priority patent/US10546879B2/en
Priority to PCT/CN2017/092488 priority patent/WO2018068542A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本实用新型公开了一种阵列基板及显示装置，属于显示技术领域。所述阵列基板包括；衬底基板；在所述衬底基板的显示区域上设置有多个像素单元，所述像素单元都包括公共电极和像素电极；在所述衬底基板的非显示区域还设置有公共电极引出线；在所述衬底基板上，至少一行像素单元的公共电极和/或至少一列像素单元的公共电极与所述公共电极引出线连接。本实用新型至少可以增加一种公共电极与公共电极引出线的连接方式，同时还可以降低了工艺复杂度，提高了显示区域的透过率。本实用新型用于显示装置中。

Description

阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域，特别涉及一种阵列基板及显示装置。
背景技术
目前的液晶显示器中，对于面板中公共电极的设置有多种情况，其中一种是将公共电极和像素电极都设置于阵列基板上的情况，例如高级超维场开关(英文：Advanced-Super Dimensional Switching；简称：ADS)技术。ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转。
请参考图1，图1为一种采用ADS技术的阵列基板，其中，该阵列基板分为显示区域10和非显示区域20，在显示区域10中，任意相邻的两条栅线12和任意相邻的两条数据线11围成的区域为一个像素单元，每个像素单元都具有公共电极131，每个公共电极131通过第三过孔14与公共电极线15相连，通过该公共电极线15从显示区域10延伸至非显示区域20，通过第二过孔22与公共电极引出线21连接。
在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：
阵列基板的显示区域的公共电极与非显示区域的公共电极引出线连接方式单一局限，需要为每个像素单元的公共电极设置用于与公共电极线连接的过孔。
实用新型内容
本实用新型实施例提供了一种阵列基板及显示装置。所述技术方案如下：
一方面，提供了一种阵列基板，包括：衬底基板；
在所述衬底基板的显示区域上设置有多个像素单元，所述像素单元都包括公共电极和像素电极；
在所述衬底基板的非显示区域还设置有公共电极引出线；
在所述衬底基板上，至少一行像素单元的公共电极和/或至少一列像素单元的公共电极与所述公共电极引出线连接。
采用上述技术方案，至少可以增加一种阵列基板显示区域的公共电极与非显示区域的公共电极引出线的连接方式。当然，还可以使得制造阵列基板的工艺复杂度减小，改善显示区域的透过率。
可选的，在所述衬底基板上还设置有公共电极线，所述公共电极线与所述公共电极引出线连接。
可选的，在所述衬底基板上，至少一行像素单元的公共电极和/或至少一列像素单元的公共电极设置公共电极连接线，所述公共电极连接线与所述公共电极引出线连接；
所述公共电极与所述公共电极连接线同层设置。
可选的，所述公共电极引出线与所述公共电极线和所述公共电极连接线均为非同层设置，
所述公共电极连接线通过第一过孔与所述公共电极引出线连接；
所述公共电极线通过第二过孔与所述公共电极引出线连接。
可选的，所述第一过孔与所述第二过孔在所述衬底基板上的正投影至少部分重叠。
可选的，所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
可选的，每行像素单元中包括多个像素单元组，每个像素单元组包括至少两个像素单元，所述每个像素单元组中的至少一个像素单元的公共电极通过第三过孔与所述公共电极线连接。
可选的，每行像素单元中包括多个像素单元组，每个像素单元组包括至少两个像素单元，所述至少两个像素单元的公共电极为板状结构；或者所述显示区域的所述公共电极为板状结构或狭缝结构；或者所述显示区域的所述公共电极为带有镂空的板状结构。
可选的，所述公共电极连接线包括位于显示区域的第一子连接线，和位于所述非显示区域的第二子连接线；
所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第二子连接线、所述第四子连接线和所述公共电极设置在同一层。
可选的，所述公共电极连接线包括位于显示区域的第一子连接线，和位于所述非显示区域的第二子连接线；
所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第二子连接线和所述公共电极设置在同一层；
所述第四子连接线和所述像素电极设置在同一层。
可选的，所述像素电极位于所述多条数据线上方。
可选的，每个像素单元都设置有至少一个薄膜晶体管TFT，
所述多条数据线和所述像素电极之间设置有第二钝化层，所述像素电极通过第四过孔与至少一所述TFT的源极或漏极连接。
可选的，像素单元中公共电极位于像素电极下方；
其中，各个像素单元的像素电极间隔设置，所有像素单元的公共电极为板状结构，或者，各个像素单元的像素电极间隔设置，各个像素单元的公共电极间隔设置。
可选的，在所有像素单元的公共电极为板状结构时，所述公共电极在所述显示区域通过第五过孔与所述公共电极线连接，
所述公共电极在所述非显示区域搭接在所述公共电极引出线的上方或者下方。
可选的，所述公共电极位于所述公共电极引出线下方，所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第四子连接线和所述像素电极设置在同一层。
可选的，所述公共电极位于所述公共电极引出线上方，所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第四子连接线和所述公共电极设置在同一层。
可选的，所述像素电极与所述公共电极位于同一层。
可选的，所述公共电极通过第一过孔与所述公共电极引出线连接；
所述公共电极线通过第二过孔与所述公共电极引出线连接。
可选的，在所述衬底基板上还设置有公共电极线，通过第二过孔与所述公共电极引出线连接；
所述公共电极在所述显示区域和/或所述非显示区域为整体的板状结构，所述公共电极通过第一过孔与所述公共电极引出线连接；
所述公共电极包括狭缝结构，所述狭缝结构在所述显示区域至少对应一个像素单元；
所述公共电极包括镂空结构，所述镂空结构在所述显示区域与栅线、数据线、薄膜晶体管至少之一有交叠。
另一方面，提供了一种显示装置，所述装置包括上述的任一阵列基板。
本实用新型实施例提供的任意技术方案带来的有益效果至少是下述之一：
(1)至少可以增加一种阵列基板显示区域的公共电极与非显示区域的公共电极引出线的连接方式。
(2)通过在衬底基板上，至少一行公共电极和/或至少一列公共电极与公共电极引出线连接，实现对公共电极的电压输入，无需或减少为每个公共电极设置用于与公共电极线连接的过孔(例如，不设置公共电极线时则不需要过孔)，降低了工艺复杂度，提高了显示区域的透过率，优化了图像的显示效果。
(3)当该阵列基板上设置有公共电极线时，该公共电极线与公共电极连接线同时对公共电极输入电压，使得公共电极的电压稳定性会更好，并且该公共电极可以与像素电极之间形成存储电容，保证了画面的显示效果。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是图1为一种采用ADS技术的阵列基板；
图2-1是本实用新型实施例提供的一种阵列基板的结构示意图；
图2-2是本实用新型实施例提供的另一种阵列基板的结构示意图；
图3-1是本实用新型实施例提供的另一种阵列基板的结构示意图；
图3-2是本实用新型实施例提供的另一种阵列基板的结构示意图；
图4是本实用新型实施例提供的一种阵列基板的单个像素膜层结构示意图；
图5是本实用新型实施例提供的另一种阵列基板结构示意图；
图6是本实用新型实施例提供的另一种阵列基板的单个像素膜层结构示意图；
图7是本实用新型实施例提供的另一种阵列基板的单个像素膜层结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。
图2-1是本实用新型实施例提供的一种阵列基板的结构示意图。该阵列基板包括：
衬底基板(图2-1中未画出)。
在该衬底基板的显示区域10上设置有多个像素单元，每个像素单元都包括公共电极131和像素电极(图2-1中未画出)。如图2-1所示，该阵列基板上还设置有多条数据线11和多条栅线12，相互交错的栅线12与数据线11限定出像素单元。例如，任意两条相邻的数据线11和任意两条相邻的栅线12围成的区域为一个像素单元。
在该衬底基板的非显示区域20还设置有公共电极引出线21。
可选的，公共电极引出线21可以平行于栅线12或者数据线11，且该公共电极引出线21设置在显示区域10的一侧或两侧。图2-1为公共电极引出线21与数据线11平行且设置在显示区域10一侧的情况。
可选的，如图2-1所示，在该衬底基板上，至少一行像素单元的公共电极131和/或至少一列像素单元的公共电极131设置公共电极连接线16，公共电极连接线16与公共电极引出线21电连接。
请参考图2-1，图2-1表示该阵列基板可以至少一行像素单元的公共电极131设置有公共电极连接线16；请参考图2-2，图2-2是本实用新型实施例提供的另一种阵列基板的结构示意图，图2-2表示该阵列基板也可以至少一列像素单元的公共电极131设置有公共电极连接线16；在本实用新型实施例中，该阵列基板上还可以至少一行像素单元的公共电极和至少一列像素单元的公共电极设置有公共电极连接线。例如，当该阵列基板包括100行和90列像素单元时，则可以在其中的一行或者三行像素单元的公共电极设置公共电极连接线，也可以在其中一列或者三列像素单元的公共电极设置公共电极连接线，还可以在其中的一行和其中的一列的像素单元设置公共电极连接线。
综上所述，本实用新型实施例提供的阵列基板，通过在衬底基板上，至少一行公共电极和/或至少一列公共电极设置有与公共电极引出线连接的公共电极连接线，实现对公共电极的电压输入。
发明人发现，这种阵列基板提供了一种公共电极与公共电极引出线新的连接方式。而且至少还有其他优点，例如：无需或减少为每个公共电极设置用于与公共电极线连接的过孔(例如，不设置公共电极线时则不需要过孔)，降低了工艺复杂度，提高了显示区域的透过率，优化了图像的显示效果。
可选的，请参考图3-1，图3-1是本实用新型实施例提供的另一种阵列基板的结构示意图，在衬底基板上还可以设置有公共电极线15，该公共电极线15与公共电极引出线21连接。图3-1为公共电极线15平行于栅线12的情况，实际应用中，公共电极线15还可以平行于数据线11。
其中，该公共电极线与公共电极引出线连接的方法有多种，当公共电极线与公共电极引出线同层设置时，则可以直接将公共电极线与公共电极引出线电连接；当公共电极线与公共电极引出线非同层设置时，则需要过孔将该公共电极线与公共电极引出线电连接。
在本实用新型实施例中，通过公共电极连接线可以实现对公共电极电压输入，在衬底基板上形成公共电极线，且该公共电极线与公共电极引出线电连接，则该公共电极线可以与像素电极之间形成存储电容，有利于增加像素电极保持电荷的能力，保证了画面的显示效果。
可选的，公共电极与公共电极连接线可以同层设置。
在公共电极设置公共电极连接线的方法有多种，可以将该公共电极与公共电极连接线同层设置；或者可以在形成公共电极的衬底基板上直接形成公共电极连接线，使得公共电极连接线直接搭接在公共电极上。
可选的，请参考图3-1和图4，图4是本实用新型实施例提供的一种阵列基板的单个像素膜层结构示意图，其中，该阵列基板可以包括：衬底基板01、栅极02、栅绝缘层03、有源层04、像素电极05、源漏极图形06、第一钝化层07和公共电极08。公共电极引出线21与公共电极线15和公共电极连接线16均可以非同层设置。例如，公共电极引出线21与源漏极图形06可以同层设置，公共电极线15与栅极02可以同层设置，公共电极连接线16可以与公共电极8同层设置。在本实用新型实施例中，在衬底基板01上，每行公共电极131设置有与公共电极引出线21连接的公共电极连接线16；每条公共电极连接线16通过在第一钝化层07上设置第一过孔23与公共电极引出线21电连接；每条公共电极线15通过栅绝缘层03上设置第二过孔22与公共电极引出线21电连接。
可选的，该第一过孔与第二过孔在衬底基板上的正投影可以至少部分重叠。
可选的，该第一过孔在衬底基板上的正投影可以覆盖第二过孔在衬底基板上的正投影。
可选的，该第一过孔在衬底基板上的正投影，与该第二过孔在衬底基板上的正投影还可以不重叠。
本实用新型实施例对该第一过孔与第二过孔在衬底基板上的正投影重叠或者不重叠不做具体限定。
可选的，请参考图5，图5是本实用新型实施例提供的另一种阵列基板结构示意图，每行像素单元中包括多个像素单元组13，每个像素单元组13包括至少两个像素单元，例如，当该阵列基板所制作的显示屏为三原色显示屏时，则该像素单元13组包括三个像素单元。每个像素单元组13中的至少一个像素单元的公共电极131通过第三过孔14与公共电极线15电连接。在本实用新型实施例中，通过设置第三过孔，使得公共电极线和公共电极连接线同时与公共电极电连接，则公共电极上的电压稳定性会更好。同时当公共电极线和公共电极连接线其中一根线损坏，另一根线也可以对公共电极输入电压。
实际应用中，当像素单元组包括三个像素单元时，例如：该三个像素单元为红色像素单元、绿色像素单元和蓝色像素单元，为了方便制造该阵列基板，可以只在蓝色像素单元区域中，设置公共电极与公共电极线电连接的第三过孔。
本实用新型实施例在显示区域对应单个像素单元的公共电极可以为板状结构(例如，图3-1示出的阵列基板)或狭缝结构(例如，图4示出的阵列基板)。
可选的，每行像素单元组包括至少两个像素单元，且该至少两个像素单元的公共电极为板状结构，可以简化形成公共电极时的构图工艺。
可选的，公共电极在显示区域和/或非显示区域可以为整体的板状结构。当在显示区域的公共电极整体为板状结构时，则需要设置用于公共电极与公共电极引出线连接的公共电极连接线；当公共电极在显示区域和非显示区域整体为板状结构时，请参考图3-2，图3-2是本实用新型实施例提供的另一种阵列基板的结构示意图，公共电极131与公共电极引出线21在非显示区域20通过第一过孔23电连接，此时，不需要设置公共电极连接线。可选的，公共电极131可以包括狭缝结构1311和/或镂空结构1312，该狭缝结构1311在显示区域10至少对应一个像素单元；该镂空结构1312与栅线12、数据线11、薄膜晶体管(图3-2中未画出)至少之一有交叠。本实用新型实施例对公共电极的形状不做具体限定。
可选的，如图3-1所示，公共电极连接线16包括位于显示区域10的第一子连接线161，和位于非显示区域20的第二子连接线162；公共电极线15包括位于显示区域10的第三子连接线151，和位于非显示区域20的第四子连接线152；第二子连接线162、第四子连接线152和公共电极131设置在同一层。此时，该第二子连接线162和第四子连接线152可以采用公共电极层制作，则通过一次构图工艺形成公共电极131、第二子连接线152和第四子连接线162。当然，也可以通过一次构图工艺形成第一过孔23和第二过孔22，简化构图工艺次数。
本实用新型实施例还可以为第二子连接线162和公共电极131设置在同一层，第四子连接线152和像素电极设置在同一层，由于在本实用新型实施例中，像素电极与源漏极图形直接搭接形成电连接，而公共电极引出线21也是与源漏极图形同层设置的，当第四子连接线152采用像素电极层制作时，此时不需要第二过孔22将公共电极线15与公共电极引出线21电连接，该公共电极线15可以与公共电极引出线21直接搭接形成电连接，因此同样可以简化构图工艺。
请参考图6，图6是本实用新型实施例提供的另一种阵列基板的单个像素单元膜层结构示意图，在衬底基板01上形成的每个像素单元都可以设置有至少一个薄膜晶体管(英文：Thin Film Transistor；简称：TFT)，阵列基板中的数据线与源漏极图形06同层，当阵列基板中的像素电极05位于多条数据线上方，也即像素电极05位于源漏极图形06上方，此时可以在多条数据线和像素电极05之间设置有第二钝化层09，像素电极05通过第四过孔091与至少一个TFT的源漏极图形06中的源极或漏极电连接。其中，公共电极08包括狭缝结构。
上述阵列基板都是公共电极在像素电极上方时的情况，在本实用新型实施例中，公共电极还可以位于像素电极下方。
例如，请参考图7，图7是本实用新型实施例提供的另一种阵列基板单个像素的膜层结构示意图，像素单元中公共电极08位于像素电极05下方，此时像素电极05也可以具有狭缝结构。其中，各个像素单元的像素电极05可以间隔设置，所有像素单元的公共电极08为板状结构；或者，各个像素单元的像素电极05也可以间隔设置，各个像素单元的公共电极08也可以间隔设置。
可选的，如图7所示，当所有像素单元的公共电极08为板状结构时，公共电极08在显示区域通过第五过孔031与公共电极线15电连接。此时，在非显示区，当公共电极引出线与源漏极层06同层时，公共电极08与公共电极引出线直接搭接形成电连接，不需要设置公共电极与公共电极线电连接的过孔(也即不需要设置第三过孔)，便可以实现公共电极线对公共电极的电压输入。当然，公共电极在非显示区可以在公共电极引出线的上方或下方直接搭接，形成电连接。
实际应用中，公共电极线包括位于显示区域的第三子连接线，和位于非显示区域的第四子连接线。当公共电极位于公共电极引出线下方，第四子连接线和像素电极设置在同一层。当公共电极位于公共电极引出线上方，第四子连接线和公共电极设置在同一层。相应的可以减少制造该阵列基板时的构图工艺，使得制造该阵列基板的工艺简单化。
可选的，像素电极与公共电极还可以位于同一层。本实用新型实施例提供的阵列基板还可以适用于平面转换(英文：In-Plane Switching；简称：IPS)结构。此时，公共电极可以通过第一过孔与公共电极引出线电连接；公共电极线通过第二过孔与公共电极引出线电连接。
综上所述，本实用新型实施例提供的阵列基板，通过在衬底基板上，至少一行公共电极和/或至少一列公共电极与公共电极引出线连接，至少可以增加一种阵列基板显示区域的公共电极与非显示区域的公共电极引出线的连接方式，实现对公共电极的电压输入，并且在该阵列基板上无需或减少为每个公共电极设置用于与公共电极线连接的过孔(例如，不设置公共电极线时则不需要过孔)，降低了工艺复杂度，提高了显示区域的透过率，优化了图像的显示效果。同时，当该阵列基板上设置有公共电极线时，该公共电极线与公共电极连接线同时对公共电极输入电压，使得公共电极的电压稳定性会更好，并且该公共电极可以与像素电极之间形成存储电容，保证了画面的显示效果。
本实用新型实施例还提供了一种显示装置，其包括上述任意一种阵列基板。显示装置可以为：液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (20)

1.一种阵列基板，其特征在于，包括：
衬底基板；
在所述衬底基板的显示区域上设置有多个像素单元，所述像素单元包括公共电极和像素电极；
在所述衬底基板的非显示区域还设置有公共电极引出线；
在所述衬底基板上，至少一行像素单元的公共电极和/或至少一列像素单元的公共电极与所述公共电极引出线连接。
2.根据权利要求1所述的阵列基板，其特征在于，在所述衬底基板上还设置有公共电极线，所述公共电极线与所述公共电极引出线连接。
3.根据权利要求2所述的阵列基板，其特征在于，
在所述衬底基板上，至少一行像素单元的公共电极和/或至少一列像素单元的公共电极设置公共电极连接线，所述公共电极连接线与所述公共电极引出线连接；
所述公共电极与所述公共电极连接线同层设置。
4.根据权利要求3所述的阵列基板，其特征在于，所述公共电极引出线与所述公共电极线和所述公共电极连接线均为非同层设置，
所述公共电极连接线通过第一过孔与所述公共电极引出线连接；
所述公共电极线通过第二过孔与所述公共电极引出线连接。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第一过孔与所述第二过孔在所述衬底基板上的正投影至少部分重叠。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一过孔在所述衬底基板上的正投影覆盖所述第二过孔在所述衬底基板上的正投影。
7.根据权利要求2所述的阵列基板，其特征在于，
每行像素单元中包括多个像素单元组，每个像素单元组包括至少两个像素单元，所述每个像素单元组中的至少一个像素单元的公共电极通过第三过孔与所述公共电极线连接。
8.根据权利要求1-7任一所述的阵列基板，其特征在于，
每行像素单元中包括多个像素单元组，每个像素单元组包括至少两个像素单元，所述至少两个像素单元的公共电极为板状结构；或者所述显示区域的所述公共电极为板状结构或狭缝结构；或者所述显示区域的所述公共电极为带有镂空的板状结构。
9.根据权利要求3所述的阵列基板，其特征在于，
所述公共电极连接线包括位于显示区域的第一子连接线，和位于所述非显示区域的第二子连接线；
所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第二子连接线、所述第四子连接线和所述公共电极设置在同一层。
10.根据权利要求3所述的阵列基板，其特征在于，
所述公共电极连接线包括位于显示区域的第一子连接线，和位于所述非显示区域的第二子连接线；
所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第二子连接线和所述公共电极设置在同一层；
所述第四子连接线和所述像素电极设置在同一层。
11.根据权利要求1-7任一所述的阵列基板，其特征在于，
所述像素电极位于所述多条数据线上方。
12.根据权利要求11所述的阵列基板，其特征在于，每个像素单元都设置有至少一个薄膜晶体管TFT，
所述多条数据线和所述像素电极之间设置有第二钝化层，所述像素电极通过第四过孔与至少一所述TFT的源极或漏极连接。
13.根据权利要求2或3所述的阵列基板，其特征在于，
像素单元中公共电极位于像素电极下方；
其中，各个像素单元的像素电极间隔设置，所有像素单元的公共电极为板状结构，或者，各个像素单元的像素电极间隔设置，各个像素单元的公共电极间隔设置。
14.根据权利要求13所述的阵列基板，其特征在于，
在所有像素单元的公共电极为板状结构时，所述公共电极在所述显示区域通过第五过孔与所述公共电极线连接，
所述公共电极在所述非显示区域搭接在所述公共电极引出线的上方或者下方。
15.根据权利要求14所述的阵列基板，其特征在于，
所述公共电极位于所述公共电极引出线下方，所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第四子连接线和所述像素电极设置在同一层。
16.根据权利要求14所述的阵列基板，其特征在于，
所述公共电极位于所述公共电极引出线上方，所述公共电极线包括位于显示区域的第三子连接线，和位于所述非显示区域的第四子连接线；
所述第四子连接线和所述公共电极设置在同一层。
17.根据权利要求1-3任一所述的阵列基板，其特征在于，
所述像素电极与所述公共电极位于同一层。
18.根据权利要求17所述的阵列基板，其特征在于，
所述公共电极通过第一过孔与所述公共电极引出线连接；
所述公共电极线通过第二过孔与所述公共电极引出线连接。
19.根据权利要求1所述的阵列基板，其特征在于，
在所述衬底基板上设置有公共电极线，通过第二过孔与所述公共电极引出线连接；
所述公共电极在所述显示区域和/或所述非显示区域为整体的板状结构，所述公共电极通过第一过孔与所述公共电极引出线连接；
所述公共电极包括狭缝结构，所述狭缝结构在显示区域至少对应一个所述像素单元；
所述公共电极包括镂空结构，所述镂空结构在所述显示区域与栅线、数据线、薄膜晶体管至少之一有交叠。
20.一种显示装置，其特征在于，所述显示装置包括权利要求1-19任一所述的阵列基板。
CN201621126476.0U 2016-10-14 2016-10-14 阵列基板及显示装置 Active CN206074968U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201621126476.0U CN206074968U (zh) 2016-10-14 2016-10-14 阵列基板及显示装置
US15/750,984 US10546879B2 (en) 2016-10-14 2017-07-11 Array substrate and display device
PCT/CN2017/092488 WO2018068542A1 (zh) 2016-10-14 2017-07-11 阵列基板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201621126476.0U CN206074968U (zh) 2016-10-14 2016-10-14 阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN206074968U true CN206074968U (zh) 2017-04-05

Family

ID=58442536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201621126476.0U Active CN206074968U (zh) 2016-10-14 2016-10-14 阵列基板及显示装置

Country Status (3)

Country Link
US (1) US10546879B2 (zh)
CN (1) CN206074968U (zh)
WO (1) WO2018068542A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018068542A1 (zh) * 2016-10-14 2018-04-19 京东方科技集团股份有限公司 阵列基板及显示装置
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置
WO2020088279A1 (zh) * 2018-10-31 2020-05-07 京东方科技集团股份有限公司 显示基板及显示装置
CN111258110A (zh) * 2020-03-12 2020-06-09 Tcl华星光电技术有限公司 彩膜基板及其制作方法和显示面板
CN111290156A (zh) * 2020-03-27 2020-06-16 京东方科技集团股份有限公司 显示基板及其制作方法、和显示面板
CN113363272A (zh) * 2021-05-31 2021-09-07 武汉新芯集成电路制造有限公司 感光阵列及制造方法、成像装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980470A (ja) * 1995-09-14 1997-03-28 Hitachi Electron Eng Co Ltd Ｔｆｔ基板の配線欠陥修復方法
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자
JP2003207802A (ja) * 2003-02-07 2003-07-25 Sharp Corp 液晶表示装置
KR100913303B1 (ko) * 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
KR101143004B1 (ko) * 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101167663B1 (ko) * 2005-10-18 2012-07-23 삼성전자주식회사 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
US8310471B2 (en) * 2008-07-08 2012-11-13 Casio Computer Co., Ltd. Display apparatus and method for driving the same
CN202159214U (zh) 2010-10-14 2012-03-07 京东方科技集团股份有限公司 阵列基板和液晶显示器
KR102072795B1 (ko) * 2013-08-12 2020-02-04 삼성디스플레이 주식회사 유기 전계 발광 표시 장치 및 이의 구동 방법
CN104965367A (zh) * 2015-07-21 2015-10-07 重庆京东方光电科技有限公司 一种阵列基板、显示装置及制作方法
JP6621284B2 (ja) * 2015-09-28 2019-12-18 株式会社ジャパンディスプレイ 表示装置
CN105185791A (zh) * 2015-09-28 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105278194B (zh) * 2015-11-24 2019-06-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置及其控制方法
CN105717721B (zh) * 2016-04-13 2018-11-06 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN105807523B (zh) * 2016-05-27 2020-03-20 厦门天马微电子有限公司 阵列基板、包含其的显示面板和显示装置
CN206074968U (zh) * 2016-10-14 2017-04-05 京东方科技集团股份有限公司 阵列基板及显示装置
JP2019035817A (ja) * 2017-08-10 2019-03-07 株式会社ジャパンディスプレイ 表示装置
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
JP6938312B2 (ja) * 2017-09-28 2021-09-22 株式会社ジャパンディスプレイ 表示装置
KR102426010B1 (ko) * 2017-10-27 2022-07-29 삼성디스플레이 주식회사 표시 패널
JP2019086628A (ja) * 2017-11-06 2019-06-06 株式会社ジャパンディスプレイ 表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018068542A1 (zh) * 2016-10-14 2018-04-19 京东方科技集团股份有限公司 阵列基板及显示装置
US10546879B2 (en) 2016-10-14 2020-01-28 Boe Technology Group Co., Ltd. Array substrate and display device
CN109375431A (zh) * 2018-10-26 2019-02-22 深圳市华星光电技术有限公司 一种显示面板及显示装置
WO2020088279A1 (zh) * 2018-10-31 2020-05-07 京东方科技集团股份有限公司 显示基板及显示装置
US11598998B2 (en) 2018-10-31 2023-03-07 Boe Technology Group Co., Ltd. Display substrate and display device
CN111258110A (zh) * 2020-03-12 2020-06-09 Tcl华星光电技术有限公司 彩膜基板及其制作方法和显示面板
CN111290156A (zh) * 2020-03-27 2020-06-16 京东方科技集团股份有限公司 显示基板及其制作方法、和显示面板
CN111290156B (zh) * 2020-03-27 2022-07-29 京东方科技集团股份有限公司 显示基板及其制作方法、和显示面板
US11874565B2 (en) 2020-03-27 2024-01-16 Beijing Boe Display Technology Co., Ltd. Display substrate, manufacturing method thereof and display panel
CN113363272A (zh) * 2021-05-31 2021-09-07 武汉新芯集成电路制造有限公司 感光阵列及制造方法、成像装置
CN113363272B (zh) * 2021-05-31 2023-12-08 武汉新芯集成电路制造有限公司 感光阵列及制造方法、成像装置

Also Published As

Publication number Publication date
US10546879B2 (en) 2020-01-28
US20190267400A1 (en) 2019-08-29
WO2018068542A1 (zh) 2018-04-19

Similar Documents

Publication Publication Date Title
CN206074968U (zh) 阵列基板及显示装置
CN105159001B (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104777653B (zh) 阵列基板、液晶显示面板和液晶显示装置
CN104483771B (zh) 一种tft阵列基板、显示面板及显示装置
CN102998859B (zh) 一种阵列基板及其制备方法和显示装置
CN104880871B (zh) 显示面板和显示装置
CN103941507B (zh) 一种阵列基板、显示面板及显示装置
CN104597670B (zh) 一种阵列基板及其制作方法及显示装置
CN104865756B (zh) 阵列基板、显示面板及显示装置
CN103941498B (zh) 一种tft阵列基板、显示面板和显示装置
CN106324924A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104375305B (zh) 一种显示基板和显示面板及其驱动方法
CN205827025U (zh) 一种阵列基板及显示面板
CN206258650U (zh) 一种液晶显示面板及显示装置
CN107357105A (zh) 一种阵列基板、显示面板、显示装置
CN106547127A (zh) 阵列基板、液晶显示面板和显示装置
CN109557728A (zh) 像素结构及其制作方法、阵列基板和触控显示装置
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN103309100B (zh) 液晶显示装置及其制造方法
CN104950540B (zh) 阵列基板及其制作方法和显示装置
CN205427404U (zh) 阵列基板、显示装置
CN105974686A (zh) 一种阵列基板以及显示面板
CN104597678A (zh) 显示面板及其制作方法
CN106873225A (zh) 阵列基板、显示面板、显示装置和阵列基板驱动方法
CN109256395A (zh) 一种显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant