CN206619115U - 阵列基板、显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种阵列基板、显示面板及显示装置。上述阵列基板的一具体实施方式包括：上述阵列基板上形成有多个自电容电极、多个第一静电释放单元、多个第一开关单元；每个上述第一静电释放单元通过第一过孔以及第一金属线与一个上述自电容电极电连接；每个上述第一开关单元通过第二过孔、第二金属线、上述第一过孔以及上述第一金属线与一个上述自电容电极电连接。该实施方式避免了静电在一个点的累积对第一开关单元造成的损伤，从而提高了显示产品的抗静电释放能力以及良品率。

Description

阵列基板、显示面板及显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种阵列基板、显示面板及显示装置。

背景技术

随着显示技术的飞速发展，触摸屏已经逐渐遍及人们的生活中。目前，触摸屏按照组成结构可以分为：外挂式触摸屏、覆盖表面式触摸屏以及内嵌式触摸屏。其中，外挂式触摸屏是将触摸屏与液晶显示屏分开生产，然后贴合到一起成为具有触摸功能的液晶显示屏。外挂式触摸屏存在制作成本较高、光透过率较低、模组较厚等缺点。而内嵌式触摸屏将触摸屏的触控电极内嵌在液晶显示屏内部，可以减薄模组整体的厚度，又可以大大降低触摸屏的制作成本，受到各大面板厂家青睐。

静电是影响和导致显示面板工作失效的主要因素之一，因此，静电的屏蔽和防护工作是显示面板设计需要考虑的主要因素，抗静电能力也是显示面板的性能和信赖性评价的重要指标。但是，目前显示面板的设计仍不能避免静电问题。

在静电实验中发现，静电在显示面板周边放电的破坏性要远大于在面板中间处放电造成的破坏性。在显示面板周边发生静电释放时，若静电在一个点集中释放，电流很大，携带较高能量，容易对显示面板内各部件造成损伤，降低显示产品的良品率。

实用新型内容

本申请的目的在于提出一种阵列基板、显示面板及显示装置，来解决以上背景技术部分提到的技术问题。

第一方面，本申请提供了一种阵列基板，上述阵列基板上形成有多个自电容电极、多个第一静电释放单元、多个第一开关单元；每个上述第一静电释放单元通过第一过孔以及第一金属线与一个上述自电容电极电连接；每个上述第一开关单元通过第二过孔、第二金属线、上述第一过孔以及上述第一金属线与一个上述自电容电极电连接。

在一些实施例中，上述第一静电释放单元包括第一晶体管和第二晶体管；上述第一晶体管的栅极和上述第一晶体管的第二极与第一电源电压端电连接；上述第一晶体管的第一极、上述第二晶体管的栅极以及上述第二晶体管的第二极通过上述第一过孔、上述第一金属线与一个上述自电容电极电连接；上述第二晶体管的第一极与第二电源电压端电连接。

在一些实施例中，上述第一电源电压端的电压高于上述第二电源电压端的电压。

在一些实施例中，上述第一开关单元包括第三晶体管；上述第三晶体管的栅极与第一开关控制信号端电连接，上述第三晶体管的第一极与公共电压信号端电连接，上述第三晶体管的第二极通过上述第二过孔、上述第二金属线、上述第一过孔以及上述第一金属线与一个上述自电容电极电连接。

在一些实施例中，上述阵列基板上还形成有多条沿第一方向延伸、沿第二方向排列的数据线、多个第二静电释放单元、多个第二开关单元；每个上述第二静电释放单元通过第三金属线与一条上述数据线电连接；每个上述第二开关单元通过第四金属线以及上述第三金属线与上述一条上述数据线电连接。

在一些实施例中，上述第二静电释放单元包括第四晶体管和第五晶体管；上述第四晶体管的栅极和上述第四晶体管的第二极与第一电源电压端电连接；上述第四晶体管的第一极、上述第五晶体管的栅极以及上述第五晶体管的第二极通过上述第三金属线与一条上述数据线电连接；上述第五晶体管的第一极与第二电源电压端电连接。

在一些实施例中，上述第二开关单元包括第六晶体管；上述第六晶体管的栅极与第二开关控制信号端电连接，上述第六晶体管的第一极与公共电压信号端电连接，上述第六晶体管的第二极通过上述第四金属线以及上述第三金属线与一条上述数据线电连接。

在一些实施例中，上述阵列基板包括显示区和非显示区；在上述显示区内，上述多个自电容电极阵列排布。

第二方面，本申请提供了一种显示面板，上述显示面板包括上述任一实施例所描述的阵列基板。

第三方面，本申请提供了一种显示装置，上述显示装置包括上述实施例所描述的显示面板。

本申请提供的阵列基板、显示面板及显示装置，通过在阵列基板上设置多个自电容电极、多个第一静电释放单元以及多个第一开关单元，每个上述第一静电释放单元通过第一过孔以及第一金属线与一个自电容电极电连接，每个上述第一开关单元通过第二过孔、第二金属线以及上述第一过孔、第一金属线与一个自电容电极电连接。这样，来自各自电容电极的静电首先经第一静电释放单元释放，避免了静电在一个点的累积对第一开关单元造成的损伤，从而提高了显示产品的抗静电释放能力以及良品率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1是根据本申请的阵列基板的一个实施例的结构示意图；

图2a是根据本申请的阵列基板的第一静电释放单元的电路结构图；

图2b是根据本申请的阵列基板的第一开关单元的电路结构图；

图3是根据本申请的阵列基板的另一个实施例的结构示意图；

图4a是根据本申请的阵列基板的第二静电释放单元的电路结构图；

图4b是根据本申请的阵列基板的第二开关单元的电路结构图；

图5是根据本申请的显示装置的一个实施例的结构示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关实用新型，而非对该实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关实用新型相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

图1示出了根据本申请的阵列基板的一个实施例的结构示意图。如图1所示，本实施例的阵列基板100包括多个自电容电极101、多个第一静电释放单元102以及多个第一开关单元103。其中，每个上述第一静电释放单元102通过第一过孔1021以及第一金属线1022与一个自电容电极101电连接，即第一静电释放单元102、第一过孔1021、第一金属线1022以及一个自电容电极101依次串联连接。每个上述第一开关单元103通过第二过孔1031、第二金属线1032以及第一过孔1021、第一金属线1022与一个自电容电极101电连接。具体地，上述第一开关单元103可以通过第二过孔1031与第二金属线1032电连接，第二金属线1032可以通过第一过孔1021与第一金属线1022电连接，第一金属线1022与对应的一个自电容电极101电连接，即第一开关单元103、第二过孔1031、第二金属线1032、第一过孔1021、第一金属线1022以及一个自电容电极101依次串联连接。

本实施例中，第一静电释放单元可以连接有高电平电压端和低电平电压端，用于将自电容电极产生的正电荷静电以及负电荷静电释放。第一开关单元可以是用于控制各自电容电极的开关单元，例如在阵列基板完成后对各自电容电极进行测试的开关单元。

本实施例中，上述自电容电极101可以形成于导电薄膜层，上述各第一静电释放单元102以及各第一开关单元103可以形成于第一金属层和第二金属层，各第一金属线1021及各第二金属线1031可以形成于第三金属层，因此，第一静电释放单元102以及第一开关单元103与自电容电极101、第一金属线1021、第二金属线1031之间可以通过过孔电连接。

可以理解的是，上述多个自电容电极101可以呈阵列排布，且多个自电容电极101形成于阵列基板100的显示区；上述第一静电释放单元102以及第一开关单元103形成于阵列基板100的非显示区。

图1中示例性的示出了三个第一静电释放单元102以及三个第一开关单元103，但这仅仅是示意性的，本实施例对此不做限定，本领域技术人员可根据实际应用场景设置上述第一静电释放单元102以及第一开关单元103的个数。

本申请的上述实施例提供的阵列基板，将来自各自电容电极的静电首先通过第一金属线以及第一过孔进入各第一静电释放单元被释放，从而使得静电不会在过孔处累积而损伤各第一开关单元，提高了显示产品的抗静电释放能力以及良品率。

继续参考图2a，其示出了本申请的阵列基板中的第一静电释放单元的电路结构图。如图2a所示，本实施例的第一静电释放单元包括第一晶体管201和第二晶体管202。

其中，第一晶体管201的栅极和第一晶体管201的第二极与第一电源电压端VGH电连接；第一晶体管201的第一极、第二晶体管202的栅极以及第二晶体管202的第二极通过第一过孔203以及第一金属线204与一个自电容电极电连接(图2a中未示出)；第二晶体管202的第一极与第二电源电压端VGL电连接。且第一晶体管201和第二晶体管202的沟道类型相同。可选地，第一电源电压端VGH的电压高于第二电源电压端VGL的电压。

本实施例中，第一极可以指代晶体管的源极，第二极可以指代晶体管的漏极，并以第一晶体管201和第二晶体管202均为N型晶体管为例来说明第一静电释放单元的工作原理。其原理如下：

当各自电容电极产生正电荷的静电时，上述静电经第一金属线204传输到第一过孔203，并在第一过孔203累积，当累积的静电足够多时，第二晶体管202的栅极与第二晶体管202的第一极之间的电压大于第二晶体管202的开启电压(即Vgs＞0)，且第二晶体管202的栅极连接高电平，则第二晶体管202导通，累积的静电经第二晶体管202的第二极传输至第二晶体管202的第一极，通过第二电源电压端VGL释放。

同理，当各自电容电极产生负电荷的静电时，上述静电经第一金属线204传输到第一过孔203，并在第一过孔203累积，当累积的静电足够多时，第一晶体管201的栅极与第一晶体管201的第一极之间的电压大于第一晶体管201的开启电压(即Vgs＞0)，且第一晶体管201的栅极连接高电平的第一电源电压端VGH，则第一晶体管201导通，累积的静电经第一晶体管201的第一极传输至第一晶体管201的第二极，通过第一电源电压端VGH释放。

继续参考图2b，其示出了根据本申请的阵列基板的第一开关单元的电路结构图。如图2b所示，本实施例的第一开关单元包括第三晶体管205。上述第三晶体管205的栅极与第一开关控制信号端SW1电连接；第三晶体管205的第一极与公共电压信号端Vcom电连接；第三晶体管205的第二极通过第二过孔206、第二金属线207以及第一过孔203、第一金属线204与一个自电容电极电连接。

本实施例的第一开关控制信号端SW1可以向第三晶体管205提高开关控制信号，用于控制第三晶体管205的导通与关断，实现对各自电容电极输入信号的控制。

通过本实施例的电路图，来自各自电容电极产生的静电会在第一过孔处累积，然后经各第一静电释放单元释放，从而不会累积到各第二过孔，进而不会对各第一开关单元造成静电损伤，提高了阵列基板的制作良率。

继续参考图3，其示出了根据本申请的阵列基板的另一个实施例的结构示意图。如图3所示，本实施例的阵列基板300包括多条沿第一方向D1延伸、沿第二方向D2排列的数据线301、多个第二静电释放单元302以及多个第二开关单元303。

本实施例中，数据线301用于为显示区内的像素电极提供数据信号，以使像素电极根据数据信号来显示画面。每个上述第二静电释放单元302通过第三金属线3021与一条数据线301电连接。每个上述第二开关单元303通过第四金属线3031以及第三金属线3021与一条数据线301电连接。具体地，第二开关单元303可以通过第四金属线3031与第三金属线3021电连接，第四金属线3031可以通过第三金属线3021与一条数据线301电连接。也就是说，第二开关单元303、第四金属线3031、第三金属线3021以及一条数据线301依次串联连接。

本实施例的第二静电释放单元的电路结构可以与图1所示实施例中的第一静电释放单元具有相同的结构，以对数据线产生的正电荷的静电和负电荷的静电进行释放。本实施例的各第二开关单元可以用于控制各条数据线的导通，其可以是在对数据线进行视觉测试时(Visual Test，VT)时，集中控制数据线的导通或关断。

本申请的上述实施例提供的阵列基板，可以将各条数据线产生的静电通过各个第二静电释放单元释放，从而避免了上述静电对各第二开关单元的损伤，进一步提高了阵列基板的制作良率。

继续参考图4a，图4a示出了根据本申请的第二静电释放单元的电路结构图。如图4a所示，本实施例的第二静电释放单元包括第四晶体管401和第五晶体管402。

第四晶体管401的栅极和第四晶体管401的第一极与第一电源电压端VGH电连接；第四晶体管401的第二极、第五晶体管402的栅极以及第五晶体管402的第二极通过第三金属线403与一条数据线电连接；第五晶体管402的第一极与第二电源电压端VGL电连接。本实施例中，各第三金属线403可以与各条数据线以及各晶体管的第一极、第二极形成于同一金属层，所以各第三金属线403可以直接与各条数据线以及第五晶体管402的第二极电连接。

图4b示出了根据本申请的第二开关单元的电路结构图。如图4b所示，本实施例的第二开关单元包括第六晶体管404，第六晶体管404的栅极与第二开关控制信号端SW2电连接，第六晶体管404的第一极与公共电压信号端Vcom电连接，第六晶体管404的第二极通过第四金属线405以及第三金属线403与一条数据线电连接。本实施例中，第四金属线405可以与第三金属线403形成于同一金属层。

本实施例的第二静电释放单元的工作原理与图2a所示的第一静电释放单元的工作原理类似，本实施例的第二开关单元的工作原理与图2b所示的第一开关单元的工作原理类似，此处不再赘述。

本申请还提供了一种显示面板，包括上述实施例所描述的阵列基板。该显示面板可以为液晶显示面板或有机发光显示面板。

如图5所示，本申请还提供了一种显示装置500，包括上述实施例所描述的显示面板。该显示装置500通过在阵列基板上设置多个自电容电极、多个第一静电释放单元以及多个第一开关单元，上述第一静电释放单元通过第一过孔以及第一金属线与一个自电容电极电连接，上述第一开关单元通过第二过孔、第二金属线以及上述第一过孔、第一金属线与一个自电容电极电连接。这样，来自各自电容电极的静电首先经第一静电释放单元释放，避免了静电在一个点的累积对第一开关单元造成的损伤，从而提高了显示产品的抗静电释放能力以及良品率。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的实用新型范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离上述实用新型构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板上形成有多个自电容电极、多个第一静电释放单元、多个第一开关单元；

每个所述第一静电释放单元通过第一过孔以及第一金属线与一个所述自电容电极电连接；

每个所述第一开关单元通过第二过孔、第二金属线、所述第一过孔以及所述第一金属线与一个所述自电容电极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述第一静电释放单元包括第一晶体管和第二晶体管；

所述第一晶体管的栅极和所述第一晶体管的第二极与第一电源电压端电连接；

所述第一晶体管的第一极、所述第二晶体管的栅极以及所述第二晶体管的第二极通过所述第一过孔、所述第一金属线与一个所述自电容电极电连接；

所述第二晶体管的第一极与第二电源电压端电连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述第一电源电压端的电压高于所述第二电源电压端的电压。

4.根据权利要求1所述的阵列基板，其特征在于，所述第一开关单元包括第三晶体管；

所述第三晶体管的栅极与第一开关控制信号端电连接，所述第三晶体管的第一极与公共电压信号端电连接，所述第三晶体管的第二极通过所述第二过孔、所述第二金属线、所述第一过孔以及所述第一金属线与一个所述自电容电极电连接。

5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述阵列基板上还形成有多条沿第一方向延伸、沿第二方向排列的数据线、多个第二静电释放单元、多个第二开关单元；

每个所述第二静电释放单元通过第三金属线与一条所述数据线电连接；

每个所述第二开关单元通过第四金属线以及所述第三金属线与所述一条所述数据线电连接。

6.根据权利要求5所述的阵列基板，其特征在于，所述第二静电释放单元包括第四晶体管和第五晶体管；

所述第四晶体管的栅极和所述第四晶体管的第二极与第一电源电压端电连接；

所述第四晶体管的第一极、所述第五晶体管的栅极以及所述第五晶体管的第二极通过所述第三金属线与一条所述数据线电连接；

所述第五晶体管的第一极与第二电源电压端电连接。

7.根据权利要求5所述的阵列基板，其特征在于，所述第二开关单元包括第六晶体管；

所述第六晶体管的栅极与第二开关控制信号端电连接，所述第六晶体管的第一极与公共电压信号端电连接，所述第六晶体管的第二极通过所述第四金属线以及所述第三金属线与一条所述数据线电连接。

8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区和非显示区；

在所述显示区内，所述多个自电容电极阵列排布。

9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任一项所述的阵列基板。

10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的显示面板。